JPH08172242A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08172242A JPH08172242A JP33389294A JP33389294A JPH08172242A JP H08172242 A JPH08172242 A JP H08172242A JP 33389294 A JP33389294 A JP 33389294A JP 33389294 A JP33389294 A JP 33389294A JP H08172242 A JPH08172242 A JP H08172242A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding pad
- semiconductor substrate
- convex portion
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 215
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000010894 electron beam technology Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000007740 vapor deposition Methods 0.000 claims description 22
- 150000001875 compounds Chemical class 0.000 claims description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001771 vacuum deposition Methods 0.000 claims description 6
- 240000002329 Inga feuillei Species 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000002923 metal particle Substances 0.000 abstract description 48
- 230000007246 mechanism Effects 0.000 abstract description 7
- 238000001704 evaporation Methods 0.000 abstract description 5
- 230000008020 evaporation Effects 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 239000010931 gold Substances 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 12
- 238000000605 extraction Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 208000031872 Body Remains Diseases 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000005253 cladding Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- -1 InP compound Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Lasers (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
に自転,公転等の複雑高価な機構を含まない簡単な装置
で大電流を流し得る電極や配線を形成する。 【構成】 ストライプ状の活性層10、これに電流を注
入するオーミックコンタクトになる電極12、これに接
続する引き出し電極13、引き出し電極のボンディング
パッド部14及びこれと電極13とを接続する配線部を
基板上に形成した半導体レーザにおいて、ストライプの
両側に溝を掘り側面を絶縁膜で被覆して注入電流を閉じ
込める。つぎに指向性の高い電子ビーム蒸着装置を用
い、上方又は斜め上方から金属粒子を照射する簡単な方
法で電極と配線部分を形成する。その際、素子表面の電
気的に接続したい部分は蒸発源を望めるように順メサ斜
面で電極間をつなぎ、分離したい部分は逆メサ斜面で蒸
発源に対して遮蔽して、自己整合的に分離や接続の構造
を作る。
Description
くにボンディングパッド部を備えた半導体装置の電極構
造及びその製造方法に関するものである。
っていることが多い、例えば、半導体レーザは半導体活
性層に電流を供給する電極がこの活性層の上にストライ
プ状に形成されているが、その構造として最近埋込みヘ
テロ構造(BH:Burid HeteroStructre)が知られてい
る。この構造の半導体レーザは、ストライプ状の活性層
の両側に溝部を形成して活性層の両側に形成された電流
ブロック層を切断する構造を採用することがある。この
構造は、ストライプ状の電極のほかにアノードと接続す
るボンディングパッド部を形成し、このボンディングパ
ッド部は、この溝部に形成した配線膜を介して電極と接
続されている。この様に半導体基板の電極部分は凹凸の
ある複雑な構造の平面に形成されることになる。したが
って、その形成方法もかなり複雑な工程が必要になる。
成した従来構造の半導体レーザを説明する。図18及び
図19は、光通信用のInGaAsP/InP系半導体
レーザの概略斜視図、図20及至図23は半導体レーザ
の製造工程断面図である。n−InP半導体基板1の上
にストライプ状の複数の発光領域兼導波路(活性層)1
0が結晶成長により形成される。成長法としては、液相
エピタキシャル成長法(LPE:Liquid Phase Epitaxy)
やMOCVD成長法などを用い、以下の化合物半導体層
の形成にも順次この様な方法を用いる。活性層10は、
アンドープドInGaAsP系の化合物半導体から構成
されている。そして、活性層10の両側には電流ブロッ
ク層となるn型InP層2とこの電流ブロック層を挟む
上層及び下層のp型InPクラッド層3、4が結晶成長
により形成されている。この電流ブロック層2を含む積
層体の一部は、ストライプ状の溝部5を介して活性層1
0と隔てられている。溝部5は、この積層体の一部が活
性層10の両側に残るように形成される。このp型In
Pクラッド層3の上には、p型InGaAsコンタクト
層6が形成されている。活性層10は、両側に溝が形成
されているので、メサ型構造になっている。溝部5は、
積層体の一部が活性層の両側に残るように形成されるの
で、メサ型構造には活性層の両側にこの積層体の一部が
挟む様に構成されている。その半導体基板1の表面は、
電極部分を除いてSiO2 絶縁膜7で被覆されている。
又、活性層10の上を被覆する様に電流を注入するオー
ミックコンタクト電極(AuZn)12がストライプ状
に形成されている。
し、且つ電気的接続が行われるように引き出し電極(T
i/Pt/Au)13が形成されている。また半導体基
板1の表面にはボンディングパッド(Ti/Pt/A
u)14が真空蒸着法により形成される。そしてこの引
き出し電極13とボンディングパッド14とは半導体基
板1の表面の溝部5内部にも形成されている配線によっ
て電気的に接続されている。従って、引き出し電極1
3、ボンディングパッド14及びこの両者を電気的に接
続する配線は、一体化されており、全体で1つの電極を
構成している。
及び図19に示す半導体装置のフォトリソグラフィを用
いた第1の製造工程を説明する。図は、図18のA−
A′線に沿う部分の断面図である。半導体基板1には活
性層、クラッド層、電流ブロック層、溝部は既に形成さ
れており、ストライプ状の活性層の上に被覆されるよう
に形成されたストライプ状の電流を注入する電極12が
形成されている。この半導体基板1の主面のこの電極が
形成されている部分以外の領域はSiO2 絶縁膜7で被
覆されている(図20(a))。この半導体基板1主面
の全面にTi/Pt/Auの積層膜から構成された金属
膜16を真空蒸着法によって均一に堆積させる。ここで
用いる真空蒸着法には、指向性の高い電子ビーム蒸着法
がある。この電子ビーム蒸着装置(電子ビーム装置とい
う)で電極材料を半導体基板1の主面に蒸着し、金属膜
16を堆積させる。半導体基板1の主面には溝部5が形
成されており、段差があるのでその段差の側面にも均一
に金属膜が堆積されるように自公転式の機構を有する電
子ビーム装置を通常用いる。この電子ビーム装置の蒸着
源に被処理体である半導体基板主面を金属粒子15が主
面に対して斜めになるように向け、この半導体基板1を
図のA方向に自転させながら、例えば、図のB方向に公
転させてあらゆる方向から金属粒子15を蒸着させる。
この方法によって金属膜16は均一に堆積される(図2
0(b))。自公転式の機構を持つ電子ビーム装置を用
いると、段差の肩部分で金属膜の段切れを防ぐことがで
きる。
分で段切れが発生しないようにフォトレジスト17を塗
布する。そして、半導体基板1の電極が形成される領域
上にフォトマスク18を配置し、このフォトマスクを介
して、フォトレジスト17に紫外線19を照射してこの
フォトレジストを露光し、パターニングする(図21
(a)、図21(b))。次に、パターニングされたフ
ォトレジスト17をマスクとして金属膜16をエッチン
グしてTi/Pt/Auの積層膜から構成された電極2
0を形成する。この電極は、電流を注入する電極部13
と他の回路や半導体素子からの信号を半導体装置内部に
入出力させるボンディングワイヤを接続させるボンディ
ングパッド部14と、両者を接続する配線部から構成さ
れている。最後にフォトレジストを除去すると(図21
(c))、図19に示す様な半導体装置が得られる。図
21(c)は、図19に示すB−B′線に沿う部分の断
面図である。
オフ法を用いた第2の製造工程を説明する。半導体基板
1の形状は、図20(a)と同じであるので省略する。
半導体基板1には活性層、クラッド層、電流ブロック
層、溝部等が既に形成されており、ストライプ状の活性
層の上に被覆されるように形成されたストライプ状の電
流を注入する電極12が形成されいる。この半導体基板
1の主面のこの電極が形成されている部分以外の領域は
SiO2 絶縁膜7で被覆されている。この半導体基板1
に、段差の肩部分で段切れが発生しないようにフォトレ
ジスト21を塗布する。そして、半導体基板1の電極が
形成されない領域上にフォトマスク22を配置し、この
フォトマスクを介してフォトレジスト21に紫外線19
を照射してこのフォトレジストを露光し、パターニング
する(図22(a))。このパターニングによって半導
体基板1主面の電極形成領域は、フォトレジスト21か
ら露出している。
に被処理体である半導体基板主面を金属粒子15が主面
にに対して斜めになるように向け、この半導体基板1を
図のA方向に自転させながら、例えば、図のB方向に公
転させてあらゆる方向から金属粒子15を蒸着させる。
この方法によって金属膜16は均一に堆積される(図2
2(b)、図23(a))。自公転式の機構を持つ電子
ビーム装置を用いると段差の肩部分で金属膜の段切れを
防ぐことができる。このとき、フォトレジスト自身にオ
ーバーハングを持たせるか、多層フォトレジストとす
る。また、フォトレジスト厚は蒸着される金属膜厚以上
を確保する。いづれもリフトオフを容易にするために必
要な技術である。次に、フォトレジスト21をリフトオ
フによってその不要部分を除去してTi/Pt/Auの
積層膜から構成された電極20を形成する。この電極
は、電流を注入する電極部13と他の回路や半導体素子
からの信号を半導体装置内部に入出力させるボンディン
グワイヤを接続させるボンディングパッド部14と、両
者を接続する配線部から構成されている(図23
(b)、図19)。
来の半導体レーザには、その構造や方法において次に述
べるような問題がある。 1) 半導体基板表面に凹凸が形成されている場合、こ
の半導体基板に凹凸を越えて電極を真空蒸着等で成膜す
るためには半導体基板に角度を付けて前述のように自公
転させなければならない。このためには、本来簡便な手
法であるべき真空蒸着装置に複雑で特別な機構を設けな
ければならない。 2) 例え、自公転式の真空蒸着方法が、特別な機構な
しに可能であるとした場合でも、複雑な凹凸を越えて行
うフォトリソグラフィ工程は、フォトレジストの凹凸方
部分での段切れなどの問題が発生し易く簡便な方法では
ない。 3) また、自公転式の真空蒸着方法を行った場合、リ
フトオフ等を行うためには多層レジスト法などの難しい
技術を必要とする。 4) また、例えば、図19に示す半導体レーザは、活
性層10が露出して見える手前の面とこの面とは反対の
面がレーザ共振面になる。この面に絶縁膜などからなる
無反射膜を形成したり、あるいは高反射膜を形成して共
振性を高める場合があるが、この高反射膜が半導体基板
主面の電極で被覆されていない領域を越えてボンディン
グパッド面表面にも前記絶縁膜が形成され、接触不良を
発生させる場合がある。
手法であるフォトリソグラフィ工程や、真空蒸着法に対
して難しい技術を付加することになる。そして、このよ
うな難しい技術の付加は簡易な構成で実験的に試作を行
う場合に障害となる。また、量産などに対しては、半導
体製造装置への負担や工程数の増大、歩留まりの発生な
どの障害原因となる。本発明は、このような事情により
なされたものであり、凹凸のある半導体基板の主面に電
極を形成する場合において、複雑な工程を付加しなくと
も容易な方法で電極と他の導電領域とを分離形成した
り、接続形成することができる半導体装置の製造方法を
提供することを目的にしている。また、この方法によっ
てボンディングパッド面が保護された半導体装置を提供
することを目的にしている。
導体基板主面に電流を注入するための電極とボンディン
グパッドとを配線により分離・接続する場合において、
配線と電極、あるいは配線とボンディングパッドとを連
続させたい部分にはその接続部分に順メサ斜面を形成
し、分離させたい部分にはその分断部分に逆メサ斜面を
形成することを特徴としている。また、この半導体基板
主面に形成した凸部に所定の結晶方向の辺を形成し、ウ
ェットエッチングによってこの結晶方向の辺に斜面を形
成することを特徴としている。また、電子ビーム装置な
どの指向性の高い真空蒸着装置を用い、これを上方、斜
上方などの1方向からの金属粒子の照射によって電極と
配線等との接続もしくは分離を確実に行うことを特徴と
している。また、半導体基板主面の電極が形成されてい
ない領域にダミー電極を形成してボンディングパッド面
を保護することを特徴としている。
び凹部を有する半導体基板と、前記凸部の一部に形成さ
れた電極とを備え、前記電極は、電圧を印加するか又は
電流を注入するための電極部、この電極部に隣接し、周
囲が前記凹部に囲まれているボンディングパッド部及び
前記電極部とボンディングパッド部とを電気的に接続す
る配線部からなることを第1の特徴とする。また、主面
に凸部及び凹部を有する半導体基板と、前記凸部の一部
に形成された電極とを備え、前記電極は、電圧を印加す
るか又は電流を注入するための電極部、この電極部に隣
接し、周囲が凸部に囲まれているボンディングパッド部
及び前記電極部とボンディングパッド部とを電気的に接
続する配線部からなることを第2の特徴とする。前記半
導体基板主面には、前記電極とは前記凹部により分離さ
れ、かつ、電気的に接続されていないダミー電極が形成
されており、前記半導体基板主面の全面は前記電極と前
記ダミー電極とを分離する前記凹部以外は導電材料で被
覆されているようにしても良い。前記半導体基板主面
は、前記電極部が前記凸部の一部であるストライプ状の
電極部用凸部に形成され、底部が前記凹部を構成する溝
部がこの電極部の両側面に沿って形成され、且つこの溝
部のいづれか1方には幅広部が形成されており前記ボン
ディングパッド部は、前記幅広部又はこの幅広部に設け
られた前記凸部の一部であるボンディングパッド用凸部
に形成され、前記ダミー電極は、前記電極部とはこの溝
部を介して対向しているようにしても良い。
とも1つの辺を有し、これらの辺の少なくとも1つは、
このボンディングパッド用凸部を囲む前記凹部に達する
斜面を有しており、前記ボンディングパッド部と前記配
線部とはこの斜面において電気的に接続されているよう
にしても良い。前記電極部用凸部には前記溝部の方向に
突出する少なくとも1つの辺を有する突出部が設けら
れ、これらの辺の少なくとも1つは、この溝部底部に達
する斜面を有しており、前記電極部と前記配線部とはこ
の斜面において電気的に接続されているようにしても良
い。前記ボンディングパッド用凸部及び前記突出部にお
いて斜面が設けられていない側面、前記ボンディングパ
ッド用凸部及び前記突出部以外の凸部の側面は、逆メサ
形状又は垂直形状に構成されており、この側面を介し
て、前記凸部の上面に形成された電極もしくは配線とこ
の側面に隣接した前記凹部のに形成された電極もしくは
配線とは分離されているようにしても良い。
半導体基板主面にストライプ状の凸部とその両側に、そ
のいづれか1方には部分的に幅広部を有する溝を形成す
る工程と、前記半導体基板主面の斜め上方から指向性の
高い真空蒸着法により電極金属をこの主面上に蒸着する
ことにより、電極及びダミー電極を同時に形成する工程
とを備え、前記電極と前記ダミー電極とは電気的に接続
されておらず、前記電極は前記ストライプ状の凸部に形
成された電圧を印加するか或いは電流を注入するための
電極部、前記幅広部に形成されたボンディングパッド部
及びこのボンディングパッド部と前記電極部とを電気的
に接続する配線部とを備えていることを第1の特徴とす
る。前記ボンディングパッド部は、前記幅広部内に設け
られたボンディングパッド用凸部に形成されるようにし
ても良い。前記ボンディングパッド用凸部は、少なくと
も1つの辺を有し、且つこの辺の少なくとも1つはこの
ボンディングパッド用凸部を囲む前記凹部に達する斜面
を有しており、前記ボンディングパッド部と前記配線部
とはこの斜面において電気的に接続するようにしても良
い。前記電極部が形成された前記ストライプ状の凸部に
は、前記ボンディングパッド部が形成されている前記溝
部にこの溝部方向に突出する少なくとも1つの辺を有す
る突出部を設け、この辺の少なくとも1つはこの溝部底
部に達する斜面を有しており、前記電極部と前記配線部
とはこの斜面において電気的に接続するようにしても良
い。
部と、このストライプ状の凸部の両側にそのいづれか1
方には部分的に幅広部を有する溝部を形成し、この幅広
部には少なくとも1つの辺を有し且つこの辺の少なくと
も1つはこの溝部の底部に達する斜面を有するボンディ
ングパッド用凸部を形成する工程と、前記半導体基板主
面の上方から指向性の高い真空蒸着法を用いて電極金属
をこの主面上に蒸着することにより、前記ストライプ状
の凸部に形成された電圧を印加するか又は電流を注入す
るための電極部、前記幅広部に形成されたボンディング
パッド部及びこのボンディングパッド部と前記電極部と
を電気的に接続する配線部とを有する電極を形成する工
程とを備え、前記ストライプ状の凸部には前記幅広部を
有する溝部方向に突出する少なくとも1つの辺を有しこ
の辺の少なくとも1つは前記溝部底部に達する斜面を有
する少なくとも1つの突出部を形成し、前記電極部と前
記配線部とは前記突出部の斜面において接続され、か
つ、前記電極部と前記ボンディングパッド部とは前記ボ
ンディングパッド用凸部の斜面で接続されることを第2
の特徴とする。前記半導体基板は、(100)面を有す
る化合物半導体基板からなり、前記電極部が形成された
前記ストライプ状の凸部にはストライプ状の活性層が
(01 /1)方向に形成され、前記突出部の斜面を有す
る辺及び前記ボンディングパッド用凸部の斜面を有する
辺は、前記活性層のストライプ方向とは直角方向に配置
されており、また、前記ボンディングパッド用凸部及び
前記突出部の斜面は、(1 /11)面又は(11 /1)
面を有しているようにしても良い。前記化合物半導体基
板はInP半導体であり、前記活性層は、InGaAs
あるいはInGaAsPを含む半導体からなるようにし
ても良い。前記真空蒸着法は電子ビーム蒸着法を用いる
ようにしても良い。
を予め分離したい周囲を凹凸によって光学的に影となる
ように設計すれば自己整合的に分離・接続が行われる。
また、半導体基板主面の凹凸部分の境界に斜面を形成す
ることによって、先の問題点で述べた段差を越えてのフ
ォトリソグラフィ工程や、自公転式蒸着装置を必要とし
ない方法で、表面が凹凸によって段差を有する半導体基
板に配線を行うことが可能になる。またダミー電極はボ
ンディングパッド面を保護する。さらに、半導体基板の
(100)面の主面に所定パターンのマスクを介してH
Clによりウェットエッチングしたときに主面に形成さ
れた凸部の(011)方向の辺の側面に(1 /11)面
又は(11 /1)面もしくはその双方の面の斜面が容易
に形成される(ここで、前記(11 /1)面などの「
/」は、1の上に付すバーを意味している、以下の記載
も同じである)。
る。まず、図1乃至図6を参照して第1の実施例を説明
する。図1は、光通信用のInGaAsP/InP系化
合物半導体レーザの概略斜視図、図2は、図1に示すC
領域の拡大断面図、図6は、図1のA−A′線及びB−
B′線に沿う部分の断面図、図3及至図6は、この半導
体レーザの製造工程斜視図である。n−InP半導体基
板1の上にストライプ状の複数の発光領域兼導波路(活
性層)10が結晶成長により形成されている。結晶成長
法としては、液相エピタキシャル成長法(LPE)やM
OCVD成長法などを用い、以下の化合物半導体層の形
成にも順次この様な方法を用いる。活性層10は、例え
ば、アンドープドInGaAsP系の化合物半導体から
構成されている。そして活性層10の両側には電流ブロ
ック層となるn型InP層2とこの電流ブロック層を挟
む上層及び下層のp型InPクラッド層3、4が結晶成
長により形成されている。この電流ブロック層2を含む
積層体の一部は、ストライプ状の溝部5を介して活性層
10と隔てられている。この積層体には、活性層10の
両側にこの積層体の一部が残るように溝部5が形成され
る(図4参照)。このp型InPクラッド層3の上には
p型InGaAsコンタクト層6が形成されている(図
2参照)。
るので、メサ型構造になっている。前述の様に活性層1
0の両側に前記積層体の一部が残るように溝部5が形成
されているので、メサ型構造は、活性層10とその両側
を積層体の一部が囲むように構成されている。この活性
層10の両側に形成された溝部5のいづれか一方に幅広
部が形成されており、この中に凸部が形成されている。
その半導体基板1の表面は、電極部分を除いてSiO2
絶縁膜7で被覆されている。また活性層10の上を被覆
する様に電流を注入するオーミックコンタクト電極(A
uZn)12がストライプ状に形成されている。このオ
ーミックコンタクト電極12を被覆し、且つ電気的接続
が行われるように引き出し電極部(Ti/Pt/Au)
13が形成されている。また半導体基板1の表面の前記
溝部5の幅広部に形成された凸部にボンディングパッド
(Ti/Pt/Au)14が真空蒸着法により形成され
ている。そして、この引き出し電極部13とボンディン
グパッド14とは半導体基板1の表面の溝部5内部にも
形成されている配線によって電気的に接続されている。
したがって引き出し電極部13、ボンディングパッド1
4及びこの両者を電気的に接続する配線は、一体化され
ており、全体で1つの電極20を構成している。半導体
基板1の凹凸のある主面には、この引き出し電極20の
他にダミー電極23、24が形成されていて、これら電
極がほぼ主面全体を被覆している。電極23は、幅広部
を有する溝部5の底部において引き出し電極20と分離
している。電極24は、他の溝部5の底部において引き
出し電極20と分離している。これら電極20、23、
24は、同じ金属膜(Ti/Pt/Au膜)から形成さ
れる。
基板上の電極の形成方法について説明する。電極金属を
半導体基板に蒸着するには指向性の高い電子ビーム加熱
真空蒸着装置を用いる。この方法は電子ビームを蒸発材
に照射して加熱し、蒸発させる電子ビーム加熱衝撃利用
の蒸着装置である。n−InP系半導体基板1に埋込み
活性層10を形成し、活性層10の両側には電流ブロッ
ク層2とこの電流ブロック層を挟む上層及び下層のp型
クラッド層3、4を結晶成長により形成する。そして、
p型クラッド層3の上にはp型コンタクト層6を形成す
る(図3)。次に、半導体基板1の主面に所定パターン
のフォトレジスト25を形成する。このフォトレジスト
25は、電極を分離したい所が光学的に影となり、連続
した電極配線を得たい部分では影を作らないように設計
した設計パターンを転写したものである(図4)。次
に、このフォトレジスト25をマスクにして半導体基板
主面をウェットエッチングする。選択的にコンタクト層
を除去するエッチャント、例えば、溶液(H2 SO4 :
H2 O2 :H2 O=4:1:1)や溶液(HCl:CH
3 COOH:H2 O=1:2:1)等でp型コンタクト
層6をエッチングし、さらに、このコンタクト層6をマ
スクとして電流ブロック層及びクラッド層をエッチャン
トであるHClでエッチングしてストライプ状の活性層
10の両側に溝部5を形成する。エッチングは、このマ
スクにしたがって行われ、図4に記載された点線に示す
ように積層体を掘り進んで行く。一般的にはp型クラッ
ド層4が無くなるまで掘るが、このクラッド層4を多少
越えて半導体基板1表面を少しエッチングするまで掘り
進んで良い。溝部5の1つには幅広部が形成されてお
り、その中に凸部51が形成されている(図5)。
タクト層の上に電流を注入する電極であるオーミックコ
ンタクト電極(AuZn)12を形成する。そして、電
流を注入する電極12が形成されていない他の領域に
は、例えば、SiO2 などの絶縁膜7をCVD法などで
施す。引き出し電極などの電極はこの上に形成する。こ
の実施例の半導体レーザの活性層が露出する面とこの面
と対向する面は共振面を構成するが、図5及びこれ以降
の図における共振面に示される各半導体層は、構成が同
じであるので、活性層以外は必要のない限り図示しな
い。次に、絶縁膜7及び電流を注入する電極12が形成
された半導体基板1の主面に金属粒子15を堆積させ
る。金属粒子15は半導体基板1主面の全面に照射され
るが、図6ではその1部のみを表示する。金属粒子15
の照射方向は、矢印の様に図の右上方から左下方に向い
ている。電子ビーム加熱蒸着装置から照射される金属粒
子は指向性が高く、従来は均一に堆積させるために自公
転機構を利用しなければならなかったが、本発明では、
この指向性と堆積する半導体基板主面の凹凸とを利用す
ることによって電極配線の分離・接合を自己整合的に容
易に行うことができる。
を半導体基板上に照射すると、右側のダミー電極23が
形成される凸部が障壁になって隣接する溝部5の側面近
傍には金属粒子は堆積しない。したがって、この溝部5
底部に形成される引き出し電極20とダミー電極23と
は分離される。一方、この溝部5の側面の反対側の側面
は、金属粒子15に晒されているので、金属粒子は堆積
して配線などが形成される。電極20は、電極部13、
ボンディングパッド14及び両者を接続する配線とから
構成されているが、電極部13とボンディングパッド1
4とはこの側面の配線を介して確実に電気的に接続され
る。この半導体基板1に斜め上方から照射される金属粒
子15の法線に対する照射角度は任意の値をとることが
できる。この法線とのなす角度が小さいと、半導体基板
上に照射される金属粒子の堆積面積が広くなり、電極2
0とダミー電極23との間の分離間隔が小さくなる。逆
にその角度が大きいと前記分離間隔は大きくなる。
例を説明する。図7は、光通信用のInGaAsP/I
nP系半導体レーザの概略斜視図、図8は、図7のA−
A′線及びB−B′線に沿う部分の断面図である。n−
InP半導体基板1の上にストライプ状の、例えば、ア
ンドープドInGaAsP系の化合物半導体からなる活
性層10が形成されている。活性層10の両側には電流
ブロック層となるn型InP層とこの電流ブロック層を
挟む上層及び下層のp型InPクラッド層が形成されて
いる。この電流ブロック層を含む積層体の一部はストラ
イプ状の溝部5を介して活性層10と隔てられている。
積層体には活性層10の両側にこの積層体の一部が残る
ように溝部5が形成される(図4参照)。p型クラッド
層の上には、p型InGaAsコンタクト層が形成され
ている。活性層10は両側に溝部5が形成されているの
でメサ型構造になっている。活性層10の両側に前記積
層体の一部が残るように溝部5が形成されているので、
メサ型構造は活性層10とその両側を積層体の一部が囲
むように構成されている。この活性層10の両側に形成
された溝部5のいづれか一方に幅広部が形成されてお
り、この中に凸部が形成されている。また、半導体基板
1の表面は電極部分を除いてSiO2 絶縁膜7で被覆さ
れている。この活性層10の上を被覆する様に電流を注
入するオーミックコンタクト電極(AuZn)12がス
トライプ状に形成されている。
例と同じ方法を用いる。まず、半導体基板1の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でp型コンタクト層をエ
ッチングし、さらにこのコンタクト層をマスクとして電
流ブロック層及びクラッド層をエッチャントであるHC
lでエッチングしてストライプ状の活性層10の両側に
溝部5を形成する。溝部5の1つには幅広部が形成され
ており、その中に凸部51が形成されている(図8)。
このエッチングにおいて、半導体基板には溝部が形成さ
れた主面が(100)面であるInP半導体基板を用い
るので活性層10のストライプ方向(01 /1方向)と
直角に形成された前記凸部51の辺の側面には結晶面が
(11 /1)面及び(1 /11)面の2つの斜面52が
形成される。
性の高い電子ビーム装置を用いて金属粒子15を半導体
基板1の主面に堆積させる。金属粒子15は半導体基板
1主面の全面に照射されるが、図8ではその1部のみを
表示する。金属粒子15の照射方向は、矢印の様に図の
右上方から左下方に向いている。電子ビーム装置から照
射される金属粒子は指向性が高いので、この指向性と堆
積する半導体基板主面の凹凸とを利用することによって
電極配線の分離・接合を自己整合的に容易に行うことが
できる。例えば、図のような方向から金属粒子15を半
導体基板上に照射すると、右側のダミー電極23が形成
される凸部が障壁になって隣接する溝部5の側面近傍に
は金属粒子は堆積しない。したがって、この溝部5底部
に形成される引き出し電極20とダミー電極23とは分
離される。一方、この溝部5の側面の反対側の側面は、
金属粒子15に晒されているので、金属粒子は堆積して
配線などが形成される。
ッド用凸部51には活性層10のストライプ方向(01
/1方向)とは直角方向(011方向)の辺に(1 /1
1)面と(11 /1)面の2つの斜面が形成されてい
る。この斜面は金属粒子15に晒されているので、金属
粒子はこの斜面に堆積してここに配線が形成される。し
たがって、電極20においてボンディングパッド14は
主として前記斜面を介して配線と電気的に接続されてい
る。なお、ダミー電極は、回路接続や素子間の接続には
寄与していない。また電極20、23、24は、Ti/
Pt/Au膜から構成されている。
施例を説明する。図9は、光通信用のInGaAsP/
InP系半導体レーザの半導体基板の概略斜視図、図1
0は、この半導体基板に電極を形成した斜視図である。
n−InP半導体基板1の上にストライプ状の、例え
ば、アンドープドInGaAsP系の化合物半導体から
なる活性層10が形成されている。活性層10の両側に
は電流ブロック層となるn型InP層とこの電流ブロッ
ク層を挟む上層及び下層のp型InPクラッド層が形成
されている。この電流ブロック層を含む積層体の一部
は、ストライプ状の溝部5を介して活性層10と隔てら
れている。積層体には、活性層10の両側にこの積層体
の一部が残るように溝部5が形成される(図4参照)。
そして、p型クラッド層の上には、p型InGaAsコ
ンタクト層が形成されている。活性層10は両側に溝部
5が形成されているのでメサ型構造になっている。活性
層10の両側に前記積層体の一部が残るように溝部5が
形成されているのでメサ型構造は、活性層10とその両
側を積層体の一部が囲むように構成されている。この活
性層10の両側に形成された溝部5のいづれか一方に幅
広部が形成されており、この中に凸部が形成されてい
る。また、半導体基板1の表面は電極部分を除いてSi
O2 絶縁膜7で被覆されている。この活性層10の上を
被覆する様に電流を注入するオーミックコンタクト電極
(AuZn)12がストライプ状に形成されている。
例と同じ方法を用いる。まず、半導体基板1の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でp型コンタクト層をエ
ッチングし、さらに、このコンタクト層をマスクとして
電流ブロック層及びクラッド層をエッチャントであるH
Clでエッチングしてストライプ状の活性層10の両側
に溝部5を形成する。溝部5の1つには幅広部が形成さ
れておりその中に凸部51が形成されている(図9)。
溝部5の幅広部の凸部51のどの辺も活性層10のスト
ライプ方向と直角にならないようにする。同じように幅
広部の側面に斜面を形成しないように、活性層のストラ
イプ方向と直角にならないようにする。
基板1には溝部5が形成された主面が(100)面であ
るInP半導体基板1を用い、しかも凸部51のどの辺
も活性層10のストライプ方向(01 /1方向)とは直
角に配置されていないので、前記凸部51のどの辺の側
面にも斜面が形成されない。したがってこの実施例で
は、斜面を介してボンディングパッドと電極部とを接続
しない。そして、電極金属を半導体基板に蒸着するには
指向性の高い電子ビーム加熱真空蒸着装置を用いて金属
粒子を半導体基板1の主面に堆積させて電極を形成する
(図10)。金属粒子の照射方向は、図の右上方から左
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と堆積す
る半導体基板主面の凹凸とを利用することによって電極
配線の分離・接合を自己整合的に容易に行う。
体基板上に照射すると、右側のダミー電極23が形成さ
れる凸部が障壁になって隣接する溝部5の側面近傍には
金属粒子は堆積しない。したがって、この溝部5底部に
形成される引き出し電極20とダミー電極23とは分離
される。一方、この溝部5の側面の反対側の側面は、金
属粒子に晒されているので、金属粒子は堆積して配線な
どが形成される。したがって、電極20において、ボン
ディングパッド14は垂直の側面を介して配線と電気的
に接続されている。同じ様に引き出し電極20とダミー
電極24は、幅広部の無い他の溝部5と電極20が形成
されたストライプ状の凸部の境界で分離されている。ダ
ミー電極は回路接続や素子間の接続には寄与しない。電
極20、23、24はTi/Pt/Au膜から構成され
ている。
実施例を説明する。図11は、光通信用のInGaAs
P/InP系半導体レーザの半導体基板の概略斜視図、
図12は、図11のA−A′線及びB−B′線に沿う部
分の断面図である。n−InP半導体基板1の上にスト
ライプ状の、例えば、アンドープドInGaAsP系の
化合物半導体からなる活性層10が形成されている。活
性層10の両側には電流ブロック層となるn型InP層
とこの電流ブロック層を挟む上層及び下層のp型InP
クラッド層が形成されている。電流ブロック層を含む積
層体の一部はストライプ状の溝部5を介して活性層10
と隔てられている。この積層体には、活性層10の両側
にこの積層体の一部が残るように溝部5が形成される
(図4参照)。p型クラッド層の上には、p型InGa
Asコンタクト層が形成されている。活性層10は両側
に溝部5が形成されているのでメサ型構造になってい
る。活性層10の両側に前記積層体の一部が残るように
溝部5が形成されているのでメサ型構造は、活性層10
とその両側を積層体の一部が囲むように構成されてい
る。この活性層10の両側に形成された溝部5のいづれ
か一方に幅広部が形成されており、この中に凸部が形成
されている。また、半導体基板1の表面は電極部分を除
いてSiO2 絶縁膜7で被覆されている。この活性層1
0の上を被覆する様に電流を注入するオーミックコンタ
クト電極(AuZn)12がストライプ状に形成されて
いる。
例と同じ方法を用いる。まず、半導体基板1の主面に所
定パターンのフォトレジストを形成する。このフォトレ
ジストは、電極を分離したい所が光学的に影となり、連
続した電極配線を得たい部分では影を作らないように設
計した設計パターンを転写したものである。次に、この
フォトレジストをマスクにして半導体基板主面をウェッ
トエッチングする。前の実施例と同じ選択的にコンタク
ト層を除去するエッチャント等でp型コンタクト層をエ
ッチングし、さらに、このコンタクト層をマスクとして
電流ブロック層及びクラッド層をエッチャントであるH
Clでエッチングしてストライプ状の活性層10の両側
に溝部5を形成する。溝部5の1つには幅広部が形成さ
れておりその中に凸部51が形成されている。さらに、
活性層10が形成されているメサ部分には突出部26、
27が形成され、このストライプ方向(01 /1方向)
と直角方向に向いている辺には(1 /11)面と(11
/1)面の斜面28、29が形成されている(図1
1)。溝部5の幅広部の凸部51の活性層10のストラ
イプ方向と直角の辺には(1 /11)面と(11 /1)
面の斜面が形成されている。しかし、溝部5の幅広部の
側面は、斜面を形成しないように、活性層のストライプ
方向と直角にならないようにする。また、この溝部5の
側面及び凸部51の側面は、逆メサ形状になっている。
基板1には溝部5が形成された主面が(100)面であ
るInP半導体基板1を用い、しかも凸部51及び活性
層10が形成されているメサ部分の突出部26、27に
は活性層10のストライプ方向とは直角に配置された辺
を備えているので、その辺28、29、52には斜面が
形成されている。したがってこの実施例では、主として
斜面を介してボンディングパッドと電極部とを接続す
る。電極金属を半導体基板に蒸着するには指向性の高い
電子ビーム加熱真空蒸着装置を用いて金属粒子30を半
導体基板1の主面に堆積させて電極を形成する(図1
2)。金属粒子30の照射方向は、図のように上方から
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と半導体
基板主面の溝部や凸部の側面の逆メサを利用することに
よって電極配線の分離を自己整合的に容易に行う。例え
ば、図の上方向から金属粒子30を半導体基板1の上に
照射すると、溝部5の底部の金属粒子とその両側の凸部
の金属粒子は分離されて電極は電極20、ダミー電極2
3及びダミー電極24に分離される。また、電極20に
おいて、ボンディングパッド14は凸部51の斜面を介
して配線と電気的に接続されている。ダミー電極は回路
接続や素子間の接続には寄与しない。電極20、23、
24はTi/Pt/Au膜から構成されている。
て形成された半導体レーザ素子に電極及びリードを装着
して形成した半導体レーザ装置の1例を説明する。図
は、半導体レーザ装置の平面図及び断面図である。半導
体レーザ装置のアノードは、金でメタライズされた銅ベ
ース32からなる。銅ベース32の上面にヒートシンク
31とその上に接合した半導体レーザ素子100がが取
り付けられている。この銅ベース32の上に表面にメタ
ライズされたカソード33を有するセラミックベース3
4が接合されている。カソード33にはカソードリード
35が接着されている。電極20は、アノード電極であ
り、Auなどのボンディングワイヤ36によってアノー
ド32と電気的に接続されている。このときボンディン
グワイヤ36は、電極20のボンディングパッド14に
接合されている。図示はしないが、半導体レーザ素子1
00の裏面にはカソード電極が形成されており、この電
極がヒートシンク31を介してカソード33に電気的に
接続される。このヒートシンク31とカソード33と
は、Auなどのワイヤボンディング37によって電気的
に接続されている。
半導体レーザについて説明したが、他の半導体材料でも
本発明の主旨を逸脱しなければ適用可能である。また実
施例で用いたエッチング液を用いたウェットエッチング
の他にRIE(Reactive IonEtching)等のドライエッ
チングを用いることも可能である。この発明の半導体装
置に用いられる凹凸のある主面を有する半導体基板は、
次にように形成される。つまり、図3及び図4を参照し
て述べたようにn−InP系半導体基板1に埋込み活性
層10などを形成する。次に、半導体基板1の主面に所
定パターンのフォトレジスト25を形成する。このフォ
トレジスト25は電極を分離したい所が光学的に影とな
り、連続した電極配線を得たい部分では影を作らないよ
うに設計した設計パターンを転写したものである(図4
参照)。このフォトレジストをマスクにして半導体基板
主面をウェットエッチングする。選択的にコンタクト層
を除去するエッチャントでp型コンタクト層をエッチン
グし、さらに、このコンタクト層をマスクとして、電流
ブロック層及びクラッド層をエッチャントであるHCl
でエッチングしてストライプ状の活性層10の両側に溝
部5を形成する。溝部5の1つには幅広部が形成されて
おり、その中に凸部51が形成されている。この凸部5
1は、ストライプ方向とは直角に辺を有し、その辺の側
面は斜面52になっている。
成領域や前記凸部にマスクを施し、この状態で、HCl
などのエッチャントを用いてこの主面をウェットエッチ
ングする。すると溝部や凸部51の側面の内、(01
1)方向以外の方向を向いている辺は垂直にエッチング
されるが、前記(011)方向、すなわち、ストライプ
方向とは直角の方向の辺では、(11 /1)面あるいは
(1 /11)面を見せながらエッチングされていく。し
たがって、凸部51においてストライプ方向とは直角の
方向の辺には斜面52が形成される。このように結晶構
造はエッチングに対してこのような特性があるので、凸
部の側面に斜面の形成を防ぐ場合は、この方向の辺の形
成を避ける必要がある。
実施例を説明する。前の実施例では、ボンディングパッ
ド部は、すべて半導体基板主面の凸部に形成されていた
が、本発明ではこれを凹部に形成することもできる。こ
の場合は、ボンディングパッド部は、半導体基板主面の
凸部に囲まれることになる。図14は、光通信用のIn
GaAsP/InP系半導体レーザの半導体基板の概略
斜視図、図15は、この半導体基板に電極を形成した斜
視図である。半導体基板1の組成及び内部の構造は図9
に示す第3の実施例と同じである。活性層10は両側に
溝部5が形成されているのでメサ型構造になっている。
この活性層10の両側に形成された溝部5のいづれか一
方に幅広部53が形成されている。また半導体基板1の
表面は電極部分を除いてSiO2 絶縁膜7で被覆されて
いる。この活性層10の上には電流を注入するオーミッ
クコンタクト電極(AuZn)12がストライプ状に形
成されている。半導体基板主面に溝部5を形成するには
前記第1の実施例と同じウェットエッチング方法を用い
る。
広部53が形成されており、この部分にボンディングパ
ッド部が形成されている。したがって、ダミー電極が形
成される凸部54がボンディングパッド部を囲んでい
る。この幅広部を囲む凸部54はその側面に斜面が形成
されないようにどの辺も活性層10のストライプ方向と
直角にならないようにする。このウェットエッチングに
おいて、基板には溝部5が形成された主面が(100)
面であるInP半導体基板1を用い、しかも凸部54の
どの辺も活性層10のストライプ方向(01 /1方向)
とは直角に配置されていないのでどの側面にも斜面が形
成されない。したがってこの実施例では、斜面を介して
ボンディングパッドと電極部とを接続しない(図1
4)。そして、電極金属を半導体基板に蒸着するには指
向性の高い電子ビーム加熱真空蒸着装置を用いて金属粒
子を半導体基板1の主面に堆積させて電極を形成する
(図15)。金属粒子の照射方向は、図の右上方から左
下方に向いている。電子ビーム加熱蒸着装置から照射さ
れる金属粒子は指向性が高いので、この指向性と堆積す
る半導体基板主面の凹凸とを利用することによって電極
配線の分離・接合を自己整合的に容易に行う。
体基板1上に照射すると、右側のダミー電極23が形成
される凸部54が障壁になって隣接する溝部5の側面近
傍には金属粒子は堆積しない。したがって、この溝部5
底部に形成される引き出し電極20とダミー電極23と
は分離される。一方、この溝部5の側面の反対側の側面
は、金属粒子に晒されているので金属粒子は堆積して配
線などが形成される。したがって、引き出し電極20に
おいて、ボンディングパッド部14は垂直の側面を介し
て電極20の電極部13と電気的に接続されている。ま
た、幅広部の無い溝部5と電極部13が形成されたスト
ライプ状の凸部との境界にも金属粒子が堆積しない領域
が存在するので、電極20とダミー電極24とは分離さ
れる。ダミー電極は回路接続や素子間の接続には寄与し
ない。そして電極20、23、24はTi/Pt/Au
膜から構成されている。図16及び図17は、本発明の
半導体装置に用いる化合物半導体基板の1例を示す斜視
図及び平面図である。この半導体基板1の活性層10が
形成されている主面は、結晶面が(100)面である。
ストライプ状の活性層10のストライプ方向は、(01
/1)方向であり、従って、活性層10が露出している
共振面Aは、(01 /1)面を有している。また、凸部
51の斜面52は(11 /1)面及び(1 /11)面を
有している。なお、本発明は、共振面に高反射膜や無反
射膜を形成した半導体レーザにも適用することができ
る。
ある半導体装置の配線を容易に行うことができる。ま
た、電極金属を断線させたい箇所を光学的な影とし、連
続させたい箇所を影とならないように溝やメサを配置す
ることで自己整合的に配線を行うことができ、その結果
製造工程が簡略化できる。また、ダミー電極を形成する
ことによってボンディングパッド面の保護が可能にな
る。
図。
断面図。
分の断面図。
図。
図。
Claims (15)
- 【請求項1】 主面に凸部及び凹部を有する半導体基板
と、 前記凸部の一部に形成された電極とを備え、 前記電極は、電圧を印加するか又は電流を注入するため
の電極部、この電極部に隣接し、周囲が前記凹部に囲ま
れているボンディングパッド部及び前記電極部とボンデ
ィングパッド部とを電気的に接続する配線部からなるこ
とを特徴とする半導体装置。 - 【請求項2】 主面に凸部及び凹部を有する半導体基板
と、 前記凸部の一部に形成された電極とを備え、 前記電極は、電圧を印加するか又は電流を注入するため
の電極部、この電極部に隣接し、周囲が凸部に囲まれて
いるボンディングパッド部及び前記電極部とボンディン
グパッド部とを電気的に接続する配線部からなることを
特徴とする半導体装置。 - 【請求項3】 前記半導体基板主面には、前記電極とは
前記凹部により分離され、かつ、電気的に接続されてい
ないダミー電極が形成されており、前記半導体基板主面
の全面は、前記電極と前記ダミー電極とを分離する前記
凹部以外は導電材料で被覆されていることを特徴とする
請求項1又は請求項2に記載の半導体装置。 - 【請求項4】 前記半導体基板主面は、前記電極部が前
記凸部の一部であるストライプ状の電極部用凸部に形成
され、底部が前記凹部を構成する溝部がこの電極部の両
側面に沿って形成され、且つこの溝部のいづれか1方に
は幅広部が形成されており、前記ボンディングパッド部
は、前記幅広部又はこの幅広部に設けられた前記凸部の
一部であるボンディングパッド用凸部に形成され、前記
ダミー電極は、前記電極部とはこの溝部を介して対向し
ていることを特徴とする請求項1乃至請求項3のいづれ
かに記載の半導体装置。 - 【請求項5】 前記ボンディングパッド用凸部は、少な
くとも1つの辺を有し、これらの辺の少なくとも1つ
は、このボンディングパッド用凸部を囲む前記凹部に達
する斜面を有しており、前記ボンディングパッド部と前
記配線部とはこの斜面において電気的に接続されている
ことを特徴とする請求項4に記載の半導体装置。 - 【請求項6】 前記電極部用凸部には前記溝部の方向に
突出する少なくとも1つの辺を有する突出部が設けら
れ、これらの辺の少なくとも1つは、この溝部底部に達
する斜面を有しており、前記電極部と前記配線部とはこ
の斜面において電気的に接続されていることを特徴とす
る請求項4又は請求項5に記載の半導体装置。 - 【請求項7】 前記ボンディングパッド用凸部及び前記
突出部において斜面が設けられていない側面、前記ボン
ディングパッド用凸部及び前記突出部以外の凸部の側面
は、逆メサ形状又は垂直形状に構成されており、この側
面を介して、前記凸部の上面に形成された電極もしくは
配線とこの側面に隣接した前記凹部のに形成された電極
もしくは配線とは分離されていることを特徴とする請求
項4乃至請求項6のいづれかに記載の半導体装置。 - 【請求項8】 半導体基板主面にストライプ状の凸部と
その両側に、そのいづれか1方には部分的に幅広部を有
する溝を形成する工程と、 前記半導体基板主面の斜め上方から指向性の高い真空蒸
着法により電極金属をこの主面上に蒸着することによ
り、電極及びダミー電極を同時に形成する工程とを備
え、 前記電極と前記ダミー電極とは電気的に接続されておら
ず、前記電極は前記ストライプ状の凸部に形成された電
圧を印加するか或いは電流を注入するための電極部、前
記幅広部に形成されたボンディングパッド部及びこのボ
ンディングパッド部と前記電極部とを電気的に接続する
配線部とを備えていることを特徴とする半導体装置の製
造方法。 - 【請求項9】 前記ボンディングパッド部は、前記幅広
部内に設けられたボンディングパッド用凸部に形成され
ることを特徴とする請求項8に記載の半導体装置の製造
方法。 - 【請求項10】 前記ボンディングパッド用凸部は、少
なくとも1つの辺を有し、且つこの辺の少なくとも1つ
はこのボンディングパッド用凸部を囲む前記凹部に達す
る斜面を有しており、前記ボンディングパッド部と前記
配線部とはこの斜面において電気的に接続することを特
徴とする請求項9に記載の半導体装置の製造方法。 - 【請求項11】 前記電極部が形成された前記ストライ
プ状の凸部には、前記ボンディングパッド部が形成され
ている前記溝部にこの溝部方向に突出する少なくとも1
つの辺を有する突出部を設け、この辺の少なくとも1つ
はこの溝部底部に達する斜面を有しており、前記電極部
と前記配線部とはこの斜面において電気的に接続するこ
とを特徴とする請求項8乃至請求項10のいづれかに記
載の半導体装置の製造方法。 - 【請求項12】 半導体基板主面にストライプ状の凸部
と、このストライプ状の凸部の両側にそのいづれか1方
には部分的に幅広部を有する溝部を形成し、この幅広部
には少なくとも1つの辺を有し且つこの辺の少なくとも
1つはこの溝部の底部に達する斜面を有するボンディン
グパッド用凸部を形成する工程と、 前記半導体基板主面の上方から指向性の高い真空蒸着法
を用いて電極金属をこの主面上に蒸着することにより、
前記ストライプ状の凸部に形成された電圧を印加するか
又は電流を注入するための電極部、前記幅広部に形成さ
れたボンディングパッド部及びこのボンディングパッド
部と前記電極部とを電気的に接続する配線部とを有する
電極を形成する工程とを備え、 前記ストライプ状の凸部には前記幅広部を有する溝部方
向に突出する少なくとも1つの辺を有しこの辺の少なく
とも1つは前記溝部底部に達する斜面を有する少なくと
も1つの突出部を形成し、前記電極部と前記配線部とは
前記突出部の斜面において接続され、かつ、前記電極部
と前記ボンディングパッド部とは前記ボンディングパッ
ド用凸部の斜面で接続されることを特徴とする半導体装
置の製造方法。 - 【請求項13】 前記半導体基板は、(100)面を有
する化合物半導体基板からなり、前記電極部が形成され
た前記ストライプ状の凸部にはストライプ状の活性層が
(01 /1)方向に形成され、前記突出部の斜面を有す
る辺及び前記ボンディングパッド用凸部の斜面を有する
辺は、前記活性層のストライプ方向とは直角方向に配置
されており、また、前記ボンディングパッド用凸部及び
前記突出部の斜面は、(1 /11)面又は(11 /1)
面を有していることを特徴とする請求項7乃至請求項1
1のいづれかに記載の半導体装置の製造方法。 - 【請求項14】 前記化合物半導体基板はInP半導体
であり、前記活性層は、InGaAsあるいはInGa
AsPを含む半導体からなることを特徴とする請求項8
乃至請求項13のいづれかに記載の半導体装置の製造方
法。 - 【請求項15】 前記真空蒸着法は、電子ビーム蒸着法
を用いることを特徴とする請求項8乃至請求項14のい
づれかに記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33389294A JP3270278B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
US08/571,407 US5683937A (en) | 1994-12-15 | 1995-12-13 | Method of making a semiconductor device |
EP19950119641 EP0717477B1 (en) | 1994-12-15 | 1995-12-13 | Semiconductor device and method for manufacturing the same |
KR1019950049622A KR0184372B1 (ko) | 1994-12-15 | 1995-12-14 | 반도체장치 및 그 제조방법 |
US08/901,432 US5880487A (en) | 1994-12-15 | 1997-07-25 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33389294A JP3270278B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08172242A true JPH08172242A (ja) | 1996-07-02 |
JP3270278B2 JP3270278B2 (ja) | 2002-04-02 |
Family
ID=18271127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33389294A Expired - Lifetime JP3270278B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5683937A (ja) |
EP (1) | EP0717477B1 (ja) |
JP (1) | JP3270278B2 (ja) |
KR (1) | KR0184372B1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542525B1 (en) | 1999-09-20 | 2003-04-01 | Mitsubishi Denki Kabushiki Kaisha | Light modulator and integrated semiconductor laser-light modulator |
WO2006030733A1 (ja) * | 2004-09-13 | 2006-03-23 | Rohm Co., Ltd | 半導体発光装置 |
US7285734B2 (en) | 2003-04-28 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
JP2009259866A (ja) * | 2008-04-11 | 2009-11-05 | Hamamatsu Photonics Kk | 半導体レーザの製造方法、及び、半導体レーザ |
JP2013191701A (ja) * | 2012-03-13 | 2013-09-26 | Japan Oclaro Inc | 半導体光素子、及びそれを備える光モジュール |
JP2013211381A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
WO2020059607A1 (ja) * | 2018-09-20 | 2020-03-26 | 住友精密工業株式会社 | 基板の加工方法 |
JP2020074473A (ja) * | 2020-02-05 | 2020-05-14 | 日本ルメンタム株式会社 | 半導体光素子、アレイ半導体光素子、及び光モジュール |
JP2020145391A (ja) * | 2019-03-08 | 2020-09-10 | 日本ルメンタム株式会社 | 半導体光素子、光モジュール、及び半導体光素子の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267675A (ja) * | 2000-03-14 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
JP3762640B2 (ja) * | 2000-12-25 | 2006-04-05 | ユーディナデバイス株式会社 | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 |
US20030058650A1 (en) * | 2001-09-25 | 2003-03-27 | Kelvin Shih | Light emitting diode with integrated heat dissipater |
JP4238508B2 (ja) * | 2001-09-28 | 2009-03-18 | 沖電気工業株式会社 | 光導波路型素子およびその製造方法 |
JP4024508B2 (ja) * | 2001-10-09 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2007521648A (ja) | 2003-06-26 | 2007-08-02 | アール.ジェイ. メアーズ エルエルシー | バンド設計超格子を有するmosfetを有する半導体装置 |
US7040016B2 (en) * | 2003-10-22 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Method of fabricating a mandrel for electroformation of an orifice plate |
US7915623B2 (en) * | 2004-03-29 | 2011-03-29 | Sanyo Electric Co., Ltd. | Light-emitting diode array, light-emitting diode, and printer head |
JP4620401B2 (ja) * | 2004-07-21 | 2011-01-26 | 三菱電機株式会社 | 半導体レーザ素子 |
JP2008227076A (ja) * | 2007-03-12 | 2008-09-25 | Nec Electronics Corp | 半導体装置 |
US20110151190A1 (en) * | 2007-05-08 | 2011-06-23 | Jae-Hyun Chung | Shadow edge lithography for nanoscale patterning and manufacturing |
JP2010267871A (ja) * | 2009-05-15 | 2010-11-25 | Sony Corp | 半導体レーザおよびその製造方法 |
US10641824B2 (en) * | 2017-11-19 | 2020-05-05 | Emcore Corporation | Electrically conductive metal film for a semiconductor device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4448797A (en) * | 1981-02-04 | 1984-05-15 | Xerox Corporation | Masking techniques in chemical vapor deposition |
US4525919A (en) * | 1982-06-16 | 1985-07-02 | Raytheon Company | Forming sub-micron electrodes by oblique deposition |
GB2156585B (en) * | 1984-03-16 | 1987-10-21 | Hitachi Ltd | Light-emitting device electrode |
US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
FR2581482B1 (fr) * | 1985-05-03 | 1987-07-10 | Labo Electronique Physique | Photodiode pin a faible courant de fuite |
USH170H (en) * | 1986-01-13 | 1986-12-02 | United States Of America | Self aligned notch for InP planar transferred electron oscillator |
DE3713133A1 (de) * | 1987-04-16 | 1988-11-03 | Siemens Ag | Laserdiode mit vergrabener aktiver schicht und seitlicher strombegrenzung und verfahren zu deren herstellung |
US5027364A (en) * | 1987-04-16 | 1991-06-25 | Siemens Aktiengesellschaft | Laser diode with buried active layer and lateral current limitation |
JPS63276279A (ja) * | 1987-05-08 | 1988-11-14 | Mitsubishi Electric Corp | 半導体装置 |
EP0293185B1 (en) * | 1987-05-26 | 1994-02-02 | Kabushiki Kaisha Toshiba | Semiconductor laser device and method for manufacturing the same |
JPH022142A (ja) * | 1988-06-13 | 1990-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
CA2011155C (en) * | 1989-03-06 | 1994-04-19 | Misuzu Sagawa | Semiconductor laser device |
GB8913070D0 (en) * | 1989-06-07 | 1989-07-26 | Bt & D Technologies Ltd | Semiconductor device |
JPH0832112A (ja) * | 1994-07-20 | 1996-02-02 | Toyoda Gosei Co Ltd | 3族窒化物半導体発光素子 |
-
1994
- 1994-12-15 JP JP33389294A patent/JP3270278B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-13 EP EP19950119641 patent/EP0717477B1/en not_active Expired - Lifetime
- 1995-12-13 US US08/571,407 patent/US5683937A/en not_active Expired - Fee Related
- 1995-12-14 KR KR1019950049622A patent/KR0184372B1/ko not_active IP Right Cessation
-
1997
- 1997-07-25 US US08/901,432 patent/US5880487A/en not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542525B1 (en) | 1999-09-20 | 2003-04-01 | Mitsubishi Denki Kabushiki Kaisha | Light modulator and integrated semiconductor laser-light modulator |
US7285734B2 (en) | 2003-04-28 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US7288729B2 (en) | 2003-04-28 | 2007-10-30 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US7294532B2 (en) | 2003-04-28 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
WO2006030733A1 (ja) * | 2004-09-13 | 2006-03-23 | Rohm Co., Ltd | 半導体発光装置 |
JP2009259866A (ja) * | 2008-04-11 | 2009-11-05 | Hamamatsu Photonics Kk | 半導体レーザの製造方法、及び、半導体レーザ |
JP2013191701A (ja) * | 2012-03-13 | 2013-09-26 | Japan Oclaro Inc | 半導体光素子、及びそれを備える光モジュール |
JP2013211381A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
WO2020059607A1 (ja) * | 2018-09-20 | 2020-03-26 | 住友精密工業株式会社 | 基板の加工方法 |
JPWO2020059607A1 (ja) * | 2018-09-20 | 2021-08-30 | 住友精密工業株式会社 | 基板の加工方法 |
US11895779B2 (en) | 2018-09-20 | 2024-02-06 | Sumitomo Precision Products Co., Ltd. | Substrate processing method |
JP2020145391A (ja) * | 2019-03-08 | 2020-09-10 | 日本ルメンタム株式会社 | 半導体光素子、光モジュール、及び半導体光素子の製造方法 |
JP2020074473A (ja) * | 2020-02-05 | 2020-05-14 | 日本ルメンタム株式会社 | 半導体光素子、アレイ半導体光素子、及び光モジュール |
Also Published As
Publication number | Publication date |
---|---|
US5880487A (en) | 1999-03-09 |
EP0717477A2 (en) | 1996-06-19 |
KR0184372B1 (ko) | 1999-04-15 |
EP0717477B1 (en) | 1999-03-10 |
US5683937A (en) | 1997-11-04 |
JP3270278B2 (ja) | 2002-04-02 |
KR960026250A (ko) | 1996-07-22 |
EP0717477A3 (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3270278B2 (ja) | 半導体装置及びその製造方法 | |
US6630366B2 (en) | Manufacturing method for light emitting device | |
US6687268B2 (en) | Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode | |
US4916710A (en) | Multi-point emission type semiconductor laser device therefor | |
JPH11168263A (ja) | 光デバイス装置及びその製造方法 | |
JPH0278280A (ja) | 半導体発光装置 | |
US7443901B2 (en) | Opto-semiconductor devices | |
US5744857A (en) | Semiconductor device | |
JP2012028676A (ja) | 発光素子 | |
US6584135B2 (en) | Vertical cavity surface emitting laser diode and method for manufacturing same | |
US7998766B2 (en) | Semiconductor element and manufacturing method thereof | |
JP4664742B2 (ja) | 半導体光装置及びその製造方法 | |
JP4238508B2 (ja) | 光導波路型素子およびその製造方法 | |
US6323530B1 (en) | Optical semiconductor device | |
JP3928695B2 (ja) | 面発光型の半導体発光装置およびその製造方法 | |
CN111162447A (zh) | 一种电极窗口、具有电极窗口的半导体器件的制作方法 | |
JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
JP2022007851A (ja) | 半導体光素子及びその製造方法 | |
JPH0997946A (ja) | 半導体レーザ及びその製造方法 | |
JP2523110Y2 (ja) | マルチビ−ム半導体レ−ザ装置 | |
JPH05102615A (ja) | 半導体装置およびその製造方法 | |
JPH0786691A (ja) | 発光装置 | |
JPH11145558A (ja) | 半導体光素子、送受信モジュールおよび光通信システム | |
JP3951689B2 (ja) | 半導体レーザ素子 | |
WO2023079726A1 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |