JPH08172135A - 半導体装置の製造方法および半導体集積回路装置 - Google Patents
半導体装置の製造方法および半導体集積回路装置Info
- Publication number
- JPH08172135A JPH08172135A JP6315215A JP31521594A JPH08172135A JP H08172135 A JPH08172135 A JP H08172135A JP 6315215 A JP6315215 A JP 6315215A JP 31521594 A JP31521594 A JP 31521594A JP H08172135 A JPH08172135 A JP H08172135A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- region
- impurity
- mos transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
- H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
濃度不純物拡散層と高濃度不純物拡散層を合い接して有
するLDD型MOSトランジスタにおいて、ゲート電極
101のエッジとソース領域103及びドレイン領域1
04の境界付近を部分的にレジストで覆うことにより部
分的に高濃度拡散層を形成するための不純物が導入され
ない領域を形成する。その後、導入された不純物を熱拡
散することで、ソース領域103とドレイン領域104
の中で、不純物が導入されな領域近傍は低濃度拡散層と
なり、不純物が連続的に導入された領域は高濃度拡散層
となる。 【効果】 上記の様にMOSトランジスタのソース拡散
層及びドレイン拡散層を形成することで1回の不純物導
入工程でLDD型MOSトランジスタのソース及びドレ
イン領域を形成できるため、低コストでより信頼度の高
い半導体集積回路装置を容易に実現する。
Description
を構成するMOSトランジスタのソース及びドレイン領
域の構成に係わり、特にチャネル領域とソース及びドレ
イン領域の境界部分の不純物濃度を決定する製造方法に
関する。
につれてチャネル長が小さなMOSトランジスタのホッ
トキャリアによる特性の劣化を防ぐためにドレインエッ
ジ近傍の高電界を緩和させる目的で、ゲート電極エッジ
近傍すなわち、チャネル領域とソース及びドレイン領域
の境界付近に高抵抗な低濃度拡散層領域を有するLDD
構造を採用することが一般的となっている。
タのソース及びドレイン拡散層領域の形成工程を表す模
式的な断面図である。パターンニングされたレジスト7
01で第1導電型半導体基板上に選択された領域に第2
導電型の低濃度拡散層を形成するために第1の不純物イ
オンビーム702で不純物を導入する。
シリコン等のゲート電極705もレジスト701と同様
に不純物を導入する領域を選択するマスクとして働くた
めゲート電極が無く且つレジストのない薄いシリコン酸
化膜708の下のみ不純物が導入される(図7
(a))。
VD等で堆積させ形成させたのちに(図7(b))、前
記シリコン酸化膜層704を異方性エッチングすること
で、ゲート電極705にシリコン酸化膜の側壁706を
形成させる。(図7(c))しかる後にさらに、パター
ンニングされたレジスト711で選択された領域に今度
は、第2導電型の高濃度拡散層を形成するための第2の
不純物イオンビーム709で不純物を導入しさらに熱拡
散を行う。
み低濃度拡散層となり他のソース及びドレイン領域は、
高濃度拡散層となる(図7(d))。また、従来のLD
D構造のMOSトランジスタを形成する場合、図6に示
すように低濃度不純物層及び高濃度不純物層を形成する
ための不純物を導入する領域を選択するための不純物導
入用マスクのパターン602は、一般的にアクティブ領
域となるソース領域603とドレイン領域604とゲー
ト電極601直下のチャネル領域全面を覆う様に描かれ
る。
トランジスタのホットキャリア耐性を増すことが可能と
なることは、広く一般的に知られている。
型MOSトランジスタは前述したように2度の不純物導
入工程やシリコン酸化膜側壁の形成工程など複雑な工程
を含み、コスト増の原因となっていた。
トキャリア耐性には優れているが、外部からの静電気等
のサージストレスに対しては弱く、静電破壊耐性ではソ
ース及びドレイン領域が高濃度拡散層のみで構成される
コンベンショナル型トランジスタの方が優れているた
め、入力保護回路や出力トランジスタには、LDD構造
を使用せずに、わざわざチャネル長が比較的大きなコン
ベンショナル型MOSトランジスタを製造工程を追加し
て半導体集積回路装置を製造する場合があった。
に、この発明は、以下のような手段をとった。第1の手
段としてMOSトランジスタのソース及びドレイン領域
の高濃度拡散層を形成する際に、不純物を導入する領域
を選択するレジスト等をゲート電極側壁付近で部分的に
残し、高濃度拡散層を形成するための不純物を部分的に
導入してさらに熱拡散を行うことで、疑似的に低濃度拡
散層を形成するといった手段をとった。
MOSトランジスタを外部からの静電気等のサージスト
レスに直接さらされない内部の回路にのみ使用して、入
力保護回路や出力トランジスタは、ゲート電極側壁付近
にレジストを残さないことによりできる高濃度拡散層の
みでソース及びドレイン領域が形成されるMOSトラン
ジスタで構成する手段をとった。
形成のための不純物導入工程で低濃度拡散層も同時に形
成することができるという作用がある。このことにより
LDD型MOSトランジスタがより少ない工程で低コス
トで実現可能となる。第2の手段をとることで、1回の
高濃度拡散層形成のための不純物導入工程でLDD型M
OSトランジスタとコンベンショナル型MOSトランジ
スタが同時に形成できるため、より低コストで信頼度の
高い半導体集積回路装置を得ることができる。
明する。図1は、本発明のに係わる第1の手段による第
1の実施例のLDD型MOSトランジスタを表す模式的
な平面図である。
DD型MOSトランジスタのソース及びドレイン領域の
形成工程を表す模式的な断面図であり、図1のA−A’
断面が図2(a’)、図1のA−A’と直角方向が図2
(a)に対応する。図1において不純物導入用マスクパ
ターン102が、ゲート電極101エッジ付近で蛇行を
しているため、図2(a)及び(a’)の工程で不純物
イオンビーム202で導入された不純物は、図1の斜線
部分のみに導入される。
分的に不純物が導入されていない領域ができる。図2
(b)及び(b’)は、上記図2(a)及び(a’)を
熱拡散した後の不純物分布を模式的に示した断面図であ
る。図2(b)及び(b’)に示すように導入された不
純物を熱拡散をしてソース及びドレイン拡散領域を形成
するが、部分的に不純物が導入されていない領域が十分
小さいと、部分的に不純物が導入された領域204から
不純物が熱拡散をするため、結果として部分的に不純物
が導入された領域204は低濃度拡散層207となり、
連続的に不純物が導入された領域203は高濃度拡散層
206となる。
第2の実施例をを示す平面図である。図3においては、
不純物導入用マスクのパターン102がゲート電極エッ
ジ付近で細いストライプ状に描かれている。したがって
図1及び図2同様に、ゲート電極エッジ付近に低濃度拡
散層が形成され、他の連続的に広く不純物が導入された
領域は高濃度拡散層となる。図4は、本発明に係わる第
1の手段による第3の実施例を示す平面図である。図4
においては、不純物導入用マスクのパターン102がゲ
ート電極エッジ付近で細かなドット状に描かれている。
ート電極エッジ付近に低濃度拡散層が形成され、他の連
続的に広く不純物が導入された領域は高濃度拡散層とな
る。上記説明において、図1の不純物導入用マスクパタ
ーン102のパターンが蛇行しているA−A’部や図4
の細かなドット状パターン102の、不純物導入用マス
クパターンの有る部分と無い部分のパターンピッチは、
低濃度拡散層内の不純物分布をより均一にするためには
1μm以下が望ましい。
第4の実施例であるところの半導体集積回路装置の簡単
なブロック図である。不純物導入用マスクパターンによ
ってパターンニングされるレジストをゲート電極エッジ
付近に残したり残さなかったりすることで、自由にLD
D型MOSトランジスタとコンベンショナル型MOSト
ランジスタを同一半導体集積回路内に同じ工程で形成す
ることができるため、図5に示すように外部からの静電
気等のサージストレスが直接加わる入力保護回路や出力
トランジスタのみ比較的チャネル長の大きなコンベンシ
ョナル型MOSトランジスタで構成して、その他の回路
をホットキャリア耐性に優れたチャネル長の小さな高速
のLDD型MOSトランジスタで構成している。
トランジスタのソース及びドレイン領域の高濃度拡散層
を形成する際に、不純物を導入する領域を選択するレジ
スト等をゲート電極側壁付近で部分的に残し、高濃度拡
散層を形成するための不純物を部分的に導入してさらに
熱拡散を行うことで、疑似的に低濃度拡散層を形成する
ことで、LDD型MOSトランジスタがより少ない工程
で低コストで実現可能となる効果がある。
は、同一の半導体集積回路内にLDD型MOSトランジ
スタとコンベンショナル型MOSトランジスタを同時に
形成することが容易であるので、LDD型MOSトラン
ジスタを外部からの静電気等のサージストレスに直接さ
らされない内部の回路にのみ使用して、入力保護回路や
出力トランジスタは、高濃度拡散領域のみでソース及び
ドレイン領域で形成されるコンベンショナル型MOSト
ランジスタで構成することで、より低コストで信頼度の
高い半導体集積回路装置を得ることができるという効果
がある。
トランジスタの模式的平面図である。
トランジスタの製造工程の一部を示す模式的段面図であ
る。
トランジスタの模式的平面図である。
トランジスタの模式的平面図である。
装置の簡単なブロック図を示した図である。
の模式的平面図である。
の製造工程の一部を示す模式的断面図である。
される回路 504 入力保護回路 505 出力トランジスタ 506 入出力トランジスタ 507 内部回路 702 第1の不純物イオンビーム 704 堆積されたシリコン酸化膜 706 シリコン酸化膜の側壁 709 第2の不純物イオンビーム
Claims (6)
- 【請求項1】 半導体基板上に不純物を選択的に導入す
るためのマスクパターンを配設し、前記マスクパターン
を介して前記半導体基板に不純物を導入し、前記半導体
基板の表面近傍に不純物導入領域を形成する半導体装置
の製造方法において、前記マスクパターンの形状に応じ
て不純物濃度が異なる領域を前記不純物導入領域に形成
することを特徴とする半導体装置の製造方法。 - 【請求項2】 前記不純物の導入は、イオンビームによ
り前記半導体基板に不純物イオンを注入し、次に熱拡散
により前記不純物導入領域を形成したことを特徴とする
請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記半導体基板は第1導電型であり、前
記不純物は第2導電型であることを特徴とする請求項1
または2記載の半導体装置の製造方法 - 【請求項4】 前記不純物導入領域はMOS型トランジ
スタのソース拡散層領域及びドレイン拡散層領域を構成
し、前記ソース拡散層領域及びドレイン拡散層領域は高
濃度不純物拡散層と低濃度不純物拡散層とが合い接する
構造であることを特徴とする請求項1、2、3いずれか
記載の半導体装置の製造方法。 - 【請求項5】 ソース拡散層領域及びドレイン拡散層領
域を含むMOS型トランジスタを構成要素とする半導体
集積回路装置において、一部のMOS型トランジスタの
ソース拡散層領域及びドレイン拡散層領域は、高濃度不
純物拡散層と低濃度不純物拡散層とが合い接する構造を
有し、他の一部のMOS型トランジスタのソース拡散層
領域及びドレイン拡散層領域は、高濃度不純物拡散層か
らなる構造を有することを特徴とする半導体集積回路装
置。 - 【請求項6】 前記半導体集積回路装置は、外部から信
号を入力または外部へ信号を出力する外部回路と、前記
外部回路と接続する内部回路とから成り、前記内部回路
に前記一部のMOS型トランジスタを構成し、前記外部
回路に前記他の一部のMOS型トランジスタを構成した
ことを特徴とする請求項5記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6315215A JP3008154B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
US08/573,145 US6858520B2 (en) | 1994-12-19 | 1995-12-15 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6315215A JP3008154B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08172135A true JPH08172135A (ja) | 1996-07-02 |
JP3008154B2 JP3008154B2 (ja) | 2000-02-14 |
Family
ID=18062790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6315215A Expired - Fee Related JP3008154B2 (ja) | 1994-12-19 | 1994-12-19 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6858520B2 (ja) |
JP (1) | JP3008154B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057327A (ja) * | 2000-08-07 | 2002-02-22 | Seiko Instruments Inc | 半導体装置とその製造方法 |
US6730582B2 (en) * | 2000-12-21 | 2004-05-04 | Texas Instruments Incorporated | Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (ESD) protection |
US6831337B2 (en) | 2001-12-14 | 2004-12-14 | Texas Instruments Incorporated | Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (“ESD”) protection |
JP2007234642A (ja) * | 2006-02-27 | 2007-09-13 | Mitsumi Electric Co Ltd | 静電気放電保護素子 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164442A (ja) * | 2000-11-28 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR100769433B1 (ko) * | 2006-12-04 | 2007-10-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
CN101935824B (zh) * | 2009-07-03 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法、设备及形成轻掺杂结构的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4198250A (en) * | 1979-02-05 | 1980-04-15 | Intel Corporation | Shadow masking process for forming source and drain regions for field-effect transistors and like regions |
US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
JPH0316123A (ja) * | 1989-03-29 | 1991-01-24 | Mitsubishi Electric Corp | イオン注入方法およびそれにより製造される半導体装置 |
US5142345A (en) * | 1989-04-13 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | Structure of input protection transistor in semiconductor device including memory transistor having double-layered gate and method of manufacturing semiconductor device including such input protection transistor |
JP3199808B2 (ja) * | 1991-05-14 | 2001-08-20 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
DE69324003T2 (de) * | 1993-06-28 | 1999-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
US5457060A (en) * | 1994-06-20 | 1995-10-10 | Winbond Electronics Corporation | Process for manufactuirng MOSFET having relatively shallow junction of doped region |
JPH0837238A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 半導体集積回路装置 |
-
1994
- 1994-12-19 JP JP6315215A patent/JP3008154B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-15 US US08/573,145 patent/US6858520B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057327A (ja) * | 2000-08-07 | 2002-02-22 | Seiko Instruments Inc | 半導体装置とその製造方法 |
JP4615682B2 (ja) * | 2000-08-07 | 2011-01-19 | セイコーインスツル株式会社 | Mos型トランジスタの製造方法 |
US6730582B2 (en) * | 2000-12-21 | 2004-05-04 | Texas Instruments Incorporated | Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (ESD) protection |
EP1217661A3 (en) * | 2000-12-21 | 2006-10-18 | Texas Instruments Incorporated | Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge ("esd") protection |
US6831337B2 (en) | 2001-12-14 | 2004-12-14 | Texas Instruments Incorporated | Transistor circuit with varying resistance lightly doped diffused regions for electrostatic discharge (“ESD”) protection |
JP2007234642A (ja) * | 2006-02-27 | 2007-09-13 | Mitsumi Electric Co Ltd | 静電気放電保護素子 |
Also Published As
Publication number | Publication date |
---|---|
US6858520B2 (en) | 2005-02-22 |
US20020019104A1 (en) | 2002-02-14 |
JP3008154B2 (ja) | 2000-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0248292B1 (en) | Semiconductor device having a high breakdown voltage | |
JPH08130246A (ja) | 半導体装置とその製造方法 | |
KR900007048B1 (ko) | 종형 mos 반도체장치 | |
JP3008154B2 (ja) | 半導体装置の製造方法 | |
KR960016225B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2730535B2 (ja) | 半導体装置の製造方法 | |
US6709936B1 (en) | Narrow high performance MOSFET device design | |
US4011653A (en) | Method for manufacturing a semiconductor integrated circuit including an insulating gate type semiconductor transistor | |
JPH08181223A (ja) | 半導体装置の製造方法 | |
JPS5951143B2 (ja) | Mis形半導体装置 | |
JPH06132489A (ja) | Mos型トランジスタおよびこれを利用した集積回路、ならびにmos型トランジスタの製造方法 | |
JP2826024B2 (ja) | Mos型トランジスタの製造方法 | |
JPH06112482A (ja) | Mosトランジスタとその製造方法 | |
JPS6016469A (ja) | Mis半導体装置の製法 | |
JPS627710B2 (ja) | ||
JPH02272760A (ja) | Mosトランジスタ | |
EP0449418A2 (en) | Insulated gate field effect device with a curved channel and method of fabrication | |
JPH03276680A (ja) | 半導体装置およびその製造方法 | |
JPS63296374A (ja) | Mos型半導体装置 | |
JPH06112218A (ja) | 半導体装置及びその製造方法 | |
JPH0582548A (ja) | 半導体装置 | |
JPH06151350A (ja) | 半導体装置の製造方法 | |
JP2001176977A (ja) | 半導体装置及びその製造方法 | |
JPH04142749A (ja) | 半導体装置の製造方法 | |
JPS633462A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |