JPH08163195A - Reception circuit using quadrature demodulator - Google Patents
Reception circuit using quadrature demodulatorInfo
- Publication number
- JPH08163195A JPH08163195A JP32978894A JP32978894A JPH08163195A JP H08163195 A JPH08163195 A JP H08163195A JP 32978894 A JP32978894 A JP 32978894A JP 32978894 A JP32978894 A JP 32978894A JP H08163195 A JPH08163195 A JP H08163195A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- quadrature
- change amount
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は直交復調器を用いた受信
回路に関し、特に周波数変調信号（ＦＭ信号）と直交位
相変調信号（ＱＰＳＫ信号）のいずれも受信可能な無線
通信装置の受信回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving circuit using a quadrature demodulator, and more particularly to a receiving circuit of a radio communication device capable of receiving both a frequency modulation signal (FM signal) and a quadrature phase modulation signal (QPSK signal). .
【０００２】[0002]
【従来の技術】現在、セルラーシステムはトラフィック
の過密から、従来のＦＭ変調を用いたアナログ通信方式
からπ／４ＤＱＰＳＫ変調やＧＭＳＫ変調を用いたデジ
タルセルラーシステムに移行しようとしている。2. Description of the Related Art At present, a cellular system is shifting from a conventional analog communication system using FM modulation to a digital cellular system using π / 4 DQPSK modulation or GMSK modulation due to traffic congestion.
【０００３】北米において既にサービスが開始されてい
るπ／４ＤＱＰＳＫ変調を用いたＴＤＭＡ Ｄｕａｌｍ
ｏｄｅセルラーシステムにおいては、π／４ＤＱＰＳＫ
変調信号だけでなくＦＭ変調も復調可能なデュアルモー
ド受信機が求められている。The TDMA Dualm using π / 4DQPSK modulation, which has already started service in North America
In an ode cellular system, π / 4DQPSK
There is a need for a dual mode receiver that can demodulate not only the modulated signal but also FM modulation.
【０００４】図７に、前述した従来のデュアルモード受
信機の典型的な構成を示す。FIG. 7 shows a typical configuration of the conventional dual mode receiver described above.
【０００５】図７を参照して、アンテナ１より無線回線
を介して入力されたπ／４ＤＱＰＳＫ変調信号は、無線
周波数受信回路２において受信される。なお、無線周波
数受信回路２は一般的には、ダブルスーパーヘテロダイ
ン、シングルスーパーヘテロダイン方式で構成されてい
る。Referring to FIG. 7, a π / 4DQPSK modulated signal input from antenna 1 via a radio line is received by radio frequency receiving circuit 2. The radio frequency receiving circuit 2 is generally constructed by a double superheterodyne or single superheterodyne system.
【０００６】無線周波数受信回路２より出力される受信
信号は線形増幅回路３に入力され線形増幅される。線形
増幅回路３は、線形処理を要する信号（例えばＱＰＳＫ
変調信号等）を処理するシステムに用いられるＩＦ増幅
器からなる。The received signal output from the radio frequency receiving circuit 2 is input to the linear amplifying circuit 3 and linearly amplified. The linear amplification circuit 3 uses a signal that requires linear processing (for example, QPSK).
It is composed of an IF amplifier used in a system for processing modulated signals and the like.
【０００７】線形増幅回路３の出力と局部発信回路９の
出力は直交復調器４に入力され、同相信号ＳIと直交信
号ＳQが出力される。同相信号ＳIと直交信号ＳQは、Ａ
／Ｄ変換回路５及びＡ／Ｄ変換回路６にそれぞれ入力さ
れ、量子化されて出力される。The outputs of the linear amplifier circuit 3 and the local oscillator circuit 9 are input to the quadrature demodulator 4, and the in-phase signal SI and the quadrature signal SQ are output. The in-phase signal SI and the quadrature signal SQ are A
It is input to the / D conversion circuit 5 and the A / D conversion circuit 6, respectively, quantized and output.
【０００８】Ａ／Ｄ変換回路５及びＡ／Ｄ変換回路６よ
り出力された信号は、それぞれデジタル信号処理部７に
おいて遅延等価処理された後にデータ復調される。一般
にπ／４ＤＱＰＳＫ変調等のデジタル変調において伝送
されるデータは伝送する信号の種類に応じて符号化され
ている。The signals output from the A / D conversion circuit 5 and the A / D conversion circuit 6 are subjected to delay-equivalent processing in the digital signal processing section 7 and then data demodulated. Generally, data transmitted in digital modulation such as π / 4DQPSK modulation is coded according to the type of signal to be transmitted.
【０００９】デジタル信号処理部７においては、データ
復調された音声信号や受信器制御信号に対応した復号方
式によって復合され、音声データＳv及び受信器制御デ
ータＳcontとして再生される。In the digital signal processing section 7, the data is demodulated by a decoding method corresponding to the voice signal and the receiver control signal, and reproduced as voice data Sv and receiver control data Scont.
【００１０】音声データＳvはＤ／Ａ変換回路１２に出
力され、Ｄ／Ａ変換された後、スピーカー１１で音声に
変換され出力される。受信器制御データＳcontはそのま
まホストＣＰＵに出力される。The audio data Sv is output to the D / A conversion circuit 12 and, after D / A conversion, converted into audio by the speaker 11 and output. The receiver control data Scont is output to the host CPU as it is.
【００１１】また、アンテナ１より無線回線を介して入
力されたＦＭ変調信号は無線周波数受信回路２におい
て、π／４ＤＱＰＳＫ変調信号入力時と同様に受信され
る。無線周波数受信回路２より出力される受信信号はリ
ミッタ増幅回路１８に入力され、リミッタ増幅される。The FM modulated signal input from the antenna 1 via the wireless line is received by the radio frequency receiving circuit 2 in the same manner as when the π / 4DQPSK modulated signal is input. The reception signal output from the radio frequency reception circuit 2 is input to the limiter amplification circuit 18 and is limiter amplified.
【００１２】リミッタ増幅回路１８の出力はクアドラチ
ャ（ＱＵＡＤＲＡＴＵＲＥ）復調器１９において復調さ
れ、出力される。ＱＵＡＤＲＡＴＵＲＥ復調器１９の出
力はＡ／Ｄ変換器２０においてＡ／Ｄ変換されデジタル
信号処理部７に入力される。The output of the limiter amplifier circuit 18 is demodulated in a quadrature demodulator 19 and output. The output of the QUADRATURE demodulator 19 is A / D converted by the A / D converter 20 and input to the digital signal processing unit 7.
【００１３】Ａ／Ｄ変換器２０より入力された信号は音
声データＳvと受信器制御データＳcontに分けられ、音
声データＳvはデジタル的に帯域制限を受け、Ｄ／Ａ変
換回路１２に出力され、前記スピーカ１１において音声
信号に変換され出力される。受信器制御データＳcontは
そのままホストＣＰＵに出力される。例えばセルラーシ
ステムにおいては、音声データと受信制御データは同時
に重畳して伝送されることはなく、また両者の帯域が異
なるため、フィルタ等により弁別される。なお、制御デ
ータとしては、例えばセルラー端末等においては、受信
チャネル（周波数）の切換えコマンド、基地局や地域の
ＩＤ、送信電力の制御命令等がある。The signal input from the A / D converter 20 is divided into audio data Sv and receiver control data Scont, and the audio data Sv is digitally band-limited and output to the D / A conversion circuit 12. The speaker 11 converts the voice signal and outputs the voice signal. The receiver control data Scont is output to the host CPU as it is. For example, in a cellular system, voice data and reception control data are not transmitted at the same time in a superimposed manner, and since the bands of the two are different, they are discriminated by a filter or the like. As the control data, for example, in a cellular terminal or the like, there are a receiving channel (frequency) switching command, a base station or region ID, a transmission power control command, and the like.
【００１４】次に、異なる変調方式（例えばＦＭ変調、
ＭＳＫ変調）を復調可能な構成の従来の受信装置とし
て、例えば特開平５−６４１０１号公報には、図８に示
すように、アンテナ１、無線周波数受信回路２（ＲＦ増
幅器、局発選択器、ミキサ、フィルタ等を含む）、及び
線形増幅回路３（ＩＦ増幅器等を含む）までを共用し、
切り換え回路２１を用いてＦＭ復調回路２２とＭＳＫ復
調回路２３を選択して使用するようにした受信装置が提
案されている。すなわち前記公報には、チューナ装置を
ＦＭ復調回路２２とＭＳＫ復調回路２３で共用した受信
装置が開示されている。Next, different modulation methods (for example, FM modulation,
As a conventional receiver having a configuration capable of demodulating MSK modulation), for example, in Japanese Patent Laid-Open No. 5-64101, as shown in FIG. 8, an antenna 1, a radio frequency receiving circuit 2 (RF amplifier, local oscillator selector, A mixer, a filter, etc.) and a linear amplifier circuit 3 (including an IF amplifier, etc.) are shared,
A receiving apparatus has been proposed in which the FM demodulation circuit 22 and the MSK demodulation circuit 23 are selected and used by using the switching circuit 21. That is, the above publication discloses a receiving device in which the tuner device is shared by the FM demodulation circuit 22 and the MSK demodulation circuit 23.
【００１５】[0015]
【発明が解決しようとする課題】従来例として図７に示
した、複数の変調方式を受信することが可能な受信回路
を実現する場合、受信回路においてはＦＭ復調用にはリ
ミッタ増幅後ＱＵＡＤＲＡＴＵＲＥ復調器やＰＬＬ復調
器を用いて復調を行い、π／４ＤＱＰＳＫ復調用には線
形増幅を行った後に直交復調器において同期検波を行う
方式を用いている。When a receiver circuit capable of receiving a plurality of modulation schemes, which is shown in FIG. 7 as a conventional example, is realized, in the receiver circuit, QUADRATURE demodulation after limiter amplification is performed for FM demodulation. Demodulation is performed by using a digital demodulator or a PLL demodulator, and for π / 4DQPSK demodulation, a method of performing synchronous detection in a quadrature demodulator after linear amplification is used.
【００１６】また、前記特開平５−６４１０１号公報に
開示された受信装置のように、アンテナ、無線周波数受
信回路及び線形増幅回路までを共用した場合であって
も、切り換え回路を用いてＦＭ復調回路とＭＳＫ復調回
路を選択して使用している。Further, even when the antenna, the radio frequency receiving circuit and the linear amplifying circuit are shared as in the receiving device disclosed in the above-mentioned Japanese Patent Laid-Open No. 5-64101, the FM demodulation is performed by using the switching circuit. The circuit and the MSK demodulation circuit are selected and used.
【００１７】従って、いずれの場合においても各変調方
式に対応した復調器を各々独立に持つ必要があり、回路
規模が大きく複雑になるという問題があった。Therefore, in any case, it is necessary to independently have a demodulator corresponding to each modulation method, which causes a problem that the circuit scale becomes large and complicated.
【００１８】本発明はこのような問題点に鑑みてなされ
たものであって、ＦＭ変調とπ／４ＤＱＰＳＫ等のよう
な直交位相変調を受信可能な受信回路において各変調方
式を直交復調器まで共通の回路で受信することにより回
路規模の縮小、消費電流の削減を図る受信装置を提供す
ることを目的とする。The present invention has been made in view of the above problems, and in a receiving circuit capable of receiving FM modulation and quadrature phase modulation such as π / 4DQPSK, each modulation method is common to a quadrature demodulator. It is an object of the present invention to provide a receiving device that reduces the circuit scale and current consumption by receiving the signal with the circuit.
【００１９】[0019]
【課題を解決するための手段】前記目的を達成するた
め、本発明の受信回路は、受信された信号を線形増幅す
る線形増幅回路と、線形増幅回路の出力を入力し同期検
波する直交復調器と、該直交復調器によって復調され出
力される同相信号及び直交信号を各々入力し、Ａ／Ｄ変
換するＡ／Ｄ変換回路と該Ａ／Ｄ変換回路の出力をデジ
タル的に信号処理するデジタル信号処理部を備え、該デ
ジタル信号処理部において二つの変調方式に応じた復調
手段をソフトウェア演算アルゴリズムを切り換えること
によって復調する。In order to achieve the above object, a receiving circuit of the present invention comprises a linear amplifying circuit for linearly amplifying a received signal, and a quadrature demodulator for receiving the output of the linear amplifying circuit and performing synchronous detection. And an A / D conversion circuit that inputs and inputs an in-phase signal and a quadrature signal that are demodulated and output by the quadrature demodulator, and a digital that digitally processes the output of the A / D conversion circuit. A signal processing unit is provided, and in the digital signal processing unit, demodulation means corresponding to two modulation methods is demodulated by switching the software calculation algorithm.
【００２０】本発明においては、好ましくは、デジタル
信号処理部は、周波数変調信号が入力された際に、同相
信号又は直交信号の振幅データの時間変化量を算出し、
振幅データの時間変化量を位相変化に換算し、位相の時
間変化率から周波数の変動量を求め、これにより周波数
変調された信号を復調するように演算処理する。In the present invention, preferably, the digital signal processing unit calculates the time change amount of the amplitude data of the in-phase signal or the quadrature signal when the frequency modulation signal is input,
The time change amount of the amplitude data is converted into a phase change, the frequency change amount is obtained from the time change rate of the phase, and an arithmetic process is performed so as to demodulate the frequency-modulated signal.
【００２１】また、本発明においては、線形増幅回路が
利得制御機能を有し、線形増幅回路に対しデジタル信号
処理装置側から帰還制御信号を供給して入力レベルを略
一定に保つと共に、帰還制御信号の量に基づき受信信号
強度情報を検出することを特徴とする。Further, in the present invention, the linear amplifier circuit has a gain control function, the feedback control signal is supplied from the digital signal processing device side to the linear amplifier circuit to keep the input level substantially constant, and the feedback control is performed. It is characterized in that the received signal strength information is detected based on the amount of signal.
【００２２】[0022]
【実施例】図面を参照して、本発明の実施例を以下に説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２３】図１に本発明の一実施例の構成を示す。図
１を参照して、本実施例に係る受信装置は、アンテナ
１、無線周波数受信回路２、線形増幅回路３、直交復調
器４、局部発振回路９、Ａ／Ｄ変換回路５、６、デジタ
ル信号処理部７、ホストＣＰＵ１０、Ｄ／Ａ変換回路１
２、スピーカ１１から構成されている。直交復調器４
は、局部発振回路９からの信号を９０度ずらすπ／２位
相器と、２つのミキサから構成される。FIG. 1 shows the configuration of an embodiment of the present invention. Referring to FIG. 1, the receiving apparatus according to the present embodiment includes an antenna 1, a radio frequency receiving circuit 2, a linear amplifying circuit 3, a quadrature demodulator 4, a local oscillating circuit 9, A / D converting circuits 5 and 6, and a digital signal. Signal processing unit 7, host CPU 10, D / A conversion circuit 1
2 and a speaker 11. Quadrature demodulator 4
Is composed of a π / 2 phase shifter for shifting the signal from the local oscillation circuit 9 by 90 degrees and two mixers.
【００２４】アンテナ１より無線回線を介して入力され
たπ／４ＤＱＰＳＫ変調信号は、無線周波数受信回路２
において受信される。無線周波数受信回路２より出力さ
れる受信信号は線形増幅回路３に入力され線形増幅され
る。例えばＴＤＭＡデュアルモード端末において、無線
周波数受信回路２は、典型的には、高周波フィルタ、高
周波増幅器、第１局部発振器、第１のミキサ、第１のＩ
Ｆフィルタ、第２局部発振器、第２のＩＦフィルタ等か
ら構成され、線形増幅回路３は中間周波増幅器から成
る。あるいは、図１の直交復調器４に供給するローカル
信号に周波数選択性を持たせることにより、無線周波数
受信回路２は、高周波フィルタのみ、もしくは高周波フ
ィルタに高周波増幅器を加えた構成とすることもでき
る。The π / 4DQPSK modulated signal input from the antenna 1 via the wireless line is received by the radio frequency receiving circuit 2
Received at. The reception signal output from the radio frequency reception circuit 2 is input to the linear amplification circuit 3 and linearly amplified. For example, in a TDMA dual mode terminal, the radio frequency receiving circuit 2 typically includes a high frequency filter, a high frequency amplifier, a first local oscillator, a first mixer, and a first I.
The linear amplification circuit 3 is composed of an F filter, a second local oscillator, a second IF filter, etc., and the linear amplification circuit 3 is composed of an intermediate frequency amplifier. Alternatively, by making the local signal supplied to the quadrature demodulator 4 of FIG. 1 have frequency selectivity, the radio frequency receiving circuit 2 can be configured to have only a high frequency filter or a configuration in which a high frequency amplifier is added to the high frequency filter. .
【００２５】線形増幅回路３の出力と局部発信回路９の
出力は直交復調器４に入力され、直交復調器４は同相信
号ＳIと直交信号ＳQとを出力する。The output of the linear amplifier circuit 3 and the output of the local oscillator circuit 9 are input to the quadrature demodulator 4, and the quadrature demodulator 4 outputs the in-phase signal SI and the quadrature signal SQ.
【００２６】同相信号ＳIと直交信号ＳQは、Ａ／Ｄ変換
回路５及びＡ／Ｄ変換回路６にそれぞれ入力され、量子
化されて出力される。Ａ／Ｄ変換回路５及びＡ／Ｄ変換
回路６より出力された信号は、それぞれデジタル信号処
理部７において遅延等価処理された後にデータ復調され
る。デジタルデータ伝送においては、マルチパスフェー
ディング等の遅延波が入力された場合、符号間干渉が発
生し、データを正しく復調できないことになる。このた
め、遅延等価処理の後に復調を行ない、符号間干渉の影
響を取り除いている。The in-phase signal SI and the quadrature signal SQ are input to the A / D conversion circuit 5 and the A / D conversion circuit 6, respectively, quantized and output. The signals output from the A / D conversion circuit 5 and the A / D conversion circuit 6 are subjected to delay-equivalent processing in the digital signal processing unit 7, respectively, and then data demodulated. In digital data transmission, when a delayed wave such as multipath fading is input, intersymbol interference occurs and data cannot be demodulated correctly. Therefore, demodulation is performed after the delay equalization process to remove the influence of intersymbol interference.
【００２７】一般にπ／４ＤＱＰＳＫ変調等のデジタル
変調において伝送されるデータは伝送する信号の種類に
応じて符号化されている。すなわち、音声を符号化した
データと送受信器を制御するための制御データでは、符
号化の符号化率等が相違する。Generally, data transmitted in digital modulation such as π / 4DQPSK modulation is coded according to the type of signal to be transmitted. That is, the coding rate and the like of the coding are different between the audio encoded data and the control data for controlling the transceiver.
【００２８】デジタル信号処理部７においてはデータ復
調された音声信号や受信器制御信号に対応した復号方式
によって復号化され、音声データＳv及び受信器制御デ
ータＳcontとして再生される。音声データＳvはＤ／Ａ
変換回路１２に出力され、Ｄ／Ａ変換された後、スピー
カ１１で音声に変換され出力される。受信器制御データ
ＳcontはそのままホストＣＰＵに出力される。In the digital signal processing unit 7, the data is demodulated by a decoding method corresponding to the voice signal and the receiver control signal, and reproduced as voice data Sv and receiver control data Scont. Voice data Sv is D / A
After being output to the conversion circuit 12 and D / A converted, the speaker 11 converts and outputs the voice. The receiver control data Scont is output to the host CPU as it is.
【００２９】また、アンテナ１より無線回線を介して入
力されたＦＭ変調信号は無線周波数受信回路２において
π／４ＤＱＰＳＫ変調信号入力時と同様に受信される。
該無線周波数受信回路２より出力される受信信号は、線
形増幅回路３に入力され線形増幅される。該線形増幅回
路３の出力と局部発信回路９の出力は直交復調器４に入
力され、同相信号ＳIと直交信号ＳQを出力する。同相信
号ＳIと直交信号ＳQはＡ／Ｄ変換回路５及びＡ／Ｄ変換
回路６にそれぞれ入力され、量子化されて出力される。The FM modulated signal input from the antenna 1 via the wireless line is received by the radio frequency receiving circuit 2 in the same manner as when the π / 4DQPSK modulated signal is input.
The reception signal output from the radio frequency reception circuit 2 is input to the linear amplification circuit 3 and linearly amplified. The output of the linear amplifier circuit 3 and the output of the local oscillator circuit 9 are input to the quadrature demodulator 4 and output the in-phase signal SI and the quadrature signal SQ. The in-phase signal SI and the quadrature signal SQ are input to the A / D conversion circuit 5 and the A / D conversion circuit 6, respectively, quantized and output.
【００３０】本実施例では、同相信号ＳIと直交信号ＳQ
を量子化するために各々の信号を独立したＡ／Ｄ変換回
路にて量子化しているが、同相信号ＳIと直交信号ＳQを
同時刻にサンプルアンドホールド回路でホールドし単一
のＡ／Ｄ変換回路を時分割で使用してもよい。In this embodiment, the in-phase signal SI and the quadrature signal SQ are used.
Each signal is quantized by an independent A / D conversion circuit in order to quantize the signal. However, the in-phase signal SI and the quadrature signal SQ are held by the sample-and-hold circuit at the same time and a single A / D The conversion circuit may be used in a time division manner.
【００３１】Ａ／Ｄ変換回路５及びＡ／Ｄ変換回路６に
おいて量子化された信号はデジタル信号処理部７に出力
される。デジタル信号処理部７に入力された同相信号Ｓ
Iおよび直交信号ＳQの量子化データは、いずれか一方が
選択され、ＦＭ復調アルゴリズムによってデジタル的に
復調される。The signals quantized in the A / D conversion circuit 5 and the A / D conversion circuit 6 are output to the digital signal processing section 7. In-phase signal S input to the digital signal processing unit 7
One of the quantized data of I and the quadrature signal SQ is selected and digitally demodulated by the FM demodulation algorithm.
【００３２】デジタル信号処理部７において復調された
信号は音声データＳvと受信器制御データＳcontに分け
られ、音声データＳvはデジタル的に帯域制限を受け、
Ｄ／Ａ変換回路１２に出力され、スピーカ１１において
音声信号に変換され出力される。また受信器制御データ
ＳcontはそのままホストＣＰＵ１０に出力される。The signal demodulated in the digital signal processing unit 7 is divided into audio data Sv and receiver control data Scont, and the audio data Sv is digitally band-limited,
It is output to the D / A conversion circuit 12, converted into an audio signal in the speaker 11, and output. The receiver control data Scont is output to the host CPU 10 as it is.
【００３３】次にＦＭ変調信号受信時のデジタル信号処
理部７におけるＦＭ復調の手段について、図２、図３、
図４及び図５を参照して説明する。Next, the means for FM demodulation in the digital signal processing section 7 at the time of receiving the FM modulated signal will be described with reference to FIGS.
This will be described with reference to FIGS. 4 and 5.
【００３４】図２はデジタル信号処理部７の構成を示す
ブロック図である。図２を参照して、Ａ／Ｄ変換回路５
及びＡ／Ｄ変換回路６によって量子化された同相信号Ｓ
Iまたは直交信号ＳQの量子化データは、デジタル信号処
理部７内のメモリ１３に時系列で蓄えられる。FIG. 2 is a block diagram showing the configuration of the digital signal processing section 7. Referring to FIG. 2, A / D conversion circuit 5
And the in-phase signal S quantized by the A / D conversion circuit 6
The quantized data of I or the quadrature signal SQ is stored in the memory 13 in the digital signal processing unit 7 in time series.
【００３５】メモリ１３はある一定量データが蓄えられ
ると割り込み信号ＳINTをプロセッサ１４に出力する。When the memory 13 stores a certain amount of data, it outputs an interrupt signal SINT to the processor 14.
【００３６】図３は、本実施例におけるＦＭ復調アルゴ
リズムのフローを示す流れ図である。図３を参照して、
割り込み信号ＳINTを入力したプロセッサ１４は、メモ
リ１３よりデータを取り込み（ステップ301）、図３に
振幅変化量計算工程（ステップ302）において振幅時間
変化量を求める。FIG. 3 is a flow chart showing the flow of the FM demodulation algorithm in this embodiment. Referring to FIG.
The processor 14, which has received the interrupt signal SINT, fetches data from the memory 13 (step 301) and obtains the amplitude time change amount in the amplitude change amount calculation step (step 302) in FIG.
【００３７】図４に、振幅変化量計算工程の詳細構成を
示す。本実施例においては、時刻Ｔnの振幅変化量Ａnを
算出するアルゴリズムとして、図４に示すように、メモ
リ１３に蓄えられているサンプリング時刻Ｔnの振幅デ
ータから１サンプル前の時刻Ｔn-1の振幅データを減算
する（ステップ402）ことにより、振幅データの時間変
化量を求めている。FIG. 4 shows the detailed structure of the amplitude change amount calculation step. In this embodiment, as an algorithm for calculating the amplitude change amount An at the time Tn, as shown in FIG. 4, the amplitude at the time Tn-1 one sample before the amplitude data at the sampling time Tn stored in the memory 13 is obtained. By subtracting the data (step 402), the time change amount of the amplitude data is obtained.
【００３８】すなわち、本実施例においては、振幅変化
量計算工程にて、同相信号ＳIおよび直交信号ＳQの振幅
データ（量子化データ）について、サンプリング時刻Ｔ
nにおける振幅の時間変化量Ａnを算出し、算出された振
幅の時間変化量から位相変化を検出し、さらに位相の時
間変化率（位相を時間で微分した値）から周波数の変動
量を求め、これにより周波数変調された信号を復調して
いる。That is, in this embodiment, in the amplitude change amount calculation step, the sampling time T is set for the amplitude data (quantized data) of the in-phase signal SI and the quadrature signal SQ.
The amount of time change An of the amplitude at n is calculated, the phase change is detected from the calculated amount of time change of the amplitude, and the amount of frequency change is obtained from the time change rate of the phase (value obtained by differentiating the phase with time). This demodulates the frequency-modulated signal.
【００３９】再び、図３を参照して、振幅変化量Ａn
は、位相変化量計算工程（ステップ303）に入力され、
位相の時間変化量Ｐnに変換される。Referring again to FIG. 3, the amplitude change amount An
Is input to the phase change amount calculation step (step 303),
It is converted into the time change amount Pn of the phase.
【００４０】本実施例における位相変化量計算工程とし
て、図５に示すように、振幅変化量Ａnの絶対値と予め
定められた閾値Ａthとの比較を行い、閾値Ａthよりも振
幅変化量Ａnの絶対値が小さい場合、振幅変化量Ａnを近
似的に位相変化量Ｐnとして代入し、閾値Ａthよりも振
幅変化量Ａnの絶対値が大きい場合、振幅変化量Ａnに対
応する変換テーブルを参照し、テーブルより読み出した
値を位相時間変化量Ｐnとして出力する。As the phase change amount calculation step in this embodiment, as shown in FIG. 5, the absolute value of the amplitude change amount An is compared with a predetermined threshold value Ath, and the amplitude change amount An is more than the threshold value Ath. When the absolute value is small, the amplitude change amount An is approximately substituted as the phase change amount Pn, and when the absolute value of the amplitude change amount An is larger than the threshold value Ath, the conversion table corresponding to the amplitude change amount An is referred to, The value read from the table is output as the phase time change amount Pn.
【００４１】すなわち、位相変化量計算工程では、入力
された時刻Ｔnにおける振幅変化量Ａnから位相変化量を
求めるために、好ましくは三角関数（正弦、余弦）のデ
ーブルを予め備え、基本的に、振幅変化量Ａnから位相
変化量Ｐnをテーブル・ルックアップにて求める方法が
用いられる（ステップ503）。その場合、同相信号ＳIお
よび直交信号ＳQの振幅データの時間変化量Ａnが微小で
ある場合（Ａnが閾値Ａthよりも小である場合、ステッ
プ502の判定処理参照）、近似式ｓｉｎ（θ）＝θを用
いて位相時間変化量Ｐnを振幅の時間変化量Ａnで近似し
て（ステップ504）、位相変化量計算アルゴリズムを簡
易化及び高速化している。That is, in the phase change amount calculation step, in order to obtain the phase change amount from the inputted amplitude change amount An at the time Tn, preferably, a table of a trigonometric function (sine, cosine) is provided in advance, and basically, A method of obtaining the phase change amount Pn from the amplitude change amount An by table lookup is used (step 503). In that case, when the time variation amount An of the amplitude data of the in-phase signal SI and the quadrature signal SQ is minute (when An is smaller than the threshold value Ath, refer to the determination processing in step 502), the approximate expression sin (θ). = Θ is used to approximate the phase time variation Pn by the amplitude time variation An (step 504) to simplify and speed up the phase variation calculation algorithm.
【００４２】図３を参照して、位相変化量計算工程（ス
テップ303）から出力された位相時間変化量Ｐnを音声デ
ータＳvと受信器制御データＳcontに弁別し（ステップ3
04）、音声データＳvは音声データメモリ１５に、受信
器制御データＳcontは制御データメモリ１６に蓄えられ
（図２参照）、音声データメモリ１５に蓄えられた音声
データＳvはＤ／Ａ変換回路（Ｄ／Ａコンバータ）１２
を介してアナログ信号に変換された後スピーカ１１に供
給され、制御データメモリ１６上の受信器制御データＳ
contはホストＣＰＵ１０に出力される。音声データＳv
と受信器制御データＳcontの弁別は、前記従来例で説明
した通りである。Referring to FIG. 3, the phase time change amount Pn output from the phase change amount calculation step (step 303) is discriminated into voice data Sv and receiver control data Scont (step 3
04), the audio data Sv is stored in the audio data memory 15, the receiver control data Scont is stored in the control data memory 16 (see FIG. 2), and the audio data Sv stored in the audio data memory 15 is stored in the D / A conversion circuit ( D / A converter) 12
Is supplied to the speaker 11 after being converted into an analog signal via the receiver, and the receiver control data S on the control data memory 16
cont is output to the host CPU 10. Voice data Sv
The discrimination between the receiver control data Scont and the receiver control data Scont is as described in the conventional example.
【００４３】図６は、ゲインコントロール機能を有する
線形増幅回路１７を用いて受信信号強度情報ＳRSSI（RS
SI： Received Signal Strength Indicator；「受信電
界強度情報」ともいう）を得るための一実施例である。
通常、受信電界強度情報は、ＦＭ復調を行なう際にリミ
ッタ増幅器から出力されるが、本発明においては、リミ
ッタ増幅器を用いないために帰還制御信号Ｓgainから受
信電界強度情報ＳRSSIを求めている。In FIG. 6, the received signal strength information SRSSI (RS
SI: Received Signal Strength Indicator; also referred to as "received field strength information").
Normally, the received electric field strength information is output from the limiter amplifier when performing FM demodulation, but in the present invention, the received electric field strength information SRSSI is obtained from the feedback control signal Sgain because the limiter amplifier is not used.
【００４４】線形増幅回路１７は、デジタル信号処理部
７に入力される同相信号ＳIと直交信号ＳQの振幅のピー
ク値が一定になるように、デジタル信号処理部７から出
力される帰還制御信号Ｓgainによって制御される。より
詳細には、線形増幅回路１７を用いると、受信電界強度
に応じて、同相信号ＳIと直交信号ＳQが変化するため、
同相信号ＳIと直交信号ＳQが一定レベルとなるように、
帰還制御する。The linear amplification circuit 17 outputs the feedback control signal output from the digital signal processing unit 7 so that the peak values of the amplitudes of the in-phase signal SI and the quadrature signal SQ input to the digital signal processing unit 7 become constant. Controlled by Sgain. More specifically, when the linear amplifier circuit 17 is used, the in-phase signal SI and the quadrature signal SQ change according to the received electric field strength.
In order to keep the in-phase signal SI and the quadrature signal SQ at constant levels,
Feedback control.
【００４５】帰還制御信号Ｓgainは、利得制御信号であ
り、アンテナ１より入力される信号レベルに比例して制
御され、アナログＤＣ電圧、または多段アンプのＯＮ／
ＯＦＦデータにて線形増幅回路１７に供給される。The feedback control signal Sgain is a gain control signal and is controlled in proportion to the signal level input from the antenna 1, and is an analog DC voltage or ON / OFF of the multistage amplifier.
The OFF data is supplied to the linear amplification circuit 17.
【００４６】また、本実施例においては、受信信号強度
情報（受信電界強度情報）ＳRSSIを得る手段として、線
形増幅回路１７の出力が飽和しない範囲においては、帰
還制御信号Ｓgainを受信電界強度情報ＳRSSIとしてその
まま使用し、帰還制御信号Ｓgainが予め定められた上限
値または下限値を越えた場合には、同相信号ＳIまたは
直交信号ＳQの振幅情報を基に受信信号強度情報ＳRSSI
を計算し出力する。In this embodiment, as a means for obtaining the received signal strength information (received electric field strength information) SRSSI, the feedback control signal Sgain is received as the received electric field strength information SRSSI in a range where the output of the linear amplifier circuit 17 is not saturated. If the feedback control signal Sgain exceeds a predetermined upper limit value or lower limit value, the received signal strength information SRSSI is based on the amplitude information of the in-phase signal SI or the quadrature signal SQ.
Is calculated and output.
【００４７】より詳細には、デジタル信号処理部７は、
入力信号レベルを測定し、予め定められた所定振幅と比
較し、入力信号が所定振幅となるように帰還制御信号Ｓ
gainを修正し、帰還制御信号Ｓgainから受信電界強度情
報ＳRSSIを算出し、ＣＰＵ１０に出力している。そし
て、受信電界が帰還制御信号Ｓgainを制御範囲を越えて
変動する場合、同相信号ＳIと直交信号ＳQはそれぞれ所
定の振幅レベルから変動することになるが、帰還制御信
号Ｓgainの上限値又は下限値と、同相信号ＳIと直交信
号ＳQの振幅とから、帰還制御信号Ｓgainの制御範囲外
の電界レベル変動に対応した受信電界強度情報ＳRSSIを
出力することが可能となる。参考までに関係式の一例を
示すと、受信電界強度情報ＳRSSIは、ＳRSSI＝Ｌog（k*
ＳIAMP）＋Ｓlimit、として与えられる。但し、kは所定
の定数、ＳIAMPは同相信号ＳIの振幅、Ｓlimitは帰還制
御信号Ｓgainが上限値又は下限値にある時の利得（減
衰）量を表わし、単位はｄＢである。More specifically, the digital signal processing section 7 is
The input signal level is measured and compared with a predetermined amplitude, and the feedback control signal S is adjusted so that the input signal has the predetermined amplitude.
The gain is corrected, the received electric field strength information SRSSI is calculated from the feedback control signal Sgain, and the calculated information is output to the CPU 10. When the received electric field fluctuates the feedback control signal Sgain beyond the control range, the in-phase signal SI and the quadrature signal SQ each fluctuate from a predetermined amplitude level. From the value and the amplitudes of the in-phase signal SI and the quadrature signal SQ, it becomes possible to output the received electric field strength information SRSSI corresponding to the electric field level fluctuation outside the control range of the feedback control signal Sgain. For reference, an example of the relational expression is shown below. The received electric field strength information SRSSI is SRSSI = Log
SIAMP) + Slimit. Here, k is a predetermined constant, SIAMP is the amplitude of the in-phase signal SI, Slimit is the gain (attenuation) amount when the feedback control signal Sgain is at the upper limit value or the lower limit value, and the unit is dB.
【００４８】以上本発明を上記各実施例に即して説明し
たが、本発明は上記態様にのみ限定されるものではな
く、本発明の原理に準ずる各種態様を含む。Although the present invention has been described with reference to each of the above embodiments, the present invention is not limited to the above embodiments, but includes various embodiments according to the principle of the present invention.
【００４９】[0049]
【発明の効果】以上説明したとおり本発明によれば、周
波数変調信号と直交位相変調信号のいずれも受信可能な
無線通信装置の受信回路において、周波数変調信号と直
交位相変調信号のいずれかを受信し、直交復調器によっ
て復調され出力される同相信号及び直交信号をそれぞれ
入力しＡ／Ｄ変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部
の出力をデジタル的に信号処理するデジタル信号処理部
を備え、該デジタル信号処理部においての二つの変調方
式に応じた復調手段を、デジタル信号処理装置における
アルゴリズムを切り換えて実現することにより、従来の
周波数変調信号を復調する場合においても直交位相変調
信号を復調する系を使用することができ、回路規模の縮
小及び消費電流の削減という効果を得る。As described above, according to the present invention, a receiving circuit of a radio communication device capable of receiving both a frequency modulated signal and a quadrature phase modulated signal receives either the frequency modulated signal or the quadrature phase modulated signal. And an A / D converter that inputs and in-converts the in-phase signal and the quadrature signal that are demodulated and output by the quadrature demodulator, and a digital signal that digitally processes the output of the A / D converter. A quadrature phase is provided even when demodulating a conventional frequency-modulated signal by implementing a demodulation means including a processing unit and corresponding to two modulation methods in the digital signal processing unit by switching algorithms in the digital signal processing device. A system for demodulating a modulated signal can be used, and the effect of reducing the circuit scale and the current consumption is obtained.
【００５０】本発明によれば、デジタルＦＭ復調演算に
おいて、振幅の時間変化量から位相変化量を高速に求め
ることが可能とされる。特に時間変化量が所定値以下の
場合、位相変化量を時間変化量として近似出力するよう
にしたため、テーブルサイズ（メモリ容量）を大幅に削
減できる。According to the present invention, in the digital FM demodulation calculation, the phase change amount can be obtained at high speed from the amplitude time change amount. Particularly, when the time change amount is equal to or less than the predetermined value, the phase change amount is approximately output as the time change amount, so that the table size (memory capacity) can be significantly reduced.
【００５１】また、本発明によれば、線形増幅回路は利
得制御機能を備え、デジタル信号処理部から出力される
帰還制御信号Ｓgainによって制御され、デジタル信号処
理部に入力される同相信号ＳIと直交信号ＳQの振幅のピ
ーク値は一定になるように制御されると共に、帰還制御
信号Ｓgainの制御範囲外の電界レベル変動に対応した受
信電界強度情報ＳRSSIを出力することが可能となる。Further, according to the present invention, the linear amplifier circuit has a gain control function, is controlled by the feedback control signal Sgain output from the digital signal processing unit, and is supplied to the in-phase signal SI input to the digital signal processing unit. The peak value of the amplitude of the quadrature signal SQ is controlled to be constant, and the reception electric field strength information SRSSI corresponding to the electric field level fluctuation outside the control range of the feedback control signal Sgain can be output.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図１におけるデジタル信号処理部７に関して詳
細を示すブロック図である。FIG. 2 is a block diagram showing details of a digital signal processing unit 7 in FIG.
【図３】本発明におけるＦＭ復調工程の処理フロー示す
流れ図である。FIG. 3 is a flowchart showing a processing flow of an FM demodulation process in the present invention.
【図４】本発明における振幅変化量計算工程のの処理フ
ロー示す流れ図である。FIG. 4 is a flowchart showing a processing flow of an amplitude change amount calculation step in the present invention.
【図５】本発明における位相変化量計算工程の処理フロ
ーを示す流れ図である。FIG. 5 is a flowchart showing a processing flow of a phase change amount calculation step in the present invention.
【図６】本発明における受信信号強度情報（ＳRSSI）手
段の一実施例を示すブロック図である。FIG. 6 is a block diagram showing an embodiment of received signal strength information (SRSSI) means in the present invention.
【図７】従来の直交復調器を用いた受信回路の概略構成
を示す図である。FIG. 7 is a diagram showing a schematic configuration of a receiving circuit using a conventional quadrature demodulator.
【図８】従来の２つの変調方式を復調可能な受信回路の
概略構成を示す図である。FIG. 8 is a diagram showing a schematic configuration of a receiving circuit capable of demodulating two conventional modulation methods.
１ アンテナ ２ 無線周波数受信回路 ３ 線形増幅回路 ４ 直交復調器 ５ Ａ／Ｄ変換回路 ６ Ａ／Ｄ変換回路 ７ デジタル信号処理部 ８ π／２移相器 ９ 局部発信回路 １０ ホストＣＰＵ １１ スピーカ １２ Ｄ／Ａ変換回路 １３ メモリ １４ プロセッサ １５ 音声データメモリ １６ 制御データメモリ １７ 線形増幅回路 １８ リミッタ増幅回路 １９ ＱＵＡＤＲＡＴＵＲＥ復調器（クアドラチャ復調
器） ２０ Ａ／Ｄ変換器 ２１ 切り換え回路 ２２ ＦＭ復調回路 ２３ ＭＳＫ復調回路 ＳI 同相信号 ＳQ 直交信号 Ｓv 音声データ Ｓcont 受信器制御データ ＳINT 割り込み信号 Ａn 時刻Ｔnにおける振幅変化量 Ｐn 時刻Ｔnにおける位相変化量 Ａth 振幅変化量閾値1 Antenna 2 Radio Frequency Reception Circuit 3 Linear Amplification Circuit 4 Quadrature Demodulator 5 A / D Conversion Circuit 6 A / D Conversion Circuit 7 Digital Signal Processing Section 8 π / 2 Phase Shifter 9 Local Transmission Circuit 10 Host CPU 11 Speaker 12 D / A conversion circuit 13 memory 14 processor 15 voice data memory 16 control data memory 17 linear amplification circuit 18 limiter amplification circuit 19 QUADRATURE demodulator (quadrature demodulator) 20 A / D converter 21 switching circuit 22 FM demodulation circuit 23 MSK demodulation circuit SI In-phase signal SQ Quadrature signal Sv Voice data Scont Receiver control data SINT Interrupt signal An Amplitude change amount at time Tn Pn Phase change amount at time Tn Ath Amplitude change amount threshold
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/14 9297−5Ｋ Ｈ０４Ｌ 27/14 Ｂ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H04L 27/14 9297-5K H04L 27/14 B
Claims (6)
れも受信可能な無線通信装置の受信回路において、 無線回線によって伝搬される受信信号が入力される無線
周波数受信部と、 前記無線周波数受信部から出力された受信信号を線形増
幅する線形増幅回路と、 前記線形増幅回路の出力を入力し同期検波する直交復調
器と、 前記直交復調器から出力される同相信号と直交信号とを
それぞれ入力してＡ／Ｄ変換するＡ／Ｄ変換部と、 前記Ａ／Ｄ変換部の出力を信号処理するデジタル信号処
理部と、を備え、 前記デジタル信号処理部が、少なくとも周波数変調信号
と直交位相変調の変調方式に対応した復調処理を、所定
の演算処理により切り換えて行なうことを特徴とする直
交復調器を用いた受信回路。1. In a receiving circuit of a wireless communication device capable of receiving both a frequency modulation signal and a quadrature phase modulation signal, a radio frequency receiving unit to which a reception signal propagated by a radio line is input, and the radio frequency receiving unit. A linear amplification circuit that linearly amplifies the received signal output from the quadrature demodulator that receives the output of the linear amplification circuit and performs synchronous detection; and an in-phase signal and a quadrature signal output from the quadrature demodulator, respectively. And an A / D conversion unit that performs A / D conversion, and a digital signal processing unit that performs signal processing on the output of the A / D conversion unit, wherein the digital signal processing unit includes at least a frequency modulation signal and quadrature phase modulation. A receiving circuit using a quadrature demodulator, characterized in that the demodulation process corresponding to the modulation method of 1 is switched by a predetermined arithmetic process.
調信号が入力された際に、前記同相信号又は前記直交信
号の振幅データの時間変化量を算出し、振幅データの時
間変化量を位相変化に換算し、位相の時間変化率から周
波数の変動量を算出して、ＦＭ復調することを特徴とす
る請求項１記載の直交復調器を用いた受信回路。2. The digital signal processing unit, when the frequency modulated signal is input, calculates the time change amount of the amplitude data of the in-phase signal or the quadrature signal, and calculates the time change amount of the amplitude data as a phase. The receiving circuit using the quadrature demodulator according to claim 1, wherein the amount of change in frequency is converted into change, the amount of change in frequency is calculated from the time change rate of phase, and FM demodulation is performed.
信号の振幅の時間変化量を算出する振幅変化量算出工程
と、前記信号の振幅の時間変化量から位相の時間変化量
を算出する位相変化量算出工程とを備え、 前記無線周波数受信部に前記周波数変調信号が入力され
た際に、前記Ａ／Ｄ変換部からの出力を入力し、 前記振幅変化量算出工程が前記同相信号又は前記直交信
号の振幅の時間の変化量を算出し、 前記位相変化量算出工程が前記振幅変化量算出工程の出
力から位相の時間変化量を算出し、 前記位相変化量算出工程の出力に基づき、前記周波数変
調信号を復調することを特徴とする請求項１記載の直交
復調器を用いた受信回路。3. The digital signal processor comprises at least:
An amplitude change amount calculation step of calculating a time change amount of the signal amplitude, and a phase change amount calculation step of calculating a time change amount of the phase from the time change amount of the signal amplitude are provided, and the radio frequency reception unit is provided with the When a frequency-modulated signal is input, the output from the A / D conversion unit is input, and the amplitude change amount calculation step calculates the amount of change over time of the amplitude of the in-phase signal or the quadrature signal, The phase change amount calculation step calculates a time change amount of the phase from the output of the amplitude change amount calculation step, and demodulates the frequency modulation signal based on the output of the phase change amount calculation step. A receiving circuit using the described quadrature demodulator.
換部から出力される前記同相信号又は前記直交信号の時
間変化量が予め定めた所定値以下の場合に、前記振幅変
化量算出工程の出力をそのまま位相変化量として出力す
ることを特徴とする請求項３記載の直交復調器を用いた
受信回路。4. The amplitude change amount in the phase change amount calculation step when the time change amount of the in-phase signal or the quadrature signal output from the A / D converter is equal to or less than a predetermined value. The receiving circuit using the quadrature demodulator according to claim 3, wherein the output of the calculation step is output as it is as the amount of phase change.
前記線形増幅回路に対し前記デジタル信号処理装置側か
ら帰還制御信号を供給して入力レベルを略一定に保つと
共に、前記帰還制御信号に基づき受信信号強度情報を検
出することを特徴とする請求項１記載の直交復調器を用
いた受信回路。5. The linear amplifier circuit has a gain control function,
2. A feedback control signal is supplied from the digital signal processing device side to the linear amplification circuit to keep the input level substantially constant, and the received signal strength information is detected based on the feedback control signal. A receiving circuit using the described quadrature demodulator.
飽和した際に、前記帰還制御量の上限値又は下限値と、
前記同相信号又は前記直交信号の振幅情報を基に受信信
号強度情報を検出することを特徴とする請求項５記載の
直交復調器を用いた受信回路。6. The linear amplifier circuit, when the feedback control amount is saturated, an upper limit value or a lower limit value of the feedback control amount,
The receiving circuit using a quadrature demodulator according to claim 5, wherein received signal strength information is detected based on amplitude information of the in-phase signal or the quadrature signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329788A JP2795202B2 (en) | 1994-12-06 | 1994-12-06 | Receiver circuit using quadrature demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329788A JP2795202B2 (en) | 1994-12-06 | 1994-12-06 | Receiver circuit using quadrature demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163195A true JPH08163195A (en) | 1996-06-21 |
| JP2795202B2 JP2795202B2 (en) | 1998-09-10 |
Family
ID=18225273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6329788A Expired - Fee Related JP2795202B2 (en) | 1994-12-06 | 1994-12-06 | Receiver circuit using quadrature demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795202B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091567A (en) * | 2009-10-21 | 2011-05-06 | Mitsubishi Electric Corp | Differential decoding circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241007A (en) * | 1988-07-30 | 1990-02-09 | Pioneer Electron Corp | Digital demodulation processing circuit |
| JPH0567998A (en) * | 1991-03-20 | 1993-03-19 | Sony Corp | Transmitter-receiver |
| JPH07321864A (en) * | 1994-05-26 | 1995-12-08 | Japan Radio Co Ltd | Agc circuit for dual mode cellular mobile equipment |
-
1994
- 1994-12-06 JP JP6329788A patent/JP2795202B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241007A (en) * | 1988-07-30 | 1990-02-09 | Pioneer Electron Corp | Digital demodulation processing circuit |
| JPH0567998A (en) * | 1991-03-20 | 1993-03-19 | Sony Corp | Transmitter-receiver |
| JPH07321864A (en) * | 1994-05-26 | 1995-12-08 | Japan Radio Co Ltd | Agc circuit for dual mode cellular mobile equipment |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091567A (en) * | 2009-10-21 | 2011-05-06 | Mitsubishi Electric Corp | Differential decoding circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2795202B2 (en) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668837A (en) | Dual-mode radio receiver for receiving narrowband and wideband signals | |
| US5630220A (en) | Automatic gain control circuit for radio communication apparatus | |
| US7769114B2 (en) | Multi-mode receiver circuit for dealing with various modulation systems and signal formats | |
| US5822704A (en) | Mobile radio unit for use in dual-mode cellular communications system | |
| KR101228778B1 (en) | Receiving apparatus | |
| JPWO2007141878A1 (en) | Diversity receiving apparatus and diversity receiving method | |
| JPH04507182A (en) | Digital automatic gain control | |
| JP2007124403A (en) | Radio receiver and gain control method thereof | |
| JP3178278B2 (en) | FSK receiver | |
| JP2002247003A (en) | Transmission device using orthogonal frequency division multiplexing modulation system | |
| JP2795202B2 (en) | Receiver circuit using quadrature demodulator | |
| EP1145451B1 (en) | Improvements in or relating to polyphase receivers | |
| JP2001244861A (en) | Device and method for radio reception | |
| JPH05129862A (en) | Reception agc circuit | |
| JPH0630070A (en) | Demodulator | |
| US11569854B1 (en) | RF receiver and method for simultaneously compensating carrier frequency offset and optimizing bandwidth by using preamble of a received RF signal | |
| JPH04111621A (en) | Diversity receiver | |
| JP3189163B2 (en) | OFDM receiver | |
| JPH09294146A (en) | Automatic gain control circuit | |
| JP3306177B2 (en) | Digital frequency modulation cordless telephone | |
| JPH11308289A (en) | Demodulator and radio communication equipment | |
| JPH08139656A (en) | Fm multiplex broadcasting receiver | |
| JPH1169451A (en) | Portable telephone set | |
| KR19990087447A (en) | Dual-mode radio receiver for receiving narrowband and wideband signals | |
| JPH05152981A (en) | Receiver for composite modulation wave |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980526 |
|
| LAPS | Cancellation because of no payment of annual fees |