JPH08162881A - 薄膜表面弾性波フィルタ，及びその製造方法 - Google Patents
薄膜表面弾性波フィルタ，及びその製造方法Info
- Publication number
- JPH08162881A JPH08162881A JP26048895A JP26048895A JPH08162881A JP H08162881 A JPH08162881 A JP H08162881A JP 26048895 A JP26048895 A JP 26048895A JP 26048895 A JP26048895 A JP 26048895A JP H08162881 A JPH08162881 A JP H08162881A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric layer
- electrode
- thin film
- substrate
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 基板上にエピタキシャル成長した圧電層を形
成した構造の薄膜表面弾性波（ＳＡＷ）フィルタにおい
て、圧電層の結晶性を劣化させることなく、低損失のフ
ィルタを得る。 【解決手段】 表面弾性波の伝搬層である基板１と、該
基板１上にエピタキシャル成長により形成された圧電層
２０との界面に、該圧電層２０に不純物をドーピングし
て形成した電極５Ｗ，５Ｅを配置した構造とした。 【効果】 励振された表面弾性波を、これが伝搬する基
板上に直接伝達することができ、かつ圧電層２０の結晶
性の劣化がないため、圧電効率が向上し、低損失のＳＡ
Ｗフィルタを製造することができる。
成した構造の薄膜表面弾性波（ＳＡＷ）フィルタにおい
て、圧電層の結晶性を劣化させることなく、低損失のフ
ィルタを得る。 【解決手段】 表面弾性波の伝搬層である基板１と、該
基板１上にエピタキシャル成長により形成された圧電層
２０との界面に、該圧電層２０に不純物をドーピングし
て形成した電極５Ｗ，５Ｅを配置した構造とした。 【効果】 励振された表面弾性波を、これが伝搬する基
板上に直接伝達することができ、かつ圧電層２０の結晶
性の劣化がないため、圧電効率が向上し、低損失のＳＡ
Ｗフィルタを製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、表面弾性波フィル
タ，及びその製造方法に関し、特に、圧電層の基板との
界面部分に，圧電層の結晶構造に影響を与えないように
形成された電極を有する薄膜表面弾性波フィルタ，及び
その製造方法に関するものである。
タ，及びその製造方法に関し、特に、圧電層の基板との
界面部分に，圧電層の結晶構造に影響を与えないように
形成された電極を有する薄膜表面弾性波フィルタ，及び
その製造方法に関するものである。
【０００２】
【従来の技術】図７(a),(b) は従来の表面弾性波フィル
タ（以降ＳＡＷフィルタと称する）を示す断面図であ
る。１は振動波の伝搬速度の速い物質，例えばα−Ａｌ
2 Ｏ3 よりなる基板であり、一般にサファイア基板と呼
ばれるものである。２は蒸着法，スパッタ法により上記
基板１上に形成されたＺｎＯ，ＡｌＮ等のエピタキシャ
ル成長によりなる，もしくは配向性を有する圧電層、３
Ｗ，３Ｅは上記圧電層２上，あるいは上記圧電層２ａと
基板１との界面に形成された、Ａｌ，Ａｕ等の導電性物
質からなるくし型の電極である。
タ（以降ＳＡＷフィルタと称する）を示す断面図であ
る。１は振動波の伝搬速度の速い物質，例えばα−Ａｌ
2 Ｏ3 よりなる基板であり、一般にサファイア基板と呼
ばれるものである。２は蒸着法，スパッタ法により上記
基板１上に形成されたＺｎＯ，ＡｌＮ等のエピタキシャ
ル成長によりなる，もしくは配向性を有する圧電層、３
Ｗ，３Ｅは上記圧電層２上，あるいは上記圧電層２ａと
基板１との界面に形成された、Ａｌ，Ａｕ等の導電性物
質からなるくし型の電極である。
【０００３】図７(c) は図７(a) を上部より見た上面図
である。３Ｗ、３Ｅは導電性物質からなり，かつそれぞ
れ電極部３ｗ, 及び３ｗ’、３ｅ, 及び３ｅ’からなる
くし型の電極を形成している。
である。３Ｗ、３Ｅは導電性物質からなり，かつそれぞ
れ電極部３ｗ, 及び３ｗ’、３ｅ, 及び３ｅ’からなる
くし型の電極を形成している。
【０００４】ここで、図７(a) に示した従来の薄膜ＳＡ
Ｗフィルタの製造方法について説明する。図８は上記図
７(a) に示すような薄膜ＳＡＷフィルタを製造するため
の製造工程を順に図８(a) から図８(f) に示したもので
ある。図８(a) のように、基板１上に圧電層２をエピタ
キシャル成長により形成し、その後、図８(b) に示すよ
うに、Ａｌ，Ａｕ等の導電性物質によりなる電極用金属
３を蒸着等により形成する。
Ｗフィルタの製造方法について説明する。図８は上記図
７(a) に示すような薄膜ＳＡＷフィルタを製造するため
の製造工程を順に図８(a) から図８(f) に示したもので
ある。図８(a) のように、基板１上に圧電層２をエピタ
キシャル成長により形成し、その後、図８(b) に示すよ
うに、Ａｌ，Ａｕ等の導電性物質によりなる電極用金属
３を蒸着等により形成する。
【０００５】その上に、図８(c) に示すようにレジスト
４を塗布したのち、図８(d) に示すように該レジスト４
をパターニングすることにより、レジストマスク４ａを
形成する。次に図８(e) に示すように該パターニングし
たレジストマスク４ａをマスクとして、電極用金属３を
エッチングする。その後、上記レジストマスク４ａを除
去して電極３Ｗ，３Ｅを形成する。ここで、図８(e) に
示した電極用金属３のエッチングは、圧電層２が両性酸
化物であるような場合、Ａｒガスを用いたイオンミリン
グ等のドライエッチング等の方法により行う。
４を塗布したのち、図８(d) に示すように該レジスト４
をパターニングすることにより、レジストマスク４ａを
形成する。次に図８(e) に示すように該パターニングし
たレジストマスク４ａをマスクとして、電極用金属３を
エッチングする。その後、上記レジストマスク４ａを除
去して電極３Ｗ，３Ｅを形成する。ここで、図８(e) に
示した電極用金属３のエッチングは、圧電層２が両性酸
化物であるような場合、Ａｒガスを用いたイオンミリン
グ等のドライエッチング等の方法により行う。
【０００６】次に、このような従来の薄膜ＳＡＷフィル
タの動作について説明する。くし型電極部３ｗ, ３ｗ’
間に高周波信号を印加すると、該くし型電極の電極幅
（ｄ1 ）、電極間隔（ｄ2 ）と振動波の伝播速度（Ｖp
）等によって次式により決まる共振周波数（ｆ）の振
動が得られる。
タの動作について説明する。くし型電極部３ｗ, ３ｗ’
間に高周波信号を印加すると、該くし型電極の電極幅
（ｄ1 ）、電極間隔（ｄ2 ）と振動波の伝播速度（Ｖp
）等によって次式により決まる共振周波数（ｆ）の振
動が得られる。
【０００７】
【数１】
【０００８】これにより決定される共振周波数（ｆ）表
面弾性波のみが、圧電層２の圧電性を利用した共振作用
により励振される。この振動波が、その伝播速度の速い
基板１内を伝搬して、電極３Ｅ側に達し、それぞれ電極
部３ｅ, ３ｅ’からなるくし型電極３Ｅにより、再び電
気信号として取り出されて、励振された周波数の電気信
号だけが出力される。
面弾性波のみが、圧電層２の圧電性を利用した共振作用
により励振される。この振動波が、その伝播速度の速い
基板１内を伝搬して、電極３Ｅ側に達し、それぞれ電極
部３ｅ, ３ｅ’からなるくし型電極３Ｅにより、再び電
気信号として取り出されて、励振された周波数の電気信
号だけが出力される。
【０００９】ここで、上記共振周波数（ｆ）の高周波化
のためには、上記の式より、上記表面弾性波の媒質中で
の伝搬速度（Ｖp ）が速いことが必要である。しかる
に、電気信号を表面弾性波に変換するために必要な高い
圧電性と、速い振動波の伝搬速度とをともに有する物質
を用いるべきであるが、このようなそれぞれの特性に優
れた物質は限られている。このため従来は図７(a) に示
したように、非圧電性ながら振動波の伝搬速度の速い
（Ｖp の大きい）α−Ａｌ2 Ｏ3 等の基板１上に、圧電
性の高いＺｎＯ，ＡｌＮ等の単晶膜を成長させ、その上
に電極を形成した構造のもの，あるいは図７(b) に示し
たように、α−Ａｌ2 Ｏ3 等の基板１上に電極を形成
し、その電極の隙間，及び上部を配向膜よりなる圧電層
２ａで埋めて形成した構造のものを用いている。
のためには、上記の式より、上記表面弾性波の媒質中で
の伝搬速度（Ｖp ）が速いことが必要である。しかる
に、電気信号を表面弾性波に変換するために必要な高い
圧電性と、速い振動波の伝搬速度とをともに有する物質
を用いるべきであるが、このようなそれぞれの特性に優
れた物質は限られている。このため従来は図７(a) に示
したように、非圧電性ながら振動波の伝搬速度の速い
（Ｖp の大きい）α−Ａｌ2 Ｏ3 等の基板１上に、圧電
性の高いＺｎＯ，ＡｌＮ等の単晶膜を成長させ、その上
に電極を形成した構造のもの，あるいは図７(b) に示し
たように、α−Ａｌ2 Ｏ3 等の基板１上に電極を形成
し、その電極の隙間，及び上部を配向膜よりなる圧電層
２ａで埋めて形成した構造のものを用いている。
【００１０】
【発明が解決しようとする課題】上記図７(b) に示すよ
うな構造の薄膜ＳＡＷフィルタにおいては、電極３Ｗ，
及び３Ｅを圧電層２と基板１との界面に形成することに
より、伝搬媒体である基板１に直接表面弾性波を伝達
し、基板１から直接表面弾性波を電気信号に変換するこ
とができる。このため電気信号から表面弾性波への，ま
たは表面弾性波から電気信号への変換効率が良く、フィ
ルタの通過損失を小さくするのに非常に有利であるが、
圧電層の材料に制限が生じる。即ち、圧電性材料は、そ
の結晶性が高いほど、その圧電性が高く、このようなＳ
ＡＷフィルタの場合、圧電層２は基板１に対してエピタ
キシャル成長した単結晶膜よりなるものが望ましいが、
基板上に形成された電極３Ｗ，３Ｅのために、圧電層２
をエピタキシャル成長により形成する際、該圧電層２の
結晶性が著しく劣化し圧電性が低くなるため、図７(b)
に示した構成では、エピタキシャル成長した単結晶膜よ
りなる圧電層を形成する事が困難で、これより圧電性の
劣る配向膜を用いるしかないという問題があった。
うな構造の薄膜ＳＡＷフィルタにおいては、電極３Ｗ，
及び３Ｅを圧電層２と基板１との界面に形成することに
より、伝搬媒体である基板１に直接表面弾性波を伝達
し、基板１から直接表面弾性波を電気信号に変換するこ
とができる。このため電気信号から表面弾性波への，ま
たは表面弾性波から電気信号への変換効率が良く、フィ
ルタの通過損失を小さくするのに非常に有利であるが、
圧電層の材料に制限が生じる。即ち、圧電性材料は、そ
の結晶性が高いほど、その圧電性が高く、このようなＳ
ＡＷフィルタの場合、圧電層２は基板１に対してエピタ
キシャル成長した単結晶膜よりなるものが望ましいが、
基板上に形成された電極３Ｗ，３Ｅのために、圧電層２
をエピタキシャル成長により形成する際、該圧電層２の
結晶性が著しく劣化し圧電性が低くなるため、図７(b)
に示した構成では、エピタキシャル成長した単結晶膜よ
りなる圧電層を形成する事が困難で、これより圧電性の
劣る配向膜を用いるしかないという問題があった。
【００１１】このために従来は、図７(a) に示すエピタ
キシャル成長により形成した圧電層２上に電極３Ｗ，３
Ｅを形成した構造が主に用いられてきた。しかし、この
図７(a) の場合、励振された表面弾性波の主要な振動の
方向は図の水平方向であるが、この主要な水平方向の振
動が基板１に圧電層２を介して伝わる際に、水平方向と
はずれた方向に伝播するので、振動が大きく減衰するこ
とになり、圧電層２によって、表面弾性波の伝播効率を
下げてしまうという問題があった。
キシャル成長により形成した圧電層２上に電極３Ｗ，３
Ｅを形成した構造が主に用いられてきた。しかし、この
図７(a) の場合、励振された表面弾性波の主要な振動の
方向は図の水平方向であるが、この主要な水平方向の振
動が基板１に圧電層２を介して伝わる際に、水平方向と
はずれた方向に伝播するので、振動が大きく減衰するこ
とになり、圧電層２によって、表面弾性波の伝播効率を
下げてしまうという問題があった。
【００１２】また、図７(a) に示すような構造のＳＡＷ
フィルタの製造工程においては、電極形成工程におい
て、電極用金属３に比べて圧電層２のエッチング速度が
速いため、エッチング時の制御が難しく、Ａｒガスを用
いたイオンミリング等のドライエッチングにより行わな
ければならないという問題があった。
フィルタの製造工程においては、電極形成工程におい
て、電極用金属３に比べて圧電層２のエッチング速度が
速いため、エッチング時の制御が難しく、Ａｒガスを用
いたイオンミリング等のドライエッチングにより行わな
ければならないという問題があった。
【００１３】この発明は上記のような問題点を解消する
ためになされたもので、圧電層と基板との界面に、上層
の圧電性単結晶膜の結晶性を劣化させないような電極を
形成することにより、高効率で製造の容易な薄膜ＳＡＷ
フィルタ，及びその製造方法を提供することを目的とす
る。
ためになされたもので、圧電層と基板との界面に、上層
の圧電性単結晶膜の結晶性を劣化させないような電極を
形成することにより、高効率で製造の容易な薄膜ＳＡＷ
フィルタ，及びその製造方法を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】この発明に係る薄膜ＳＡ
Ｗフィルタは、基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、上記圧電層の上記基板
との界面部分に不純物をドーピングして形成された電極
部とを備えたものである。
Ｗフィルタは、基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、上記圧電層の上記基板
との界面部分に不純物をドーピングして形成された電極
部とを備えたものである。
【００１５】またこの発明は、上記薄膜ＳＡＷフィルタ
において、上記電極部上部の該電極部とは離れた，上記
圧電層中に不純物をドーピングして形成された第２の電
極部を、さらに備えたものである。
において、上記電極部上部の該電極部とは離れた，上記
圧電層中に不純物をドーピングして形成された第２の電
極部を、さらに備えたものである。
【００１６】またこの発明は、上記薄膜ＳＡＷフィルタ
において、上記圧電層の上面に表面電極部をさらに備え
たものである。またこの発明は、上記薄膜ＳＡＷフィル
タにおいて、上記基板の材料はα−Ａｌ2 Ｏ3 よりな
り、圧電層の材料はＺｎＯよりなるものである。
において、上記圧電層の上面に表面電極部をさらに備え
たものである。またこの発明は、上記薄膜ＳＡＷフィル
タにおいて、上記基板の材料はα−Ａｌ2 Ｏ3 よりな
り、圧電層の材料はＺｎＯよりなるものである。
【００１７】この発明に係る薄膜ＳＡＷフィルタの製造
方法は、基板上にエピタキシャル成長により半導体より
なる圧電層を形成する工程と、その上にレジストを形成
し、これをパターニングしてレジストマスクを形成する
工程と、上記レジストマスクをマスクとして、上記圧電
層にイオン注入を行い、上記基板と上記圧電層との界面
に低抵抗の電極部を形成する工程とを含むものである。
方法は、基板上にエピタキシャル成長により半導体より
なる圧電層を形成する工程と、その上にレジストを形成
し、これをパターニングしてレジストマスクを形成する
工程と、上記レジストマスクをマスクとして、上記圧電
層にイオン注入を行い、上記基板と上記圧電層との界面
に低抵抗の電極部を形成する工程とを含むものである。
【００１８】この発明に係る薄膜ＳＡＷフィルタの製造
方法は、基板上にエピタキシャル成長により不純物を含
み低抵抗化された半導体よりなる電極層を形成する工程
と、該電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成する工程と、上記レジスト
マスクをマスクとして上記電極層をエッチングし、上記
基板上に低抵抗の電極を形成する工程と、上記低抵抗の
電極を覆うように、エピタキシャル成長により半導体よ
りなる圧電層を形成する工程とを備えたものである。
方法は、基板上にエピタキシャル成長により不純物を含
み低抵抗化された半導体よりなる電極層を形成する工程
と、該電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成する工程と、上記レジスト
マスクをマスクとして上記電極層をエッチングし、上記
基板上に低抵抗の電極を形成する工程と、上記低抵抗の
電極を覆うように、エピタキシャル成長により半導体よ
りなる圧電層を形成する工程とを備えたものである。
【００１９】またこの発明は、上記薄膜ＳＡＷフィルタ
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる第２の電極層を形成する工程と、その上にレジ
ストを形成し、これをパターニングしてレジストマスク
を形成し、該レジストマスクをマスクとして、上記第２
の電極層をエッチングし、上記圧電層上に第２の電極を
形成する工程と、上記第２の電極を覆うように、エピタ
キシャル成長により半導体よりなる圧電層を形成する工
程とを含むものである。
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる第２の電極層を形成する工程と、その上にレジ
ストを形成し、これをパターニングしてレジストマスク
を形成し、該レジストマスクをマスクとして、上記第２
の電極層をエッチングし、上記圧電層上に第２の電極を
形成する工程と、上記第２の電極を覆うように、エピタ
キシャル成長により半導体よりなる圧電層を形成する工
程とを含むものである。
【００２０】またこの発明は、上記薄膜ＳＡＷフィルタ
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記電極上部の該電
極とは離れた上記圧電層中に，低抵抗の第２の電極を形
成する工程を含むものである。
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記電極上部の該電
極とは離れた上記圧電層中に，低抵抗の第２の電極を形
成する工程を含むものである。
【００２１】またこの発明は、上記薄膜ＳＡＷフィルタ
の製造方法において、上記工程の後に、上記圧電層上面
に、金属よりなる表面電極をさらに形成する工程を含む
ものである。
の製造方法において、上記工程の後に、上記圧電層上面
に、金属よりなる表面電極をさらに形成する工程を含む
ものである。
【００２２】またこの発明は、上記薄膜ＳＡＷフィルタ
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる表面電極層を形成する工程と、該表面電極上に
レジストを形成し、これをパターニングしてレジストマ
スクを形成し、該レジストマスクをマスクとして、上記
表面電極層をエッチングし、上記圧電層上に表面電極を
形成する工程とを含むものである。
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる表面電極層を形成する工程と、該表面電極上に
レジストを形成し、これをパターニングしてレジストマ
スクを形成し、該レジストマスクをマスクとして、上記
表面電極層をエッチングし、上記圧電層上に表面電極を
形成する工程とを含むものである。
【００２３】またこの発明は、上記薄膜ＳＡＷフィルタ
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記各電極上部の該
電極とは離れた上記圧電層の表面部分に，低抵抗の表面
電極を形成する工程を含むものである。
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記各電極上部の該
電極とは離れた上記圧電層の表面部分に，低抵抗の表面
電極を形成する工程を含むものである。
【００２４】
実施の形態１． 構成１．本発明の実施の形態１における薄膜ＳＡＷフィ
ルタは、図１を参照すると、基板（１）上にエピタキシ
ャル成長により形成された半導体よりなる圧電層（２
０）と、圧電層（２０）の上記基板（１）との界面部分
に不純物をドーピングして形成された電極部（５Ｗ，５
Ｅ）とを備えたもので、これによりエピタキシャル成長
による圧電層の結晶方向を乱すことなく、上記圧電層の
上記基板との界面部分に電極が形成された薄膜ＳＡＷフ
ィルタを得ることができる。
ルタは、図１を参照すると、基板（１）上にエピタキシ
ャル成長により形成された半導体よりなる圧電層（２
０）と、圧電層（２０）の上記基板（１）との界面部分
に不純物をドーピングして形成された電極部（５Ｗ，５
Ｅ）とを備えたもので、これによりエピタキシャル成長
による圧電層の結晶方向を乱すことなく、上記圧電層の
上記基板との界面部分に電極が形成された薄膜ＳＡＷフ
ィルタを得ることができる。
【００２５】構成２．本実施の形態１における薄膜ＳＡ
Ｗフィルタの製造方法は、図２を参照すると、基板
（１）上にエピタキシャル成長により半導体よりなる圧
電層（２０）を形成する工程と、その上にレジスト
（４）を形成し、これをパターニングしてレジストマス
ク（４ａ）を形成する工程と、レジストマスク（４ａ）
をマスクとして、圧電層（２０）にイオン注入を行い、
基板（１）と圧電層（２０）との界面に低抵抗の電極部
（５Ｗ，５Ｅ）を形成する工程とを含むもので、これに
よりエピタキシャル成長による圧電層の結晶方向を乱す
ことなく、圧電層（２０）の基板（１）との界面部分に
電極（５Ｗ，５Ｅ）を形成することができる。
Ｗフィルタの製造方法は、図２を参照すると、基板
（１）上にエピタキシャル成長により半導体よりなる圧
電層（２０）を形成する工程と、その上にレジスト
（４）を形成し、これをパターニングしてレジストマス
ク（４ａ）を形成する工程と、レジストマスク（４ａ）
をマスクとして、圧電層（２０）にイオン注入を行い、
基板（１）と圧電層（２０）との界面に低抵抗の電極部
（５Ｗ，５Ｅ）を形成する工程とを含むもので、これに
よりエピタキシャル成長による圧電層の結晶方向を乱す
ことなく、圧電層（２０）の基板（１）との界面部分に
電極（５Ｗ，５Ｅ）を形成することができる。
【００２６】構成３．また、本実施の形態１における薄
膜ＳＡＷフィルタの製造方法は、図３を参照すると、基
板（１）上にエピタキシャル成長により不純物を含み低
抵抗化された半導体よりなる電極層（５）を形成する工
程と、その上にレジスト（４）を形成し、これをパター
ニングしてレジストマスク（４ｂ）を形成する工程と、
レジストマスク（４ｂ）をマスクとして電極層（５）を
エッチングし、基板（１）上に低抵抗の電極（５Ｗ，５
Ｅ）を形成する工程と、低抵抗の電極（５Ｗ，５Ｅ）を
覆うように、エピタキシャル成長により半導体よりなる
圧電層（２０）を形成する工程とを備えたもので、これ
によりエピタキシャル成長による圧電層の結晶方向を乱
すことなく、少ない工程で圧電層の基板との界面部分に
電極を形成することができる。
膜ＳＡＷフィルタの製造方法は、図３を参照すると、基
板（１）上にエピタキシャル成長により不純物を含み低
抵抗化された半導体よりなる電極層（５）を形成する工
程と、その上にレジスト（４）を形成し、これをパター
ニングしてレジストマスク（４ｂ）を形成する工程と、
レジストマスク（４ｂ）をマスクとして電極層（５）を
エッチングし、基板（１）上に低抵抗の電極（５Ｗ，５
Ｅ）を形成する工程と、低抵抗の電極（５Ｗ，５Ｅ）を
覆うように、エピタキシャル成長により半導体よりなる
圧電層（２０）を形成する工程とを備えたもので、これ
によりエピタキシャル成長による圧電層の結晶方向を乱
すことなく、少ない工程で圧電層の基板との界面部分に
電極を形成することができる。
【００２７】実施例１．図１は本実施の形態１における
第１の実施例による薄膜ＳＡＷフィルタを示す断面図で
あり、図において、１は表面弾性波の伝搬速度の速いα
−Ａｌ2 Ｏ3 よりなる単結晶基板、２０は上記基板１上
に例えばＺｎＯよりなる圧電性材料を、α−Ａｌ2 Ｏ3
の（０００１）面，あるいは（０／１１２）面上にエピ
タキシャル成長した，圧電性を有する半導体よりなる圧
電層、５Ｗ，及び５Ｅは基板１に対してエピタキシャル
成長した圧電層２０に、不純物としてＡｌをドーピング
してなる，抵抗値が１０-3Ω／cm程度の半導体電極であ
る。
第１の実施例による薄膜ＳＡＷフィルタを示す断面図で
あり、図において、１は表面弾性波の伝搬速度の速いα
−Ａｌ2 Ｏ3 よりなる単結晶基板、２０は上記基板１上
に例えばＺｎＯよりなる圧電性材料を、α−Ａｌ2 Ｏ3
の（０００１）面，あるいは（０／１１２）面上にエピ
タキシャル成長した，圧電性を有する半導体よりなる圧
電層、５Ｗ，及び５Ｅは基板１に対してエピタキシャル
成長した圧電層２０に、不純物としてＡｌをドーピング
してなる，抵抗値が１０-3Ω／cm程度の半導体電極であ
る。
【００２８】なお、上述した基板の面方向を示す（０／
１１２）とは、
１１２）とは、
【００２９】
【数２】
【００３０】を表したものであり、本明細書中で、括弧
“（ ）”内に記載した“／”はバーを示すものとす
る。
“（ ）”内に記載した“／”はバーを示すものとす
る。
【００３１】次に本実施例１によるＳＡＷフィルタの製
造方法について、図２を用いて説明する。図２におい
て、図１と同一符号は同一または相当する部分を示し、
４はレジスト、４ａはレジスト４をパターニングしたレ
ジストマスクである。
造方法について、図２を用いて説明する。図２におい
て、図１と同一符号は同一または相当する部分を示し、
４はレジスト、４ａはレジスト４をパターニングしたレ
ジストマスクである。
【００３２】図２(a) に示すように、ＺｎＯの単結晶よ
りなる圧電層２０を、α−Ａｌ2 Ｏ3 よりなる基板１の
（０００１）面，あるいは（０／１１２）面上に、厚さ
数μｍになるようにエピタキシャル成長させる。その
後、図２(b) に示すように該圧電層２０上にレジスト４
を塗布する。上記レジスト４を露光してパターニング
し、図２(c) に示すような電極形成用のレジストマスク
４ａを形成する。
りなる圧電層２０を、α−Ａｌ2 Ｏ3 よりなる基板１の
（０００１）面，あるいは（０／１１２）面上に、厚さ
数μｍになるようにエピタキシャル成長させる。その
後、図２(b) に示すように該圧電層２０上にレジスト４
を塗布する。上記レジスト４を露光してパターニング
し、図２(c) に示すような電極形成用のレジストマスク
４ａを形成する。
【００３３】次に、この図２(c) に示すような状態で上
記レジストマスク４ａをマスクとしてイオン注入を行
い、図２(d) に示すように、基板１と圧電層２０との界
面に不純物をドーピングして、この部分に電極５Ｗ，５
Ｅを形成する。この際、電極の厚さは０．１〜１．０μ
ｍに形成する。その後、図２(e) のように、レジストマ
スク４ａを除去し、熱処理を施すことにより、電極部５
Ｗ，５Ｅの不純物を活性化し、該電極部５Ｗ，５Ｅの低
抵抗化を行う。
記レジストマスク４ａをマスクとしてイオン注入を行
い、図２(d) に示すように、基板１と圧電層２０との界
面に不純物をドーピングして、この部分に電極５Ｗ，５
Ｅを形成する。この際、電極の厚さは０．１〜１．０μ
ｍに形成する。その後、図２(e) のように、レジストマ
スク４ａを除去し、熱処理を施すことにより、電極部５
Ｗ，５Ｅの不純物を活性化し、該電極部５Ｗ，５Ｅの低
抵抗化を行う。
【００３４】ここで電極部は、イオン注入によりドーピ
ングする不純物としてＡｌを用いた場合についても、圧
電層２０の半導体結晶と同様の結晶方位をもち、このＡ
ｌドーピングＺｎＯ（ＺｎＯ：Ａｌ）は、例えばＺｎＯ
にＡｌを０．２ｗｔ％ドーピングすることにより、抵抗
を、抵抗率１×１０-3Ω／cm程度まで下げることが可能
である。
ングする不純物としてＡｌを用いた場合についても、圧
電層２０の半導体結晶と同様の結晶方位をもち、このＡ
ｌドーピングＺｎＯ（ＺｎＯ：Ａｌ）は、例えばＺｎＯ
にＡｌを０．２ｗｔ％ドーピングすることにより、抵抗
を、抵抗率１×１０-3Ω／cm程度まで下げることが可能
である。
【００３５】このように電極５Ｗ，５Ｅが基板上に直接
形成されているため、圧電層２０の圧電性により、電極
５ｗ，５ｗ’間に印加された高周波により表面弾性波が
励振された時、この振動を直接基板に伝達させることが
できる。しかも、電極５Ｗ，５Ｅは圧電層２０と同じ材
料で、圧電層２０と同じく基板上に同様の結晶方位でエ
ピタキシャル成長しているため、圧電層２０と電極５
Ｗ，５Ｅの間の格子不整合はほとんどなく、圧電層２０
の結晶性は良好なものとなる。従って、図７(b)に示し
たような従来装置において問題となっていた圧電層の結
晶性の劣化をなくすことができる。
形成されているため、圧電層２０の圧電性により、電極
５ｗ，５ｗ’間に印加された高周波により表面弾性波が
励振された時、この振動を直接基板に伝達させることが
できる。しかも、電極５Ｗ，５Ｅは圧電層２０と同じ材
料で、圧電層２０と同じく基板上に同様の結晶方位でエ
ピタキシャル成長しているため、圧電層２０と電極５
Ｗ，５Ｅの間の格子不整合はほとんどなく、圧電層２０
の結晶性は良好なものとなる。従って、図７(b)に示し
たような従来装置において問題となっていた圧電層の結
晶性の劣化をなくすことができる。
【００３６】このような本実施例１では、半導体である
圧電層２０に不純物をイオン注入して低抵抗化すること
により、圧電層２０の結晶性を損なうことなく、圧電層
２０の基板１との界面部分に直接電極５Ｗ，５Ｅが形成
された薄膜ＳＡＷフィルタを製造することができるの
で、電極５ｗ，５ｗ’間に印加された高周波が表面弾性
波に変換された時、これを直接基板１に伝達させること
ができ、しかも、電極５Ｗ，５Ｅは圧電層２０と同じ材
料で圧電層２０と同じく基板上にエピタキシャル成長し
ているため、圧電層２０と電極５Ｗ，５Ｅとの間の格子
不整合は少なく、圧電層２０の結晶性は極めて良好であ
り、圧電層２０の結晶性の不良による圧電性劣化を生ず
ることがない。従って、動作特性の良好な薄膜ＳＡＷフ
ィルタを容易に製造できる効果がある。
圧電層２０に不純物をイオン注入して低抵抗化すること
により、圧電層２０の結晶性を損なうことなく、圧電層
２０の基板１との界面部分に直接電極５Ｗ，５Ｅが形成
された薄膜ＳＡＷフィルタを製造することができるの
で、電極５ｗ，５ｗ’間に印加された高周波が表面弾性
波に変換された時、これを直接基板１に伝達させること
ができ、しかも、電極５Ｗ，５Ｅは圧電層２０と同じ材
料で圧電層２０と同じく基板上にエピタキシャル成長し
ているため、圧電層２０と電極５Ｗ，５Ｅとの間の格子
不整合は少なく、圧電層２０の結晶性は極めて良好であ
り、圧電層２０の結晶性の不良による圧電性劣化を生ず
ることがない。従って、動作特性の良好な薄膜ＳＡＷフ
ィルタを容易に製造できる効果がある。
【００３７】実施例２．図３は、本実施の形態１におけ
る実施例２による薄膜ＳＡＷフィルタの製造工程を示し
た断面図であり、図中５は不純物として、例えばＡｌを
ドーピングし、低抵抗化された低抵抗半導体電極層であ
る。
る実施例２による薄膜ＳＡＷフィルタの製造工程を示し
た断面図であり、図中５は不純物として、例えばＡｌを
ドーピングし、低抵抗化された低抵抗半導体電極層であ
る。
【００３８】まず、図３(a) に示すように、基板１上に
不純物を含む半導体電極層５をエピタキシャル成長さ
せ、ポストアニールにより、不純物を活性化させ、低抵
抗化する。
不純物を含む半導体電極層５をエピタキシャル成長さ
せ、ポストアニールにより、不純物を活性化させ、低抵
抗化する。
【００３９】その後、図３(b) に示すように、レジスト
４を塗布し、これを露光してパターニングし、図３(c)
に示すようなレジストマスク４ｂを形成する。その後、
図３(d) に示すように、ウエットあるいはドライエッチ
ングにより、半導体電極層５をパタ−ニングして電極を
形成する。その後、レジスト４ｂを除去し、電極部５
Ｗ，５Ｅとする。
４を塗布し、これを露光してパターニングし、図３(c)
に示すようなレジストマスク４ｂを形成する。その後、
図３(d) に示すように、ウエットあるいはドライエッチ
ングにより、半導体電極層５をパタ−ニングして電極を
形成する。その後、レジスト４ｂを除去し、電極部５
Ｗ，５Ｅとする。
【００４０】次に、圧電層２０を、基板１，及び電極５
Ｗ，５Ｅ上にエピタキシャル成長させて、図３(f）に示
す構造の薄膜ＳＡＷフィルタを得る。
Ｗ，５Ｅ上にエピタキシャル成長させて、図３(f）に示
す構造の薄膜ＳＡＷフィルタを得る。
【００４１】ここでも上記実施例１で述べたように、電
極部５Ｗ，５Ｅと圧電層２０との結晶方向は等しく、圧
電層２０の成長を行う際にも電極部５Ｗ，５Ｅにより結
晶性が劣化することはない。
極部５Ｗ，５Ｅと圧電層２０との結晶方向は等しく、圧
電層２０の成長を行う際にも電極部５Ｗ，５Ｅにより結
晶性が劣化することはない。
【００４２】このような本実施例２では、基板上に、半
導体である圧電層２０と同じ物質に不純物をドーピング
して低抵抗化したものをエピタキシャル成長し、エッチ
ングにより電極５Ｗ，５Ｅを形成し、さらにその上部に
電極材と同じ結晶構造の圧電層２０をエピタキシャル成
長することにより、圧電層２０と基板１との界面の基板
上に直接電極５Ｗ，５Ｅが形成された薄膜ＳＡＷフィル
タを製造することができるので、電極５ｗ，５ｗ’間に
印加された高周波が表面弾性波に変換された時、これを
直接基板１に伝達させることができ、しかも、電極５
Ｗ，５Ｅは圧電層２０と同じ材料で圧電層２０と同じく
基板上にエピタキシャル成長しているため、圧電層２０
と電極５Ｗ，５Ｅとの間の格子不整合は少なく、圧電層
２０の結晶性は極めて良好であり、圧電層２０の結晶性
の不良による圧電性劣化を生ずることがない。従って、
動作特性の良好な薄膜ＳＡＷフィルタを容易に製造でき
る効果がある。
導体である圧電層２０と同じ物質に不純物をドーピング
して低抵抗化したものをエピタキシャル成長し、エッチ
ングにより電極５Ｗ，５Ｅを形成し、さらにその上部に
電極材と同じ結晶構造の圧電層２０をエピタキシャル成
長することにより、圧電層２０と基板１との界面の基板
上に直接電極５Ｗ，５Ｅが形成された薄膜ＳＡＷフィル
タを製造することができるので、電極５ｗ，５ｗ’間に
印加された高周波が表面弾性波に変換された時、これを
直接基板１に伝達させることができ、しかも、電極５
Ｗ，５Ｅは圧電層２０と同じ材料で圧電層２０と同じく
基板上にエピタキシャル成長しているため、圧電層２０
と電極５Ｗ，５Ｅとの間の格子不整合は少なく、圧電層
２０の結晶性は極めて良好であり、圧電層２０の結晶性
の不良による圧電性劣化を生ずることがない。従って、
動作特性の良好な薄膜ＳＡＷフィルタを容易に製造でき
る効果がある。
【００４３】実施の形態２． 構成１．本発明の実施の形態２における薄膜ＳＡＷフィ
ルタは、図４，及び図５を参照すると、基板（１）上に
エピタキシャル成長により形成された半導体よりなる圧
電層（２０）と、圧電層（２０）の基板（１）との界面
部分に不純物をドーピングして形成された電極部（５
Ｗ，５Ｅ）と、さらに電極部（５Ｗ，５Ｅ）上部の該電
極部（５Ｗ，５Ｅ）とは離れた，圧電層（２０）中に、
不純物をドーピングしてなる第２の電極部（５Ｗ-2，５
Ｅ-2）とを、備えたもので、これによりエピタキシャル
成長による圧電層（２０）の結晶方向を乱すことなく、
圧電層（２０）の基板（１）との界面部分，及び電極
（５Ｗ，５Ｅ）とは離れた圧電層（２０）中に電極（５
Ｗ-2，５Ｅ-2）を形成することができる。
ルタは、図４，及び図５を参照すると、基板（１）上に
エピタキシャル成長により形成された半導体よりなる圧
電層（２０）と、圧電層（２０）の基板（１）との界面
部分に不純物をドーピングして形成された電極部（５
Ｗ，５Ｅ）と、さらに電極部（５Ｗ，５Ｅ）上部の該電
極部（５Ｗ，５Ｅ）とは離れた，圧電層（２０）中に、
不純物をドーピングしてなる第２の電極部（５Ｗ-2，５
Ｅ-2）とを、備えたもので、これによりエピタキシャル
成長による圧電層（２０）の結晶方向を乱すことなく、
圧電層（２０）の基板（１）との界面部分，及び電極
（５Ｗ，５Ｅ）とは離れた圧電層（２０）中に電極（５
Ｗ-2，５Ｅ-2）を形成することができる。
【００４４】構成２．本実施の形態２における薄膜ＳＡ
Ｗフィルタの製造方法は、図４を参照すると、実施の形
態１で、圧電層（２０）の基板（１）との界面部分に不
純物をドーピングして電極部（５Ｗ，５Ｅ）を形成した
のち、さらにレジストマスク（４ａ）を用いてイオン注
入を行い、電極（５Ｗ，５Ｅ）上部の該電極（５Ｗ，５
Ｅ）とは離れた圧電層（２０）中に，低抵抗の第２の電
極（５Ｗ-2，５Ｅ-2）を形成する工程を含むもので、こ
れによりエピタキシャル成長による圧電層（２０）の結
晶方向を乱すことなく、少ない工程で基板（１）と圧電
層（２０）の界面の該圧電層，及び電極（５Ｗ，５Ｅ）
とは離れた圧電層（２０）中に電極（５Ｗ-2，５Ｅ-2）
を形成することができる。
Ｗフィルタの製造方法は、図４を参照すると、実施の形
態１で、圧電層（２０）の基板（１）との界面部分に不
純物をドーピングして電極部（５Ｗ，５Ｅ）を形成した
のち、さらにレジストマスク（４ａ）を用いてイオン注
入を行い、電極（５Ｗ，５Ｅ）上部の該電極（５Ｗ，５
Ｅ）とは離れた圧電層（２０）中に，低抵抗の第２の電
極（５Ｗ-2，５Ｅ-2）を形成する工程を含むもので、こ
れによりエピタキシャル成長による圧電層（２０）の結
晶方向を乱すことなく、少ない工程で基板（１）と圧電
層（２０）の界面の該圧電層，及び電極（５Ｗ，５Ｅ）
とは離れた圧電層（２０）中に電極（５Ｗ-2，５Ｅ-2）
を形成することができる。
【００４５】構成３．また、本実施の形態２における薄
膜ＳＡＷフィルタの製造方法は、図５を参照すると、上
記実施の形態１で、圧電層（２０）の基板（１）との界
面部分に不純物をドーピングして電極部（５Ｗ，５Ｅ）
を形成したのち、その圧電層（２０）の表面に、さらに
エピタキシャル成長により、不純物を含み低抵抗化され
た半導体よりなる第２の電極層（５-2）を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク（４ｃ）を形成し、レジストマスク
（４ｃ）をマスクとして、第２の電極層（５-2）をエッ
チングし、圧電層（２０）上に第２の電極（５Ｗ-2，５
Ｅ-2）を形成する工程と、該第２の電極（５Ｗ-2，５Ｅ
-2）を覆うように、エピタキシャル成長により半導体よ
りなる圧電層（２０）を形成する工程とを含むもので、
これによりエピタキシャル成長による圧電層（２０）の
結晶方向を乱すことなく、上記圧電層（２０）の上記基
板（１）との界面部分，及び電極（５Ｅ，５Ｗ）とは離
れた上記圧電層（２０）中に第２の電極（５Ｗ-2，５Ｅ
-2）を形成することができる。
膜ＳＡＷフィルタの製造方法は、図５を参照すると、上
記実施の形態１で、圧電層（２０）の基板（１）との界
面部分に不純物をドーピングして電極部（５Ｗ，５Ｅ）
を形成したのち、その圧電層（２０）の表面に、さらに
エピタキシャル成長により、不純物を含み低抵抗化され
た半導体よりなる第２の電極層（５-2）を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク（４ｃ）を形成し、レジストマスク
（４ｃ）をマスクとして、第２の電極層（５-2）をエッ
チングし、圧電層（２０）上に第２の電極（５Ｗ-2，５
Ｅ-2）を形成する工程と、該第２の電極（５Ｗ-2，５Ｅ
-2）を覆うように、エピタキシャル成長により半導体よ
りなる圧電層（２０）を形成する工程とを含むもので、
これによりエピタキシャル成長による圧電層（２０）の
結晶方向を乱すことなく、上記圧電層（２０）の上記基
板（１）との界面部分，及び電極（５Ｅ，５Ｗ）とは離
れた上記圧電層（２０）中に第２の電極（５Ｗ-2，５Ｅ
-2）を形成することができる。
【００４６】実施例１．図４は本実施の形態２における
第１の実施例による薄膜ＳＡＷフィルタの製造工程を示
す断面図である。図において図２と同一符号は同一また
は相当する部分を示す。
第１の実施例による薄膜ＳＡＷフィルタの製造工程を示
す断面図である。図において図２と同一符号は同一また
は相当する部分を示す。
【００４７】先ず、実施の形態１における実施例１で説
明したものと同様に、基板１上にエピタキシャル成長し
た圧電層２０の上にレジストを塗布し、このレジストを
パターニングして図４に示すようなレジストマスク４ａ
を形成する。このレジストマスク４ａをマスクにして、
基板１と圧電層２０との界面の圧電層に、イオン注入に
よりＡｌなどの不純物をドーピングして図４(b) に示す
ような電極５Ｗ，５Ｅを形成する。
明したものと同様に、基板１上にエピタキシャル成長し
た圧電層２０の上にレジストを塗布し、このレジストを
パターニングして図４に示すようなレジストマスク４ａ
を形成する。このレジストマスク４ａをマスクにして、
基板１と圧電層２０との界面の圧電層に、イオン注入に
よりＡｌなどの不純物をドーピングして図４(b) に示す
ような電極５Ｗ，５Ｅを形成する。
【００４８】本実施の形態２における実施例１ではさら
に続いて、上記イオン注入とは異なる注入エネルギー
で、電極５Ｗ，５Ｅ上部の該電極５Ｗ，５Ｅとは離れた
位置に、Ａｌなどの不純物をドーピングして第２の電極
５Ｗ-2，５Ｅ-2を形成した後、レジストマスク４ａを除
去し、熱処理を施すことにより、電極部の不純物を活性
化し、図４(c) に示すような該各電極部（５Ｗ，５Ｅ，
５Ｗ-2，５Ｅ-2）の低抵抗化を行う。
に続いて、上記イオン注入とは異なる注入エネルギー
で、電極５Ｗ，５Ｅ上部の該電極５Ｗ，５Ｅとは離れた
位置に、Ａｌなどの不純物をドーピングして第２の電極
５Ｗ-2，５Ｅ-2を形成した後、レジストマスク４ａを除
去し、熱処理を施すことにより、電極部の不純物を活性
化し、図４(c) に示すような該各電極部（５Ｗ，５Ｅ，
５Ｗ-2，５Ｅ-2）の低抵抗化を行う。
【００４９】本実施の形態２の実施例１では、イオン注
入の際の注入エネルギーを変えることで、複数の電極層
を形成することができる。
入の際の注入エネルギーを変えることで、複数の電極層
を形成することができる。
【００５０】このように本実施例１では、上記各イオン
注入工程での注入エネルギーをそれぞれ変えることによ
り、圧電層２０の基板１との界面部分に加えて、上記電
極上部の該電極とは離れた位置に、さらに電極を形成す
ることができ、より容易な工程で圧電層２０の結晶性を
損なうことなく該圧電層２０中に複数の電極層を有する
薄膜ＳＡＷフィルタを製造することができる。また、こ
の薄膜ＳＡＷフィルタは、圧電層２０の中に複数の電極
を有するので、上記実施の形態１における効果に加え、
圧電作用を、基板１と圧電層２０との界面に限ることな
く、複数同時に起こすことができるため、圧電効率を大
きく向上することができる。
注入工程での注入エネルギーをそれぞれ変えることによ
り、圧電層２０の基板１との界面部分に加えて、上記電
極上部の該電極とは離れた位置に、さらに電極を形成す
ることができ、より容易な工程で圧電層２０の結晶性を
損なうことなく該圧電層２０中に複数の電極層を有する
薄膜ＳＡＷフィルタを製造することができる。また、こ
の薄膜ＳＡＷフィルタは、圧電層２０の中に複数の電極
を有するので、上記実施の形態１における効果に加え、
圧電作用を、基板１と圧電層２０との界面に限ることな
く、複数同時に起こすことができるため、圧電効率を大
きく向上することができる。
【００５１】実施例２．図５は本実施の形態２における
第２の実施例による薄膜ＳＡＷフィルタの製造工程を示
す断面図である。図において図２と同一符号は同一また
は相当する部分を示す。先ず、予め、実施の形態１にお
ける実施例１で説明したように、圧電層２０の基板１と
の界面部分に電極５Ｗ，５Ｅを形成し、さらにレジスト
マスク４ａを除去した状態の圧電層２０表面、あるいは
実施の形態１における実施例２で説明したように、基板
１上に形成した電極５Ｗ，５Ｅを覆うように圧電層２０
をエピタキシャル成長した後の圧電層２０表面に、図５
(a) に示すように、この圧電層２０上に不純物を含む低
抵抗半導体電極層をさらにエピタキシャル成長させ、ポ
ストアニールにより、不純物を活性化させ、低抵抗化す
る。
第２の実施例による薄膜ＳＡＷフィルタの製造工程を示
す断面図である。図において図２と同一符号は同一また
は相当する部分を示す。先ず、予め、実施の形態１にお
ける実施例１で説明したように、圧電層２０の基板１と
の界面部分に電極５Ｗ，５Ｅを形成し、さらにレジスト
マスク４ａを除去した状態の圧電層２０表面、あるいは
実施の形態１における実施例２で説明したように、基板
１上に形成した電極５Ｗ，５Ｅを覆うように圧電層２０
をエピタキシャル成長した後の圧電層２０表面に、図５
(a) に示すように、この圧電層２０上に不純物を含む低
抵抗半導体電極層をさらにエピタキシャル成長させ、ポ
ストアニールにより、不純物を活性化させ、低抵抗化す
る。
【００５２】その後、レジストを塗布し、これをパター
ニングして図５(b) に示すようなレジストマスク４ｃを
設け、ウエットあるいはドライエッチングにより、半導
体電極層５-2をパタ−ニングして電極５Ｗ-2，５Ｅ-2を
形成する。その後、レジストマスク４ｃを除去し、この
電極５Ｗ-2，５Ｅ-2の上部に、圧電層２０を、さらにエ
ピタキシャル成長させて、図５(c）に示すような構造を
有する薄膜ＳＡＷフィルタを得る。
ニングして図５(b) に示すようなレジストマスク４ｃを
設け、ウエットあるいはドライエッチングにより、半導
体電極層５-2をパタ−ニングして電極５Ｗ-2，５Ｅ-2を
形成する。その後、レジストマスク４ｃを除去し、この
電極５Ｗ-2，５Ｅ-2の上部に、圧電層２０を、さらにエ
ピタキシャル成長させて、図５(c）に示すような構造を
有する薄膜ＳＡＷフィルタを得る。
【００５３】本実施例２では、すでに圧電層２０中に電
極５Ｗ，５Ｅが形成されている該圧電層２０上に、本実
施例２で示した工程をさらに行うことで圧電層中に複数
の電極層が形成された薄膜ＳＡＷフィルタを形成するこ
とができる。
極５Ｗ，５Ｅが形成されている該圧電層２０上に、本実
施例２で示した工程をさらに行うことで圧電層中に複数
の電極層が形成された薄膜ＳＡＷフィルタを形成するこ
とができる。
【００５４】このように本実施例２では、すでに圧電層
２０中に電極５Ｗ，５Ｅが形成されている該圧電層２０
上に、不純物を含む半導体電極層をさらにエピタキシャ
ル成長させ、これを低抵抗化したのちレジストマスクを
用いてエッチングすることにより電極５Ｗ-2，５Ｅ-2を
形成し、これを覆うように圧電層２０をエピタキシャル
成長することにより、圧電層２０の結晶性を損なうこと
なく該圧電層２０中に複数の電極層が形成された薄膜Ｓ
ＡＷフィルタを容易な工程で製造することができる。
２０中に電極５Ｗ，５Ｅが形成されている該圧電層２０
上に、不純物を含む半導体電極層をさらにエピタキシャ
ル成長させ、これを低抵抗化したのちレジストマスクを
用いてエッチングすることにより電極５Ｗ-2，５Ｅ-2を
形成し、これを覆うように圧電層２０をエピタキシャル
成長することにより、圧電層２０の結晶性を損なうこと
なく該圧電層２０中に複数の電極層が形成された薄膜Ｓ
ＡＷフィルタを容易な工程で製造することができる。
【００５５】また、この薄膜ＳＡＷフィルタは、圧電層
２０の中に複数の電極を有するので、上記実施例１と同
様、圧電作用を、基板１と圧電層２０との界面部分に限
ることなく、複数同時に起こすことができ、圧電効率を
大きく向上することができる。
２０の中に複数の電極を有するので、上記実施例１と同
様、圧電作用を、基板１と圧電層２０との界面部分に限
ることなく、複数同時に起こすことができ、圧電効率を
大きく向上することができる。
【００５６】実施の形態３． 構成１．本発明の実施の形態３における薄膜ＳＡＷフィ
ルタは、図６を参照すると、上記各実施の形態に記載の
薄膜ＳＡＷフィルタにおいて、その圧電層（２０）の表
面にさらに電極（５Ｅ-3, ５Ｗ-3）を備えたもので、こ
れによりエピタキシャル成長による圧電層（２０）の結
晶方向を乱すことなく，圧電層（２０）の基板（１）と
の界面部分に形成された電極（５Ｗ，５Ｅ）に加え、圧
電層（２０）表面にさらに電極（５Ｗ-3，５Ｅ-3）を形
成することができる。
ルタは、図６を参照すると、上記各実施の形態に記載の
薄膜ＳＡＷフィルタにおいて、その圧電層（２０）の表
面にさらに電極（５Ｅ-3, ５Ｗ-3）を備えたもので、こ
れによりエピタキシャル成長による圧電層（２０）の結
晶方向を乱すことなく，圧電層（２０）の基板（１）と
の界面部分に形成された電極（５Ｗ，５Ｅ）に加え、圧
電層（２０）表面にさらに電極（５Ｗ-3，５Ｅ-3）を形
成することができる。
【００５７】構成２．本実施の形態３における薄膜ＳＡ
Ｗフィルタの製造方法は、図６を参照すると、上記各実
施の形態での工程の後に、圧電層（２０）上面に、さら
にエピタキシャル成長により、不純物を含み低抵抗化さ
れた半導体よりなる表面電極層（５-3）を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク（４ｄ）を形成し、該レジストマスク
（４ｄ）をマスクとして、表面電極層（５-3）をエッチ
ングし、圧電層（２０）上に表面電極（５Ｅ-3，５Ｗ-
3）を形成する工程とを含むもので、これによりエピタ
キシャル成長による圧電層（２０）の結晶方向を乱すこ
となく圧電層（２０）の基板（１）との界面部分に形成
された電極（５Ｗ，５Ｅ）に加え、さらに、電極（５
Ｗ，５Ｅ）とは離れた圧電層（２０）上面に電極（５Ｅ
-3，５Ｗ-3）を形成することができる。
Ｗフィルタの製造方法は、図６を参照すると、上記各実
施の形態での工程の後に、圧電層（２０）上面に、さら
にエピタキシャル成長により、不純物を含み低抵抗化さ
れた半導体よりなる表面電極層（５-3）を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク（４ｄ）を形成し、該レジストマスク
（４ｄ）をマスクとして、表面電極層（５-3）をエッチ
ングし、圧電層（２０）上に表面電極（５Ｅ-3，５Ｗ-
3）を形成する工程とを含むもので、これによりエピタ
キシャル成長による圧電層（２０）の結晶方向を乱すこ
となく圧電層（２０）の基板（１）との界面部分に形成
された電極（５Ｗ，５Ｅ）に加え、さらに、電極（５
Ｗ，５Ｅ）とは離れた圧電層（２０）上面に電極（５Ｅ
-3，５Ｗ-3）を形成することができる。
【００５８】構成３．本実施の形態３における薄膜ＳＡ
Ｗフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層（２０）上面に、金属よりなる表面電極を
さらに形成する工程を含むもので、これによりエピタキ
シャル成長による圧電層（２０）の結晶方向を乱すこと
なく圧電層（２０）の基板（１）との界面部分に形成さ
れた電極（５Ｗ，５Ｅ）に加え、さらに、電極（５Ｗ，
５Ｅ）とは離れた圧電層（２０）上面に電極を形成する
ことができる。
Ｗフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層（２０）上面に、金属よりなる表面電極を
さらに形成する工程を含むもので、これによりエピタキ
シャル成長による圧電層（２０）の結晶方向を乱すこと
なく圧電層（２０）の基板（１）との界面部分に形成さ
れた電極（５Ｗ，５Ｅ）に加え、さらに、電極（５Ｗ，
５Ｅ）とは離れた圧電層（２０）上面に電極を形成する
ことができる。
【００５９】構成４．本実施の形態３における薄膜ＳＡ
Ｗフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層（２０）上部に、さらにレジストマスクを
用いてイオン注入を行い、上記各電極上部の該電極とは
離れた上記圧電層上部に，低抵抗の表面電極を形成する
工程を含むもので、これによりエピタキシャル成長によ
る圧電層（２０）の結晶方向を乱すことなく圧電層（２
０）の基板（１）との界面部分に形成された電極（５
Ｗ，５Ｅ）に加え、さらに、電極（５Ｗ，５Ｅ）とは離
れた圧電層（２０）上部に電極を形成することができ
る。
Ｗフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層（２０）上部に、さらにレジストマスクを
用いてイオン注入を行い、上記各電極上部の該電極とは
離れた上記圧電層上部に，低抵抗の表面電極を形成する
工程を含むもので、これによりエピタキシャル成長によ
る圧電層（２０）の結晶方向を乱すことなく圧電層（２
０）の基板（１）との界面部分に形成された電極（５
Ｗ，５Ｅ）に加え、さらに、電極（５Ｗ，５Ｅ）とは離
れた圧電層（２０）上部に電極を形成することができ
る。
【００６０】実施例１．図６は、本実施の形態３におけ
る実施例１による薄膜ＳＡＷフィルタを製造する工程を
示した断面図である。まず、上記実施の形態２における
各実施例により形成された薄膜ＳＡＷフィルタの圧電層
２０の上面に図６(a) に示すように、不純物を含む半導
体電極層をさらにエピタキシャル成長させ、ポストアニ
ールにより、不純物を活性化させ、低抵抗化した電極層
５-3を形成する。次に、形成した電極層５-3上にレジス
トを塗布し、これをパターニングし、図６(b) に示すよ
うなレジストマスク４ｄを形成したのち、電極層５-3を
エッチングして図６(c) に示した電極５Ｗ-3，５Ｅ-3を
形成する。ここで形成する電極の材料は本実施例１で
は、低抵抗の半導体をエピタキシャル成長したものにつ
いて説明したが、従来のＳＡＷフィルタで用いたような
金属材料により形成してもよい。
る実施例１による薄膜ＳＡＷフィルタを製造する工程を
示した断面図である。まず、上記実施の形態２における
各実施例により形成された薄膜ＳＡＷフィルタの圧電層
２０の上面に図６(a) に示すように、不純物を含む半導
体電極層をさらにエピタキシャル成長させ、ポストアニ
ールにより、不純物を活性化させ、低抵抗化した電極層
５-3を形成する。次に、形成した電極層５-3上にレジス
トを塗布し、これをパターニングし、図６(b) に示すよ
うなレジストマスク４ｄを形成したのち、電極層５-3を
エッチングして図６(c) に示した電極５Ｗ-3，５Ｅ-3を
形成する。ここで形成する電極の材料は本実施例１で
は、低抵抗の半導体をエピタキシャル成長したものにつ
いて説明したが、従来のＳＡＷフィルタで用いたような
金属材料により形成してもよい。
【００６１】電極を金属で形成する場合は、圧電層２０
の上面に電極用金属層を形成したものを準備し、図６
(b) に示したようなレジストマスク４ｄを設け、Ａｒガ
スを用いたドライエッチングにより電極用金属層をエッ
チングすることにより、図６(c) で示した電極５Ｗ-3，
５Ｅ-3と同様の位置に表面電極を形成する。
の上面に電極用金属層を形成したものを準備し、図６
(b) に示したようなレジストマスク４ｄを設け、Ａｒガ
スを用いたドライエッチングにより電極用金属層をエッ
チングすることにより、図６(c) で示した電極５Ｗ-3，
５Ｅ-3と同様の位置に表面電極を形成する。
【００６２】このように本実施例１では、上記各実施例
で、圧電層２０の基板１との界面部分，及び圧電層２０
中に、低抵抗の半導体電極を形成した後、さらに圧電層
２０の上部に電極を形成したので、圧電層２０表面にも
電極を有する薄膜ＳＡＷフィルタを得ることができ、上
記各実施例の効果に加え、圧電作用を、基板１と圧電層
２０との界面に限ることなく、複数同時に起こすことが
できるため、圧電効率を大きく向上することができる。
で、圧電層２０の基板１との界面部分，及び圧電層２０
中に、低抵抗の半導体電極を形成した後、さらに圧電層
２０の上部に電極を形成したので、圧電層２０表面にも
電極を有する薄膜ＳＡＷフィルタを得ることができ、上
記各実施例の効果に加え、圧電作用を、基板１と圧電層
２０との界面に限ることなく、複数同時に起こすことが
できるため、圧電効率を大きく向上することができる。
【００６３】実施例２．本実施の形態３における実施例
２は、表面電極をイオン注入により形成するものであ
り、上記実施の形態２における実施例１で述べたよう
に、圧電層２０上にレジストマスク４ａを設け（図４
(b) ）、これをマスクに電極５Ｗ，５Ｅ，及び電極５Ｗ
-2，５Ｅ-2を形成したのち、さらに注入エネルギーを変
えることにより圧電層２０の表面付近にＡｌなどの不純
物をイオン注入してなる電極層（図示せず）を形成す
る。
２は、表面電極をイオン注入により形成するものであ
り、上記実施の形態２における実施例１で述べたよう
に、圧電層２０上にレジストマスク４ａを設け（図４
(b) ）、これをマスクに電極５Ｗ，５Ｅ，及び電極５Ｗ
-2，５Ｅ-2を形成したのち、さらに注入エネルギーを変
えることにより圧電層２０の表面付近にＡｌなどの不純
物をイオン注入してなる電極層（図示せず）を形成す
る。
【００６４】このように本実施例２では、上記各実施例
で説明したように、圧電層２０の基板１との界面部分，
及び圧電層２０中に、低抵抗の半導体電極を形成した
後、圧電層２０上に形成されたレジストマスクをマスク
に圧電層２０の表面部分にＡｌなどの不純物をイオン注
入してなる電極層を形成するので、上記実施例１同様の
効果を有する薄膜ＳＡＷフィルタをより容易な工程で製
造する事ができる。
で説明したように、圧電層２０の基板１との界面部分，
及び圧電層２０中に、低抵抗の半導体電極を形成した
後、圧電層２０上に形成されたレジストマスクをマスク
に圧電層２０の表面部分にＡｌなどの不純物をイオン注
入してなる電極層を形成するので、上記実施例１同様の
効果を有する薄膜ＳＡＷフィルタをより容易な工程で製
造する事ができる。
【００６５】本実施の形態３では、圧電層２０の基板１
との界面部分と、上記圧電層２０中とに２層の電極を有
するものを基に、その圧電層２０の表面にさらに表面電
極５Ｗ-3，５Ｅ-3を形成する例を示したが、基になる薄
膜ＳＡＷフィルタは、圧電層中にさらに多くの電極を有
するものであっても、また、圧電層２０の基板１との界
面だけに電極が形成されているものであってもよい。
との界面部分と、上記圧電層２０中とに２層の電極を有
するものを基に、その圧電層２０の表面にさらに表面電
極５Ｗ-3，５Ｅ-3を形成する例を示したが、基になる薄
膜ＳＡＷフィルタは、圧電層中にさらに多くの電極を有
するものであっても、また、圧電層２０の基板１との界
面だけに電極が形成されているものであってもよい。
【図１】 本発明の実施の形態１の実施例１による薄膜
ＳＡＷフィルタの構造を示す断面図である。
ＳＡＷフィルタの構造を示す断面図である。
【図２】 本発明の実施の形態１の実施例１による薄膜
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(e) である。
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(e) である。
【図３】 本発明の実施の形態１の実施例２による薄膜
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(f) である。
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(f) である。
【図４】 本発明の実施の形態２の実施例１による薄膜
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図５】 本発明の実施の形態２の実施例２による薄膜
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図６】 本発明の実施の形態３の実施例１による薄膜
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
ＳＡＷフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図７】 従来の薄膜ＳＡＷフィルタの構造を示す図で
あり、(a),(b) は断面図、(c) は上方から見た図であ
る。
あり、(a),(b) は断面図、(c) は上方から見た図であ
る。
【図８】 従来の薄膜ＳＡＷフィルタの製造方法におけ
る各工程での処理を説明するための図(a) 〜(f) であ
る。
る各工程での処理を説明するための図(a) 〜(f) であ
る。
１ 基板、２ 圧電層、２０ 圧電層、３ 電極用金
属、３Ｗ 入力側電極、３Ｅ 出力側電極、４ レジス
ト、４ａ〜４ｄ レジストマスク、５ 低抵抗半導体電
極層、５Ｗ 入力側低抵抗半導体電極、５Ｅ 出力側低
抵抗半導体電極。
属、３Ｗ 入力側電極、３Ｅ 出力側電極、４ レジス
ト、４ａ〜４ｄ レジストマスク、５ 低抵抗半導体電
極層、５Ｗ 入力側低抵抗半導体電極、５Ｅ 出力側低
抵抗半導体電極。
Claims (11)
- 【請求項１】 基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、 上記圧電層の上記基板との界面部分に不純物をドーピン
グして形成された電極部とを備えたことを特徴とする薄
膜表面弾性波フィルタ。 - 【請求項２】 請求項１に記載の薄膜表面弾性波フィル
タにおいて、 上記電極部上部の該電極部とは離れた，上記圧電層中に
不純物をドーピングして形成された第２の電極部を、さ
らに備えたことを特徴とする薄膜表面弾性波フィルタ。 - 【請求項３】 請求項１または２に記載の薄膜表面弾性
波フィルタにおいて、 上記圧電層の上面に表面電極部をさらに備えたことを特
徴とする薄膜表面弾性波フィルタ。 - 【請求項４】 請求項１ないし３のいずれかに記載の薄
膜表面弾性波フィルタにおいて、 上記基板の材料はα−Ａｌ2 Ｏ3 よりなり、圧電層の材
料はＺｎＯよりなることを特徴とする薄膜表面弾性波フ
ィルタ。 - 【請求項５】 基板上にエピタキシャル成長により半導
体よりなる圧電層を形成する工程と、 該圧電層上にレジストを形成し、これをパターニングし
てレジストマスクを形成する工程と、 上記レジストマスクをマスクとして、上記圧電層にイオ
ン注入を行い、上記基板と上記圧電層との界面に低抵抗
の電極部を形成する工程とを含むことを特徴とする薄膜
表面弾性波フィルタの製造方法。 - 【請求項６】 基板上にエピタキシャル成長により不純
物を含み低抵抗化された半導体よりなる電極層を形成す
る工程と、 該電極層上にレジストを形成し、これをパターニングし
てレジストマスクを形成する工程と、 上記レジストマスクをマスクとして上記電極層をエッチ
ングし、上記基板上に低抵抗の電極を形成する工程と、 上記低抵抗の電極を覆うように、エピタキシャル成長に
より半導体よりなる圧電層を形成する工程とを備えたこ
とを特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項７】 請求項５または６に記載の薄膜表面弾性
波フィルタの製造方法において、 上記工程の後に、さらにエピタキシャル成長により、不
純物を含み低抵抗化された半導体よりなる第２の電極層
を形成する工程と、 該第２の電極層上にレジストを形成し、これをパターニ
ングしてレジストマスクを形成し、該レジストマスクを
マスクとして、上記第２の電極層をエッチングし、上記
圧電層上に第２の電極を形成する工程と、 上記第２の電極を覆うように、エピタキシャル成長によ
り半導体よりなる圧電層を形成する工程とを含むことを
特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項８】 請求項５または６に記載の薄膜表面弾性
波フィルタの製造方法において、 上記工程の後に、さらにレジストマスクを用いてイオン
注入を行い、上記電極上部の該電極とは離れた上記圧電
層中に，低抵抗の第２の電極を形成する工程を含むこと
を特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項９】 請求項５ないし８のいずれかに記載の薄
膜表面弾性波フィルタの製造方法において、 上記工程の後に、上記圧電層上面に、金属よりなる表面
電極をさらに形成する工程を含むことを特徴とする薄膜
表面弾性波フィルタの製造方法。 - 【請求項１０】 請求項５ないし８のいずれかに記載の
薄膜表面弾性波フィルタの製造方法において、 上記工程の後に、さらにエピタキシャル成長により、不
純物を含み低抵抗化された半導体よりなる表面電極層を
形成する工程と、 該表面電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成し、該レジストマスクをマ
スクとして、上記表面電極層をエッチングし、上記圧電
層上に表面電極を形成する工程とを含むことを特徴とす
る薄膜表面弾性波フィルタの製造方法。 - 【請求項１１】 請求項５ないし８のいずれかに記載の
薄膜表面弾性波フィルタの製造方法において、 上記工程の後に、さらにレジストマスクを用いてイオン
注入を行い、上記各電極上部の該電極とは離れた上記圧
電層の表面部分に，低抵抗の表面電極を形成する工程を
含むことを特徴とする薄膜表面弾性波フィルタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26048895A JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ，及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24368694 | 1994-10-07 | ||
| JP6-243686 | 1994-10-07 | ||
| JP26048895A JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ，及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162881A true JPH08162881A (ja) | 1996-06-21 |
Family
ID=26536378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26048895A Pending JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ，及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534895B2 (en) | 2000-05-01 | 2003-03-18 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer |
| JP2013545353A (ja) * | 2010-10-15 | 2013-12-19 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 均質な材料から形成された不均質な音響構造 |
| KR20170039650A (ko) * | 2014-08-07 | 2017-04-11 | 인텔 코포레이션 | 이면측 다이 평면형 디바이스 및 saw 필터를 형성하기 위한 방법 및 장치 |
-
1995
- 1995-10-06 JP JP26048895A patent/JPH08162881A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534895B2 (en) | 2000-05-01 | 2003-03-18 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer |
| JP2013545353A (ja) * | 2010-10-15 | 2013-12-19 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 均質な材料から形成された不均質な音響構造 |
| US9209779B2 (en) | 2010-10-15 | 2015-12-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Heterogenous acoustic structure formed from a homogeneous material |
| KR20170039650A (ko) * | 2014-08-07 | 2017-04-11 | 인텔 코포레이션 | 이면측 다이 평면형 디바이스 및 saw 필터를 형성하기 위한 방법 및 장치 |
| JP2017532804A (ja) * | 2014-08-07 | 2017-11-02 | インテル・コーポレーション | 裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置 |
| US10290598B2 (en) | 2014-08-07 | 2019-05-14 | Intel Corporation | Method and apparatus for forming backside die planar devices and saw filter |
| US11037896B2 (en) | 2014-08-07 | 2021-06-15 | Intel Corporation | Method and apparatus for forming backside die planar devices and saw filter |
| KR20210122919A (ko) * | 2014-08-07 | 2021-10-12 | 인텔 코포레이션 | 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107317560B (zh) | 一种温度补偿表面声波器件及其制备方法 | |
| JP3703773B2 (ja) | 水晶振動子の製造方法 | |
| JPH0983029A (ja) | 薄膜圧電素子の製造方法 | |
| CN111262543A (zh) | 一种钪掺杂氮化铝兰姆波谐振器与制备方法 | |
| JP2017112585A (ja) | 音響共振器及びその製造方法 | |
| CN1894849A (zh) | 制造压电薄膜器件的方法和压电薄膜器件 | |
| US5633616A (en) | Thin film saw filter including doped electrodes | |
| CN212163290U (zh) | 一种钪掺杂氮化铝兰姆波谐振器 | |
| JPH08162881A (ja) | 薄膜表面弾性波フィルタ，及びその製造方法 | |
| KR100609508B1 (ko) | 에어갭 타입 에프비에이알장치 및 그 제조방법 | |
| CN114899303A (zh) | 半导体装置 | |
| JP2007288504A (ja) | 圧電薄膜共振子 | |
| JP2005150990A (ja) | 薄膜バルク波共振器ウェハ及び薄膜バルク波共振器の製造方法 | |
| US5111100A (en) | Surface acoustic wave device and method for fabricating same | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH07122960A (ja) | 弾性表面波素子 | |
| WO2024094195A1 (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| US20240120898A1 (en) | Bulk filter | |
| JPH025331B2 (ja) | ||
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JP2001094383A (ja) | 弾性表面波装置およびその製造方法 | |
| JPS6167253A (ja) | 半導体装置 | |
| JPH06104680A (ja) | 表面弾性波素子 | |
| JP2006270608A (ja) | 弾性波デバイスの製造方法 | |
| JP2544781B2 (ja) | 半導体素子の製造方法 |