JPH08162881A - 薄膜表面弾性波フィルタ,及びその製造方法 - Google Patents
薄膜表面弾性波フィルタ,及びその製造方法Info
- Publication number
- JPH08162881A JPH08162881A JP26048895A JP26048895A JPH08162881A JP H08162881 A JPH08162881 A JP H08162881A JP 26048895 A JP26048895 A JP 26048895A JP 26048895 A JP26048895 A JP 26048895A JP H08162881 A JPH08162881 A JP H08162881A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric layer
- electrode
- thin film
- substrate
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 基板上にエピタキシャル成長した圧電層を形
成した構造の薄膜表面弾性波(SAW)フィルタにおい
て、圧電層の結晶性を劣化させることなく、低損失のフ
ィルタを得る。 【解決手段】 表面弾性波の伝搬層である基板1と、該
基板1上にエピタキシャル成長により形成された圧電層
20との界面に、該圧電層20に不純物をドーピングし
て形成した電極5W,5Eを配置した構造とした。 【効果】 励振された表面弾性波を、これが伝搬する基
板上に直接伝達することができ、かつ圧電層20の結晶
性の劣化がないため、圧電効率が向上し、低損失のSA
Wフィルタを製造することができる。
成した構造の薄膜表面弾性波(SAW)フィルタにおい
て、圧電層の結晶性を劣化させることなく、低損失のフ
ィルタを得る。 【解決手段】 表面弾性波の伝搬層である基板1と、該
基板1上にエピタキシャル成長により形成された圧電層
20との界面に、該圧電層20に不純物をドーピングし
て形成した電極5W,5Eを配置した構造とした。 【効果】 励振された表面弾性波を、これが伝搬する基
板上に直接伝達することができ、かつ圧電層20の結晶
性の劣化がないため、圧電効率が向上し、低損失のSA
Wフィルタを製造することができる。
Description
【0001】
【発明の属する技術分野】本発明は、表面弾性波フィル
タ,及びその製造方法に関し、特に、圧電層の基板との
界面部分に,圧電層の結晶構造に影響を与えないように
形成された電極を有する薄膜表面弾性波フィルタ,及び
その製造方法に関するものである。
タ,及びその製造方法に関し、特に、圧電層の基板との
界面部分に,圧電層の結晶構造に影響を与えないように
形成された電極を有する薄膜表面弾性波フィルタ,及び
その製造方法に関するものである。
【0002】
【従来の技術】図7(a),(b) は従来の表面弾性波フィル
タ(以降SAWフィルタと称する)を示す断面図であ
る。1は振動波の伝搬速度の速い物質,例えばα−Al
2 O3 よりなる基板であり、一般にサファイア基板と呼
ばれるものである。2は蒸着法,スパッタ法により上記
基板1上に形成されたZnO,AlN等のエピタキシャ
ル成長によりなる,もしくは配向性を有する圧電層、3
W,3Eは上記圧電層2上,あるいは上記圧電層2aと
基板1との界面に形成された、Al,Au等の導電性物
質からなるくし型の電極である。
タ(以降SAWフィルタと称する)を示す断面図であ
る。1は振動波の伝搬速度の速い物質,例えばα−Al
2 O3 よりなる基板であり、一般にサファイア基板と呼
ばれるものである。2は蒸着法,スパッタ法により上記
基板1上に形成されたZnO,AlN等のエピタキシャ
ル成長によりなる,もしくは配向性を有する圧電層、3
W,3Eは上記圧電層2上,あるいは上記圧電層2aと
基板1との界面に形成された、Al,Au等の導電性物
質からなるくし型の電極である。
【0003】図7(c) は図7(a) を上部より見た上面図
である。3W、3Eは導電性物質からなり,かつそれぞ
れ電極部3w, 及び3w’、3e, 及び3e’からなる
くし型の電極を形成している。
である。3W、3Eは導電性物質からなり,かつそれぞ
れ電極部3w, 及び3w’、3e, 及び3e’からなる
くし型の電極を形成している。
【0004】ここで、図7(a) に示した従来の薄膜SA
Wフィルタの製造方法について説明する。図8は上記図
7(a) に示すような薄膜SAWフィルタを製造するため
の製造工程を順に図8(a) から図8(f) に示したもので
ある。図8(a) のように、基板1上に圧電層2をエピタ
キシャル成長により形成し、その後、図8(b) に示すよ
うに、Al,Au等の導電性物質によりなる電極用金属
3を蒸着等により形成する。
Wフィルタの製造方法について説明する。図8は上記図
7(a) に示すような薄膜SAWフィルタを製造するため
の製造工程を順に図8(a) から図8(f) に示したもので
ある。図8(a) のように、基板1上に圧電層2をエピタ
キシャル成長により形成し、その後、図8(b) に示すよ
うに、Al,Au等の導電性物質によりなる電極用金属
3を蒸着等により形成する。
【0005】その上に、図8(c) に示すようにレジスト
4を塗布したのち、図8(d) に示すように該レジスト4
をパターニングすることにより、レジストマスク4aを
形成する。次に図8(e) に示すように該パターニングし
たレジストマスク4aをマスクとして、電極用金属3を
エッチングする。その後、上記レジストマスク4aを除
去して電極3W,3Eを形成する。ここで、図8(e) に
示した電極用金属3のエッチングは、圧電層2が両性酸
化物であるような場合、Arガスを用いたイオンミリン
グ等のドライエッチング等の方法により行う。
4を塗布したのち、図8(d) に示すように該レジスト4
をパターニングすることにより、レジストマスク4aを
形成する。次に図8(e) に示すように該パターニングし
たレジストマスク4aをマスクとして、電極用金属3を
エッチングする。その後、上記レジストマスク4aを除
去して電極3W,3Eを形成する。ここで、図8(e) に
示した電極用金属3のエッチングは、圧電層2が両性酸
化物であるような場合、Arガスを用いたイオンミリン
グ等のドライエッチング等の方法により行う。
【0006】次に、このような従来の薄膜SAWフィル
タの動作について説明する。くし型電極部3w, 3w’
間に高周波信号を印加すると、該くし型電極の電極幅
(d1 )、電極間隔(d2 )と振動波の伝播速度(Vp
)等によって次式により決まる共振周波数(f)の振
動が得られる。
タの動作について説明する。くし型電極部3w, 3w’
間に高周波信号を印加すると、該くし型電極の電極幅
(d1 )、電極間隔(d2 )と振動波の伝播速度(Vp
)等によって次式により決まる共振周波数(f)の振
動が得られる。
【0007】
【数1】
【0008】これにより決定される共振周波数(f)表
面弾性波のみが、圧電層2の圧電性を利用した共振作用
により励振される。この振動波が、その伝播速度の速い
基板1内を伝搬して、電極3E側に達し、それぞれ電極
部3e, 3e’からなるくし型電極3Eにより、再び電
気信号として取り出されて、励振された周波数の電気信
号だけが出力される。
面弾性波のみが、圧電層2の圧電性を利用した共振作用
により励振される。この振動波が、その伝播速度の速い
基板1内を伝搬して、電極3E側に達し、それぞれ電極
部3e, 3e’からなるくし型電極3Eにより、再び電
気信号として取り出されて、励振された周波数の電気信
号だけが出力される。
【0009】ここで、上記共振周波数(f)の高周波化
のためには、上記の式より、上記表面弾性波の媒質中で
の伝搬速度(Vp )が速いことが必要である。しかる
に、電気信号を表面弾性波に変換するために必要な高い
圧電性と、速い振動波の伝搬速度とをともに有する物質
を用いるべきであるが、このようなそれぞれの特性に優
れた物質は限られている。このため従来は図7(a) に示
したように、非圧電性ながら振動波の伝搬速度の速い
(Vp の大きい)α−Al2 O3 等の基板1上に、圧電
性の高いZnO,AlN等の単晶膜を成長させ、その上
に電極を形成した構造のもの,あるいは図7(b) に示し
たように、α−Al2 O3 等の基板1上に電極を形成
し、その電極の隙間,及び上部を配向膜よりなる圧電層
2aで埋めて形成した構造のものを用いている。
のためには、上記の式より、上記表面弾性波の媒質中で
の伝搬速度(Vp )が速いことが必要である。しかる
に、電気信号を表面弾性波に変換するために必要な高い
圧電性と、速い振動波の伝搬速度とをともに有する物質
を用いるべきであるが、このようなそれぞれの特性に優
れた物質は限られている。このため従来は図7(a) に示
したように、非圧電性ながら振動波の伝搬速度の速い
(Vp の大きい)α−Al2 O3 等の基板1上に、圧電
性の高いZnO,AlN等の単晶膜を成長させ、その上
に電極を形成した構造のもの,あるいは図7(b) に示し
たように、α−Al2 O3 等の基板1上に電極を形成
し、その電極の隙間,及び上部を配向膜よりなる圧電層
2aで埋めて形成した構造のものを用いている。
【0010】
【発明が解決しようとする課題】上記図7(b) に示すよ
うな構造の薄膜SAWフィルタにおいては、電極3W,
及び3Eを圧電層2と基板1との界面に形成することに
より、伝搬媒体である基板1に直接表面弾性波を伝達
し、基板1から直接表面弾性波を電気信号に変換するこ
とができる。このため電気信号から表面弾性波への,ま
たは表面弾性波から電気信号への変換効率が良く、フィ
ルタの通過損失を小さくするのに非常に有利であるが、
圧電層の材料に制限が生じる。即ち、圧電性材料は、そ
の結晶性が高いほど、その圧電性が高く、このようなS
AWフィルタの場合、圧電層2は基板1に対してエピタ
キシャル成長した単結晶膜よりなるものが望ましいが、
基板上に形成された電極3W,3Eのために、圧電層2
をエピタキシャル成長により形成する際、該圧電層2の
結晶性が著しく劣化し圧電性が低くなるため、図7(b)
に示した構成では、エピタキシャル成長した単結晶膜よ
りなる圧電層を形成する事が困難で、これより圧電性の
劣る配向膜を用いるしかないという問題があった。
うな構造の薄膜SAWフィルタにおいては、電極3W,
及び3Eを圧電層2と基板1との界面に形成することに
より、伝搬媒体である基板1に直接表面弾性波を伝達
し、基板1から直接表面弾性波を電気信号に変換するこ
とができる。このため電気信号から表面弾性波への,ま
たは表面弾性波から電気信号への変換効率が良く、フィ
ルタの通過損失を小さくするのに非常に有利であるが、
圧電層の材料に制限が生じる。即ち、圧電性材料は、そ
の結晶性が高いほど、その圧電性が高く、このようなS
AWフィルタの場合、圧電層2は基板1に対してエピタ
キシャル成長した単結晶膜よりなるものが望ましいが、
基板上に形成された電極3W,3Eのために、圧電層2
をエピタキシャル成長により形成する際、該圧電層2の
結晶性が著しく劣化し圧電性が低くなるため、図7(b)
に示した構成では、エピタキシャル成長した単結晶膜よ
りなる圧電層を形成する事が困難で、これより圧電性の
劣る配向膜を用いるしかないという問題があった。
【0011】このために従来は、図7(a) に示すエピタ
キシャル成長により形成した圧電層2上に電極3W,3
Eを形成した構造が主に用いられてきた。しかし、この
図7(a) の場合、励振された表面弾性波の主要な振動の
方向は図の水平方向であるが、この主要な水平方向の振
動が基板1に圧電層2を介して伝わる際に、水平方向と
はずれた方向に伝播するので、振動が大きく減衰するこ
とになり、圧電層2によって、表面弾性波の伝播効率を
下げてしまうという問題があった。
キシャル成長により形成した圧電層2上に電極3W,3
Eを形成した構造が主に用いられてきた。しかし、この
図7(a) の場合、励振された表面弾性波の主要な振動の
方向は図の水平方向であるが、この主要な水平方向の振
動が基板1に圧電層2を介して伝わる際に、水平方向と
はずれた方向に伝播するので、振動が大きく減衰するこ
とになり、圧電層2によって、表面弾性波の伝播効率を
下げてしまうという問題があった。
【0012】また、図7(a) に示すような構造のSAW
フィルタの製造工程においては、電極形成工程におい
て、電極用金属3に比べて圧電層2のエッチング速度が
速いため、エッチング時の制御が難しく、Arガスを用
いたイオンミリング等のドライエッチングにより行わな
ければならないという問題があった。
フィルタの製造工程においては、電極形成工程におい
て、電極用金属3に比べて圧電層2のエッチング速度が
速いため、エッチング時の制御が難しく、Arガスを用
いたイオンミリング等のドライエッチングにより行わな
ければならないという問題があった。
【0013】この発明は上記のような問題点を解消する
ためになされたもので、圧電層と基板との界面に、上層
の圧電性単結晶膜の結晶性を劣化させないような電極を
形成することにより、高効率で製造の容易な薄膜SAW
フィルタ,及びその製造方法を提供することを目的とす
る。
ためになされたもので、圧電層と基板との界面に、上層
の圧電性単結晶膜の結晶性を劣化させないような電極を
形成することにより、高効率で製造の容易な薄膜SAW
フィルタ,及びその製造方法を提供することを目的とす
る。
【0014】
【課題を解決するための手段】この発明に係る薄膜SA
Wフィルタは、基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、上記圧電層の上記基板
との界面部分に不純物をドーピングして形成された電極
部とを備えたものである。
Wフィルタは、基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、上記圧電層の上記基板
との界面部分に不純物をドーピングして形成された電極
部とを備えたものである。
【0015】またこの発明は、上記薄膜SAWフィルタ
において、上記電極部上部の該電極部とは離れた,上記
圧電層中に不純物をドーピングして形成された第2の電
極部を、さらに備えたものである。
において、上記電極部上部の該電極部とは離れた,上記
圧電層中に不純物をドーピングして形成された第2の電
極部を、さらに備えたものである。
【0016】またこの発明は、上記薄膜SAWフィルタ
において、上記圧電層の上面に表面電極部をさらに備え
たものである。またこの発明は、上記薄膜SAWフィル
タにおいて、上記基板の材料はα−Al2 O3 よりな
り、圧電層の材料はZnOよりなるものである。
において、上記圧電層の上面に表面電極部をさらに備え
たものである。またこの発明は、上記薄膜SAWフィル
タにおいて、上記基板の材料はα−Al2 O3 よりな
り、圧電層の材料はZnOよりなるものである。
【0017】この発明に係る薄膜SAWフィルタの製造
方法は、基板上にエピタキシャル成長により半導体より
なる圧電層を形成する工程と、その上にレジストを形成
し、これをパターニングしてレジストマスクを形成する
工程と、上記レジストマスクをマスクとして、上記圧電
層にイオン注入を行い、上記基板と上記圧電層との界面
に低抵抗の電極部を形成する工程とを含むものである。
方法は、基板上にエピタキシャル成長により半導体より
なる圧電層を形成する工程と、その上にレジストを形成
し、これをパターニングしてレジストマスクを形成する
工程と、上記レジストマスクをマスクとして、上記圧電
層にイオン注入を行い、上記基板と上記圧電層との界面
に低抵抗の電極部を形成する工程とを含むものである。
【0018】この発明に係る薄膜SAWフィルタの製造
方法は、基板上にエピタキシャル成長により不純物を含
み低抵抗化された半導体よりなる電極層を形成する工程
と、該電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成する工程と、上記レジスト
マスクをマスクとして上記電極層をエッチングし、上記
基板上に低抵抗の電極を形成する工程と、上記低抵抗の
電極を覆うように、エピタキシャル成長により半導体よ
りなる圧電層を形成する工程とを備えたものである。
方法は、基板上にエピタキシャル成長により不純物を含
み低抵抗化された半導体よりなる電極層を形成する工程
と、該電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成する工程と、上記レジスト
マスクをマスクとして上記電極層をエッチングし、上記
基板上に低抵抗の電極を形成する工程と、上記低抵抗の
電極を覆うように、エピタキシャル成長により半導体よ
りなる圧電層を形成する工程とを備えたものである。
【0019】またこの発明は、上記薄膜SAWフィルタ
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる第2の電極層を形成する工程と、その上にレジ
ストを形成し、これをパターニングしてレジストマスク
を形成し、該レジストマスクをマスクとして、上記第2
の電極層をエッチングし、上記圧電層上に第2の電極を
形成する工程と、上記第2の電極を覆うように、エピタ
キシャル成長により半導体よりなる圧電層を形成する工
程とを含むものである。
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる第2の電極層を形成する工程と、その上にレジ
ストを形成し、これをパターニングしてレジストマスク
を形成し、該レジストマスクをマスクとして、上記第2
の電極層をエッチングし、上記圧電層上に第2の電極を
形成する工程と、上記第2の電極を覆うように、エピタ
キシャル成長により半導体よりなる圧電層を形成する工
程とを含むものである。
【0020】またこの発明は、上記薄膜SAWフィルタ
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記電極上部の該電
極とは離れた上記圧電層中に,低抵抗の第2の電極を形
成する工程を含むものである。
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記電極上部の該電
極とは離れた上記圧電層中に,低抵抗の第2の電極を形
成する工程を含むものである。
【0021】またこの発明は、上記薄膜SAWフィルタ
の製造方法において、上記工程の後に、上記圧電層上面
に、金属よりなる表面電極をさらに形成する工程を含む
ものである。
の製造方法において、上記工程の後に、上記圧電層上面
に、金属よりなる表面電極をさらに形成する工程を含む
ものである。
【0022】またこの発明は、上記薄膜SAWフィルタ
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる表面電極層を形成する工程と、該表面電極上に
レジストを形成し、これをパターニングしてレジストマ
スクを形成し、該レジストマスクをマスクとして、上記
表面電極層をエッチングし、上記圧電層上に表面電極を
形成する工程とを含むものである。
の製造方法において、上記工程の後に、さらにエピタキ
シャル成長により、不純物を含み低抵抗化された半導体
よりなる表面電極層を形成する工程と、該表面電極上に
レジストを形成し、これをパターニングしてレジストマ
スクを形成し、該レジストマスクをマスクとして、上記
表面電極層をエッチングし、上記圧電層上に表面電極を
形成する工程とを含むものである。
【0023】またこの発明は、上記薄膜SAWフィルタ
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記各電極上部の該
電極とは離れた上記圧電層の表面部分に,低抵抗の表面
電極を形成する工程を含むものである。
の製造方法において、上記工程の後に、さらにレジスト
マスクを用いてイオン注入を行い、上記各電極上部の該
電極とは離れた上記圧電層の表面部分に,低抵抗の表面
電極を形成する工程を含むものである。
【0024】
実施の形態1. 構成1.本発明の実施の形態1における薄膜SAWフィ
ルタは、図1を参照すると、基板(1)上にエピタキシ
ャル成長により形成された半導体よりなる圧電層(2
0)と、圧電層(20)の上記基板(1)との界面部分
に不純物をドーピングして形成された電極部(5W,5
E)とを備えたもので、これによりエピタキシャル成長
による圧電層の結晶方向を乱すことなく、上記圧電層の
上記基板との界面部分に電極が形成された薄膜SAWフ
ィルタを得ることができる。
ルタは、図1を参照すると、基板(1)上にエピタキシ
ャル成長により形成された半導体よりなる圧電層(2
0)と、圧電層(20)の上記基板(1)との界面部分
に不純物をドーピングして形成された電極部(5W,5
E)とを備えたもので、これによりエピタキシャル成長
による圧電層の結晶方向を乱すことなく、上記圧電層の
上記基板との界面部分に電極が形成された薄膜SAWフ
ィルタを得ることができる。
【0025】構成2.本実施の形態1における薄膜SA
Wフィルタの製造方法は、図2を参照すると、基板
(1)上にエピタキシャル成長により半導体よりなる圧
電層(20)を形成する工程と、その上にレジスト
(4)を形成し、これをパターニングしてレジストマス
ク(4a)を形成する工程と、レジストマスク(4a)
をマスクとして、圧電層(20)にイオン注入を行い、
基板(1)と圧電層(20)との界面に低抵抗の電極部
(5W,5E)を形成する工程とを含むもので、これに
よりエピタキシャル成長による圧電層の結晶方向を乱す
ことなく、圧電層(20)の基板(1)との界面部分に
電極(5W,5E)を形成することができる。
Wフィルタの製造方法は、図2を参照すると、基板
(1)上にエピタキシャル成長により半導体よりなる圧
電層(20)を形成する工程と、その上にレジスト
(4)を形成し、これをパターニングしてレジストマス
ク(4a)を形成する工程と、レジストマスク(4a)
をマスクとして、圧電層(20)にイオン注入を行い、
基板(1)と圧電層(20)との界面に低抵抗の電極部
(5W,5E)を形成する工程とを含むもので、これに
よりエピタキシャル成長による圧電層の結晶方向を乱す
ことなく、圧電層(20)の基板(1)との界面部分に
電極(5W,5E)を形成することができる。
【0026】構成3.また、本実施の形態1における薄
膜SAWフィルタの製造方法は、図3を参照すると、基
板(1)上にエピタキシャル成長により不純物を含み低
抵抗化された半導体よりなる電極層(5)を形成する工
程と、その上にレジスト(4)を形成し、これをパター
ニングしてレジストマスク(4b)を形成する工程と、
レジストマスク(4b)をマスクとして電極層(5)を
エッチングし、基板(1)上に低抵抗の電極(5W,5
E)を形成する工程と、低抵抗の電極(5W,5E)を
覆うように、エピタキシャル成長により半導体よりなる
圧電層(20)を形成する工程とを備えたもので、これ
によりエピタキシャル成長による圧電層の結晶方向を乱
すことなく、少ない工程で圧電層の基板との界面部分に
電極を形成することができる。
膜SAWフィルタの製造方法は、図3を参照すると、基
板(1)上にエピタキシャル成長により不純物を含み低
抵抗化された半導体よりなる電極層(5)を形成する工
程と、その上にレジスト(4)を形成し、これをパター
ニングしてレジストマスク(4b)を形成する工程と、
レジストマスク(4b)をマスクとして電極層(5)を
エッチングし、基板(1)上に低抵抗の電極(5W,5
E)を形成する工程と、低抵抗の電極(5W,5E)を
覆うように、エピタキシャル成長により半導体よりなる
圧電層(20)を形成する工程とを備えたもので、これ
によりエピタキシャル成長による圧電層の結晶方向を乱
すことなく、少ない工程で圧電層の基板との界面部分に
電極を形成することができる。
【0027】実施例1.図1は本実施の形態1における
第1の実施例による薄膜SAWフィルタを示す断面図で
あり、図において、1は表面弾性波の伝搬速度の速いα
−Al2 O3 よりなる単結晶基板、20は上記基板1上
に例えばZnOよりなる圧電性材料を、α−Al2 O3
の(0001)面,あるいは(0/112)面上にエピ
タキシャル成長した,圧電性を有する半導体よりなる圧
電層、5W,及び5Eは基板1に対してエピタキシャル
成長した圧電層20に、不純物としてAlをドーピング
してなる,抵抗値が10-3Ω/cm程度の半導体電極であ
る。
第1の実施例による薄膜SAWフィルタを示す断面図で
あり、図において、1は表面弾性波の伝搬速度の速いα
−Al2 O3 よりなる単結晶基板、20は上記基板1上
に例えばZnOよりなる圧電性材料を、α−Al2 O3
の(0001)面,あるいは(0/112)面上にエピ
タキシャル成長した,圧電性を有する半導体よりなる圧
電層、5W,及び5Eは基板1に対してエピタキシャル
成長した圧電層20に、不純物としてAlをドーピング
してなる,抵抗値が10-3Ω/cm程度の半導体電極であ
る。
【0028】なお、上述した基板の面方向を示す(0/
112)とは、
112)とは、
【0029】
【数2】
【0030】を表したものであり、本明細書中で、括弧
“( )”内に記載した“/”はバーを示すものとす
る。
“( )”内に記載した“/”はバーを示すものとす
る。
【0031】次に本実施例1によるSAWフィルタの製
造方法について、図2を用いて説明する。図2におい
て、図1と同一符号は同一または相当する部分を示し、
4はレジスト、4aはレジスト4をパターニングしたレ
ジストマスクである。
造方法について、図2を用いて説明する。図2におい
て、図1と同一符号は同一または相当する部分を示し、
4はレジスト、4aはレジスト4をパターニングしたレ
ジストマスクである。
【0032】図2(a) に示すように、ZnOの単結晶よ
りなる圧電層20を、α−Al2 O3 よりなる基板1の
(0001)面,あるいは(0/112)面上に、厚さ
数μmになるようにエピタキシャル成長させる。その
後、図2(b) に示すように該圧電層20上にレジスト4
を塗布する。上記レジスト4を露光してパターニング
し、図2(c) に示すような電極形成用のレジストマスク
4aを形成する。
りなる圧電層20を、α−Al2 O3 よりなる基板1の
(0001)面,あるいは(0/112)面上に、厚さ
数μmになるようにエピタキシャル成長させる。その
後、図2(b) に示すように該圧電層20上にレジスト4
を塗布する。上記レジスト4を露光してパターニング
し、図2(c) に示すような電極形成用のレジストマスク
4aを形成する。
【0033】次に、この図2(c) に示すような状態で上
記レジストマスク4aをマスクとしてイオン注入を行
い、図2(d) に示すように、基板1と圧電層20との界
面に不純物をドーピングして、この部分に電極5W,5
Eを形成する。この際、電極の厚さは0.1〜1.0μ
mに形成する。その後、図2(e) のように、レジストマ
スク4aを除去し、熱処理を施すことにより、電極部5
W,5Eの不純物を活性化し、該電極部5W,5Eの低
抵抗化を行う。
記レジストマスク4aをマスクとしてイオン注入を行
い、図2(d) に示すように、基板1と圧電層20との界
面に不純物をドーピングして、この部分に電極5W,5
Eを形成する。この際、電極の厚さは0.1〜1.0μ
mに形成する。その後、図2(e) のように、レジストマ
スク4aを除去し、熱処理を施すことにより、電極部5
W,5Eの不純物を活性化し、該電極部5W,5Eの低
抵抗化を行う。
【0034】ここで電極部は、イオン注入によりドーピ
ングする不純物としてAlを用いた場合についても、圧
電層20の半導体結晶と同様の結晶方位をもち、このA
lドーピングZnO(ZnO:Al)は、例えばZnO
にAlを0.2wt%ドーピングすることにより、抵抗
を、抵抗率1×10-3Ω/cm程度まで下げることが可能
である。
ングする不純物としてAlを用いた場合についても、圧
電層20の半導体結晶と同様の結晶方位をもち、このA
lドーピングZnO(ZnO:Al)は、例えばZnO
にAlを0.2wt%ドーピングすることにより、抵抗
を、抵抗率1×10-3Ω/cm程度まで下げることが可能
である。
【0035】このように電極5W,5Eが基板上に直接
形成されているため、圧電層20の圧電性により、電極
5w,5w’間に印加された高周波により表面弾性波が
励振された時、この振動を直接基板に伝達させることが
できる。しかも、電極5W,5Eは圧電層20と同じ材
料で、圧電層20と同じく基板上に同様の結晶方位でエ
ピタキシャル成長しているため、圧電層20と電極5
W,5Eの間の格子不整合はほとんどなく、圧電層20
の結晶性は良好なものとなる。従って、図7(b)に示し
たような従来装置において問題となっていた圧電層の結
晶性の劣化をなくすことができる。
形成されているため、圧電層20の圧電性により、電極
5w,5w’間に印加された高周波により表面弾性波が
励振された時、この振動を直接基板に伝達させることが
できる。しかも、電極5W,5Eは圧電層20と同じ材
料で、圧電層20と同じく基板上に同様の結晶方位でエ
ピタキシャル成長しているため、圧電層20と電極5
W,5Eの間の格子不整合はほとんどなく、圧電層20
の結晶性は良好なものとなる。従って、図7(b)に示し
たような従来装置において問題となっていた圧電層の結
晶性の劣化をなくすことができる。
【0036】このような本実施例1では、半導体である
圧電層20に不純物をイオン注入して低抵抗化すること
により、圧電層20の結晶性を損なうことなく、圧電層
20の基板1との界面部分に直接電極5W,5Eが形成
された薄膜SAWフィルタを製造することができるの
で、電極5w,5w’間に印加された高周波が表面弾性
波に変換された時、これを直接基板1に伝達させること
ができ、しかも、電極5W,5Eは圧電層20と同じ材
料で圧電層20と同じく基板上にエピタキシャル成長し
ているため、圧電層20と電極5W,5Eとの間の格子
不整合は少なく、圧電層20の結晶性は極めて良好であ
り、圧電層20の結晶性の不良による圧電性劣化を生ず
ることがない。従って、動作特性の良好な薄膜SAWフ
ィルタを容易に製造できる効果がある。
圧電層20に不純物をイオン注入して低抵抗化すること
により、圧電層20の結晶性を損なうことなく、圧電層
20の基板1との界面部分に直接電極5W,5Eが形成
された薄膜SAWフィルタを製造することができるの
で、電極5w,5w’間に印加された高周波が表面弾性
波に変換された時、これを直接基板1に伝達させること
ができ、しかも、電極5W,5Eは圧電層20と同じ材
料で圧電層20と同じく基板上にエピタキシャル成長し
ているため、圧電層20と電極5W,5Eとの間の格子
不整合は少なく、圧電層20の結晶性は極めて良好であ
り、圧電層20の結晶性の不良による圧電性劣化を生ず
ることがない。従って、動作特性の良好な薄膜SAWフ
ィルタを容易に製造できる効果がある。
【0037】実施例2.図3は、本実施の形態1におけ
る実施例2による薄膜SAWフィルタの製造工程を示し
た断面図であり、図中5は不純物として、例えばAlを
ドーピングし、低抵抗化された低抵抗半導体電極層であ
る。
る実施例2による薄膜SAWフィルタの製造工程を示し
た断面図であり、図中5は不純物として、例えばAlを
ドーピングし、低抵抗化された低抵抗半導体電極層であ
る。
【0038】まず、図3(a) に示すように、基板1上に
不純物を含む半導体電極層5をエピタキシャル成長さ
せ、ポストアニールにより、不純物を活性化させ、低抵
抗化する。
不純物を含む半導体電極層5をエピタキシャル成長さ
せ、ポストアニールにより、不純物を活性化させ、低抵
抗化する。
【0039】その後、図3(b) に示すように、レジスト
4を塗布し、これを露光してパターニングし、図3(c)
に示すようなレジストマスク4bを形成する。その後、
図3(d) に示すように、ウエットあるいはドライエッチ
ングにより、半導体電極層5をパタ−ニングして電極を
形成する。その後、レジスト4bを除去し、電極部5
W,5Eとする。
4を塗布し、これを露光してパターニングし、図3(c)
に示すようなレジストマスク4bを形成する。その後、
図3(d) に示すように、ウエットあるいはドライエッチ
ングにより、半導体電極層5をパタ−ニングして電極を
形成する。その後、レジスト4bを除去し、電極部5
W,5Eとする。
【0040】次に、圧電層20を、基板1,及び電極5
W,5E上にエピタキシャル成長させて、図3(f)に示
す構造の薄膜SAWフィルタを得る。
W,5E上にエピタキシャル成長させて、図3(f)に示
す構造の薄膜SAWフィルタを得る。
【0041】ここでも上記実施例1で述べたように、電
極部5W,5Eと圧電層20との結晶方向は等しく、圧
電層20の成長を行う際にも電極部5W,5Eにより結
晶性が劣化することはない。
極部5W,5Eと圧電層20との結晶方向は等しく、圧
電層20の成長を行う際にも電極部5W,5Eにより結
晶性が劣化することはない。
【0042】このような本実施例2では、基板上に、半
導体である圧電層20と同じ物質に不純物をドーピング
して低抵抗化したものをエピタキシャル成長し、エッチ
ングにより電極5W,5Eを形成し、さらにその上部に
電極材と同じ結晶構造の圧電層20をエピタキシャル成
長することにより、圧電層20と基板1との界面の基板
上に直接電極5W,5Eが形成された薄膜SAWフィル
タを製造することができるので、電極5w,5w’間に
印加された高周波が表面弾性波に変換された時、これを
直接基板1に伝達させることができ、しかも、電極5
W,5Eは圧電層20と同じ材料で圧電層20と同じく
基板上にエピタキシャル成長しているため、圧電層20
と電極5W,5Eとの間の格子不整合は少なく、圧電層
20の結晶性は極めて良好であり、圧電層20の結晶性
の不良による圧電性劣化を生ずることがない。従って、
動作特性の良好な薄膜SAWフィルタを容易に製造でき
る効果がある。
導体である圧電層20と同じ物質に不純物をドーピング
して低抵抗化したものをエピタキシャル成長し、エッチ
ングにより電極5W,5Eを形成し、さらにその上部に
電極材と同じ結晶構造の圧電層20をエピタキシャル成
長することにより、圧電層20と基板1との界面の基板
上に直接電極5W,5Eが形成された薄膜SAWフィル
タを製造することができるので、電極5w,5w’間に
印加された高周波が表面弾性波に変換された時、これを
直接基板1に伝達させることができ、しかも、電極5
W,5Eは圧電層20と同じ材料で圧電層20と同じく
基板上にエピタキシャル成長しているため、圧電層20
と電極5W,5Eとの間の格子不整合は少なく、圧電層
20の結晶性は極めて良好であり、圧電層20の結晶性
の不良による圧電性劣化を生ずることがない。従って、
動作特性の良好な薄膜SAWフィルタを容易に製造でき
る効果がある。
【0043】実施の形態2. 構成1.本発明の実施の形態2における薄膜SAWフィ
ルタは、図4,及び図5を参照すると、基板(1)上に
エピタキシャル成長により形成された半導体よりなる圧
電層(20)と、圧電層(20)の基板(1)との界面
部分に不純物をドーピングして形成された電極部(5
W,5E)と、さらに電極部(5W,5E)上部の該電
極部(5W,5E)とは離れた,圧電層(20)中に、
不純物をドーピングしてなる第2の電極部(5W-2,5
E-2)とを、備えたもので、これによりエピタキシャル
成長による圧電層(20)の結晶方向を乱すことなく、
圧電層(20)の基板(1)との界面部分,及び電極
(5W,5E)とは離れた圧電層(20)中に電極(5
W-2,5E-2)を形成することができる。
ルタは、図4,及び図5を参照すると、基板(1)上に
エピタキシャル成長により形成された半導体よりなる圧
電層(20)と、圧電層(20)の基板(1)との界面
部分に不純物をドーピングして形成された電極部(5
W,5E)と、さらに電極部(5W,5E)上部の該電
極部(5W,5E)とは離れた,圧電層(20)中に、
不純物をドーピングしてなる第2の電極部(5W-2,5
E-2)とを、備えたもので、これによりエピタキシャル
成長による圧電層(20)の結晶方向を乱すことなく、
圧電層(20)の基板(1)との界面部分,及び電極
(5W,5E)とは離れた圧電層(20)中に電極(5
W-2,5E-2)を形成することができる。
【0044】構成2.本実施の形態2における薄膜SA
Wフィルタの製造方法は、図4を参照すると、実施の形
態1で、圧電層(20)の基板(1)との界面部分に不
純物をドーピングして電極部(5W,5E)を形成した
のち、さらにレジストマスク(4a)を用いてイオン注
入を行い、電極(5W,5E)上部の該電極(5W,5
E)とは離れた圧電層(20)中に,低抵抗の第2の電
極(5W-2,5E-2)を形成する工程を含むもので、こ
れによりエピタキシャル成長による圧電層(20)の結
晶方向を乱すことなく、少ない工程で基板(1)と圧電
層(20)の界面の該圧電層,及び電極(5W,5E)
とは離れた圧電層(20)中に電極(5W-2,5E-2)
を形成することができる。
Wフィルタの製造方法は、図4を参照すると、実施の形
態1で、圧電層(20)の基板(1)との界面部分に不
純物をドーピングして電極部(5W,5E)を形成した
のち、さらにレジストマスク(4a)を用いてイオン注
入を行い、電極(5W,5E)上部の該電極(5W,5
E)とは離れた圧電層(20)中に,低抵抗の第2の電
極(5W-2,5E-2)を形成する工程を含むもので、こ
れによりエピタキシャル成長による圧電層(20)の結
晶方向を乱すことなく、少ない工程で基板(1)と圧電
層(20)の界面の該圧電層,及び電極(5W,5E)
とは離れた圧電層(20)中に電極(5W-2,5E-2)
を形成することができる。
【0045】構成3.また、本実施の形態2における薄
膜SAWフィルタの製造方法は、図5を参照すると、上
記実施の形態1で、圧電層(20)の基板(1)との界
面部分に不純物をドーピングして電極部(5W,5E)
を形成したのち、その圧電層(20)の表面に、さらに
エピタキシャル成長により、不純物を含み低抵抗化され
た半導体よりなる第2の電極層(5-2)を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク(4c)を形成し、レジストマスク
(4c)をマスクとして、第2の電極層(5-2)をエッ
チングし、圧電層(20)上に第2の電極(5W-2,5
E-2)を形成する工程と、該第2の電極(5W-2,5E
-2)を覆うように、エピタキシャル成長により半導体よ
りなる圧電層(20)を形成する工程とを含むもので、
これによりエピタキシャル成長による圧電層(20)の
結晶方向を乱すことなく、上記圧電層(20)の上記基
板(1)との界面部分,及び電極(5E,5W)とは離
れた上記圧電層(20)中に第2の電極(5W-2,5E
-2)を形成することができる。
膜SAWフィルタの製造方法は、図5を参照すると、上
記実施の形態1で、圧電層(20)の基板(1)との界
面部分に不純物をドーピングして電極部(5W,5E)
を形成したのち、その圧電層(20)の表面に、さらに
エピタキシャル成長により、不純物を含み低抵抗化され
た半導体よりなる第2の電極層(5-2)を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク(4c)を形成し、レジストマスク
(4c)をマスクとして、第2の電極層(5-2)をエッ
チングし、圧電層(20)上に第2の電極(5W-2,5
E-2)を形成する工程と、該第2の電極(5W-2,5E
-2)を覆うように、エピタキシャル成長により半導体よ
りなる圧電層(20)を形成する工程とを含むもので、
これによりエピタキシャル成長による圧電層(20)の
結晶方向を乱すことなく、上記圧電層(20)の上記基
板(1)との界面部分,及び電極(5E,5W)とは離
れた上記圧電層(20)中に第2の電極(5W-2,5E
-2)を形成することができる。
【0046】実施例1.図4は本実施の形態2における
第1の実施例による薄膜SAWフィルタの製造工程を示
す断面図である。図において図2と同一符号は同一また
は相当する部分を示す。
第1の実施例による薄膜SAWフィルタの製造工程を示
す断面図である。図において図2と同一符号は同一また
は相当する部分を示す。
【0047】先ず、実施の形態1における実施例1で説
明したものと同様に、基板1上にエピタキシャル成長し
た圧電層20の上にレジストを塗布し、このレジストを
パターニングして図4に示すようなレジストマスク4a
を形成する。このレジストマスク4aをマスクにして、
基板1と圧電層20との界面の圧電層に、イオン注入に
よりAlなどの不純物をドーピングして図4(b) に示す
ような電極5W,5Eを形成する。
明したものと同様に、基板1上にエピタキシャル成長し
た圧電層20の上にレジストを塗布し、このレジストを
パターニングして図4に示すようなレジストマスク4a
を形成する。このレジストマスク4aをマスクにして、
基板1と圧電層20との界面の圧電層に、イオン注入に
よりAlなどの不純物をドーピングして図4(b) に示す
ような電極5W,5Eを形成する。
【0048】本実施の形態2における実施例1ではさら
に続いて、上記イオン注入とは異なる注入エネルギー
で、電極5W,5E上部の該電極5W,5Eとは離れた
位置に、Alなどの不純物をドーピングして第2の電極
5W-2,5E-2を形成した後、レジストマスク4aを除
去し、熱処理を施すことにより、電極部の不純物を活性
化し、図4(c) に示すような該各電極部(5W,5E,
5W-2,5E-2)の低抵抗化を行う。
に続いて、上記イオン注入とは異なる注入エネルギー
で、電極5W,5E上部の該電極5W,5Eとは離れた
位置に、Alなどの不純物をドーピングして第2の電極
5W-2,5E-2を形成した後、レジストマスク4aを除
去し、熱処理を施すことにより、電極部の不純物を活性
化し、図4(c) に示すような該各電極部(5W,5E,
5W-2,5E-2)の低抵抗化を行う。
【0049】本実施の形態2の実施例1では、イオン注
入の際の注入エネルギーを変えることで、複数の電極層
を形成することができる。
入の際の注入エネルギーを変えることで、複数の電極層
を形成することができる。
【0050】このように本実施例1では、上記各イオン
注入工程での注入エネルギーをそれぞれ変えることによ
り、圧電層20の基板1との界面部分に加えて、上記電
極上部の該電極とは離れた位置に、さらに電極を形成す
ることができ、より容易な工程で圧電層20の結晶性を
損なうことなく該圧電層20中に複数の電極層を有する
薄膜SAWフィルタを製造することができる。また、こ
の薄膜SAWフィルタは、圧電層20の中に複数の電極
を有するので、上記実施の形態1における効果に加え、
圧電作用を、基板1と圧電層20との界面に限ることな
く、複数同時に起こすことができるため、圧電効率を大
きく向上することができる。
注入工程での注入エネルギーをそれぞれ変えることによ
り、圧電層20の基板1との界面部分に加えて、上記電
極上部の該電極とは離れた位置に、さらに電極を形成す
ることができ、より容易な工程で圧電層20の結晶性を
損なうことなく該圧電層20中に複数の電極層を有する
薄膜SAWフィルタを製造することができる。また、こ
の薄膜SAWフィルタは、圧電層20の中に複数の電極
を有するので、上記実施の形態1における効果に加え、
圧電作用を、基板1と圧電層20との界面に限ることな
く、複数同時に起こすことができるため、圧電効率を大
きく向上することができる。
【0051】実施例2.図5は本実施の形態2における
第2の実施例による薄膜SAWフィルタの製造工程を示
す断面図である。図において図2と同一符号は同一また
は相当する部分を示す。先ず、予め、実施の形態1にお
ける実施例1で説明したように、圧電層20の基板1と
の界面部分に電極5W,5Eを形成し、さらにレジスト
マスク4aを除去した状態の圧電層20表面、あるいは
実施の形態1における実施例2で説明したように、基板
1上に形成した電極5W,5Eを覆うように圧電層20
をエピタキシャル成長した後の圧電層20表面に、図5
(a) に示すように、この圧電層20上に不純物を含む低
抵抗半導体電極層をさらにエピタキシャル成長させ、ポ
ストアニールにより、不純物を活性化させ、低抵抗化す
る。
第2の実施例による薄膜SAWフィルタの製造工程を示
す断面図である。図において図2と同一符号は同一また
は相当する部分を示す。先ず、予め、実施の形態1にお
ける実施例1で説明したように、圧電層20の基板1と
の界面部分に電極5W,5Eを形成し、さらにレジスト
マスク4aを除去した状態の圧電層20表面、あるいは
実施の形態1における実施例2で説明したように、基板
1上に形成した電極5W,5Eを覆うように圧電層20
をエピタキシャル成長した後の圧電層20表面に、図5
(a) に示すように、この圧電層20上に不純物を含む低
抵抗半導体電極層をさらにエピタキシャル成長させ、ポ
ストアニールにより、不純物を活性化させ、低抵抗化す
る。
【0052】その後、レジストを塗布し、これをパター
ニングして図5(b) に示すようなレジストマスク4cを
設け、ウエットあるいはドライエッチングにより、半導
体電極層5-2をパタ−ニングして電極5W-2,5E-2を
形成する。その後、レジストマスク4cを除去し、この
電極5W-2,5E-2の上部に、圧電層20を、さらにエ
ピタキシャル成長させて、図5(c)に示すような構造を
有する薄膜SAWフィルタを得る。
ニングして図5(b) に示すようなレジストマスク4cを
設け、ウエットあるいはドライエッチングにより、半導
体電極層5-2をパタ−ニングして電極5W-2,5E-2を
形成する。その後、レジストマスク4cを除去し、この
電極5W-2,5E-2の上部に、圧電層20を、さらにエ
ピタキシャル成長させて、図5(c)に示すような構造を
有する薄膜SAWフィルタを得る。
【0053】本実施例2では、すでに圧電層20中に電
極5W,5Eが形成されている該圧電層20上に、本実
施例2で示した工程をさらに行うことで圧電層中に複数
の電極層が形成された薄膜SAWフィルタを形成するこ
とができる。
極5W,5Eが形成されている該圧電層20上に、本実
施例2で示した工程をさらに行うことで圧電層中に複数
の電極層が形成された薄膜SAWフィルタを形成するこ
とができる。
【0054】このように本実施例2では、すでに圧電層
20中に電極5W,5Eが形成されている該圧電層20
上に、不純物を含む半導体電極層をさらにエピタキシャ
ル成長させ、これを低抵抗化したのちレジストマスクを
用いてエッチングすることにより電極5W-2,5E-2を
形成し、これを覆うように圧電層20をエピタキシャル
成長することにより、圧電層20の結晶性を損なうこと
なく該圧電層20中に複数の電極層が形成された薄膜S
AWフィルタを容易な工程で製造することができる。
20中に電極5W,5Eが形成されている該圧電層20
上に、不純物を含む半導体電極層をさらにエピタキシャ
ル成長させ、これを低抵抗化したのちレジストマスクを
用いてエッチングすることにより電極5W-2,5E-2を
形成し、これを覆うように圧電層20をエピタキシャル
成長することにより、圧電層20の結晶性を損なうこと
なく該圧電層20中に複数の電極層が形成された薄膜S
AWフィルタを容易な工程で製造することができる。
【0055】また、この薄膜SAWフィルタは、圧電層
20の中に複数の電極を有するので、上記実施例1と同
様、圧電作用を、基板1と圧電層20との界面部分に限
ることなく、複数同時に起こすことができ、圧電効率を
大きく向上することができる。
20の中に複数の電極を有するので、上記実施例1と同
様、圧電作用を、基板1と圧電層20との界面部分に限
ることなく、複数同時に起こすことができ、圧電効率を
大きく向上することができる。
【0056】実施の形態3. 構成1.本発明の実施の形態3における薄膜SAWフィ
ルタは、図6を参照すると、上記各実施の形態に記載の
薄膜SAWフィルタにおいて、その圧電層(20)の表
面にさらに電極(5E-3, 5W-3)を備えたもので、こ
れによりエピタキシャル成長による圧電層(20)の結
晶方向を乱すことなく,圧電層(20)の基板(1)と
の界面部分に形成された電極(5W,5E)に加え、圧
電層(20)表面にさらに電極(5W-3,5E-3)を形
成することができる。
ルタは、図6を参照すると、上記各実施の形態に記載の
薄膜SAWフィルタにおいて、その圧電層(20)の表
面にさらに電極(5E-3, 5W-3)を備えたもので、こ
れによりエピタキシャル成長による圧電層(20)の結
晶方向を乱すことなく,圧電層(20)の基板(1)と
の界面部分に形成された電極(5W,5E)に加え、圧
電層(20)表面にさらに電極(5W-3,5E-3)を形
成することができる。
【0057】構成2.本実施の形態3における薄膜SA
Wフィルタの製造方法は、図6を参照すると、上記各実
施の形態での工程の後に、圧電層(20)上面に、さら
にエピタキシャル成長により、不純物を含み低抵抗化さ
れた半導体よりなる表面電極層(5-3)を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク(4d)を形成し、該レジストマスク
(4d)をマスクとして、表面電極層(5-3)をエッチ
ングし、圧電層(20)上に表面電極(5E-3,5W-
3)を形成する工程とを含むもので、これによりエピタ
キシャル成長による圧電層(20)の結晶方向を乱すこ
となく圧電層(20)の基板(1)との界面部分に形成
された電極(5W,5E)に加え、さらに、電極(5
W,5E)とは離れた圧電層(20)上面に電極(5E
-3,5W-3)を形成することができる。
Wフィルタの製造方法は、図6を参照すると、上記各実
施の形態での工程の後に、圧電層(20)上面に、さら
にエピタキシャル成長により、不純物を含み低抵抗化さ
れた半導体よりなる表面電極層(5-3)を形成する工程
と、その上にレジストを形成し、これをパターニングし
てレジストマスク(4d)を形成し、該レジストマスク
(4d)をマスクとして、表面電極層(5-3)をエッチ
ングし、圧電層(20)上に表面電極(5E-3,5W-
3)を形成する工程とを含むもので、これによりエピタ
キシャル成長による圧電層(20)の結晶方向を乱すこ
となく圧電層(20)の基板(1)との界面部分に形成
された電極(5W,5E)に加え、さらに、電極(5
W,5E)とは離れた圧電層(20)上面に電極(5E
-3,5W-3)を形成することができる。
【0058】構成3.本実施の形態3における薄膜SA
Wフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層(20)上面に、金属よりなる表面電極を
さらに形成する工程を含むもので、これによりエピタキ
シャル成長による圧電層(20)の結晶方向を乱すこと
なく圧電層(20)の基板(1)との界面部分に形成さ
れた電極(5W,5E)に加え、さらに、電極(5W,
5E)とは離れた圧電層(20)上面に電極を形成する
ことができる。
Wフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層(20)上面に、金属よりなる表面電極を
さらに形成する工程を含むもので、これによりエピタキ
シャル成長による圧電層(20)の結晶方向を乱すこと
なく圧電層(20)の基板(1)との界面部分に形成さ
れた電極(5W,5E)に加え、さらに、電極(5W,
5E)とは離れた圧電層(20)上面に電極を形成する
ことができる。
【0059】構成4.本実施の形態3における薄膜SA
Wフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層(20)上部に、さらにレジストマスクを
用いてイオン注入を行い、上記各電極上部の該電極とは
離れた上記圧電層上部に,低抵抗の表面電極を形成する
工程を含むもので、これによりエピタキシャル成長によ
る圧電層(20)の結晶方向を乱すことなく圧電層(2
0)の基板(1)との界面部分に形成された電極(5
W,5E)に加え、さらに、電極(5W,5E)とは離
れた圧電層(20)上部に電極を形成することができ
る。
Wフィルタの製造方法は、上記各実施の形態での工程の
後に、圧電層(20)上部に、さらにレジストマスクを
用いてイオン注入を行い、上記各電極上部の該電極とは
離れた上記圧電層上部に,低抵抗の表面電極を形成する
工程を含むもので、これによりエピタキシャル成長によ
る圧電層(20)の結晶方向を乱すことなく圧電層(2
0)の基板(1)との界面部分に形成された電極(5
W,5E)に加え、さらに、電極(5W,5E)とは離
れた圧電層(20)上部に電極を形成することができ
る。
【0060】実施例1.図6は、本実施の形態3におけ
る実施例1による薄膜SAWフィルタを製造する工程を
示した断面図である。まず、上記実施の形態2における
各実施例により形成された薄膜SAWフィルタの圧電層
20の上面に図6(a) に示すように、不純物を含む半導
体電極層をさらにエピタキシャル成長させ、ポストアニ
ールにより、不純物を活性化させ、低抵抗化した電極層
5-3を形成する。次に、形成した電極層5-3上にレジス
トを塗布し、これをパターニングし、図6(b) に示すよ
うなレジストマスク4dを形成したのち、電極層5-3を
エッチングして図6(c) に示した電極5W-3,5E-3を
形成する。ここで形成する電極の材料は本実施例1で
は、低抵抗の半導体をエピタキシャル成長したものにつ
いて説明したが、従来のSAWフィルタで用いたような
金属材料により形成してもよい。
る実施例1による薄膜SAWフィルタを製造する工程を
示した断面図である。まず、上記実施の形態2における
各実施例により形成された薄膜SAWフィルタの圧電層
20の上面に図6(a) に示すように、不純物を含む半導
体電極層をさらにエピタキシャル成長させ、ポストアニ
ールにより、不純物を活性化させ、低抵抗化した電極層
5-3を形成する。次に、形成した電極層5-3上にレジス
トを塗布し、これをパターニングし、図6(b) に示すよ
うなレジストマスク4dを形成したのち、電極層5-3を
エッチングして図6(c) に示した電極5W-3,5E-3を
形成する。ここで形成する電極の材料は本実施例1で
は、低抵抗の半導体をエピタキシャル成長したものにつ
いて説明したが、従来のSAWフィルタで用いたような
金属材料により形成してもよい。
【0061】電極を金属で形成する場合は、圧電層20
の上面に電極用金属層を形成したものを準備し、図6
(b) に示したようなレジストマスク4dを設け、Arガ
スを用いたドライエッチングにより電極用金属層をエッ
チングすることにより、図6(c) で示した電極5W-3,
5E-3と同様の位置に表面電極を形成する。
の上面に電極用金属層を形成したものを準備し、図6
(b) に示したようなレジストマスク4dを設け、Arガ
スを用いたドライエッチングにより電極用金属層をエッ
チングすることにより、図6(c) で示した電極5W-3,
5E-3と同様の位置に表面電極を形成する。
【0062】このように本実施例1では、上記各実施例
で、圧電層20の基板1との界面部分,及び圧電層20
中に、低抵抗の半導体電極を形成した後、さらに圧電層
20の上部に電極を形成したので、圧電層20表面にも
電極を有する薄膜SAWフィルタを得ることができ、上
記各実施例の効果に加え、圧電作用を、基板1と圧電層
20との界面に限ることなく、複数同時に起こすことが
できるため、圧電効率を大きく向上することができる。
で、圧電層20の基板1との界面部分,及び圧電層20
中に、低抵抗の半導体電極を形成した後、さらに圧電層
20の上部に電極を形成したので、圧電層20表面にも
電極を有する薄膜SAWフィルタを得ることができ、上
記各実施例の効果に加え、圧電作用を、基板1と圧電層
20との界面に限ることなく、複数同時に起こすことが
できるため、圧電効率を大きく向上することができる。
【0063】実施例2.本実施の形態3における実施例
2は、表面電極をイオン注入により形成するものであ
り、上記実施の形態2における実施例1で述べたよう
に、圧電層20上にレジストマスク4aを設け(図4
(b) )、これをマスクに電極5W,5E,及び電極5W
-2,5E-2を形成したのち、さらに注入エネルギーを変
えることにより圧電層20の表面付近にAlなどの不純
物をイオン注入してなる電極層(図示せず)を形成す
る。
2は、表面電極をイオン注入により形成するものであ
り、上記実施の形態2における実施例1で述べたよう
に、圧電層20上にレジストマスク4aを設け(図4
(b) )、これをマスクに電極5W,5E,及び電極5W
-2,5E-2を形成したのち、さらに注入エネルギーを変
えることにより圧電層20の表面付近にAlなどの不純
物をイオン注入してなる電極層(図示せず)を形成す
る。
【0064】このように本実施例2では、上記各実施例
で説明したように、圧電層20の基板1との界面部分,
及び圧電層20中に、低抵抗の半導体電極を形成した
後、圧電層20上に形成されたレジストマスクをマスク
に圧電層20の表面部分にAlなどの不純物をイオン注
入してなる電極層を形成するので、上記実施例1同様の
効果を有する薄膜SAWフィルタをより容易な工程で製
造する事ができる。
で説明したように、圧電層20の基板1との界面部分,
及び圧電層20中に、低抵抗の半導体電極を形成した
後、圧電層20上に形成されたレジストマスクをマスク
に圧電層20の表面部分にAlなどの不純物をイオン注
入してなる電極層を形成するので、上記実施例1同様の
効果を有する薄膜SAWフィルタをより容易な工程で製
造する事ができる。
【0065】本実施の形態3では、圧電層20の基板1
との界面部分と、上記圧電層20中とに2層の電極を有
するものを基に、その圧電層20の表面にさらに表面電
極5W-3,5E-3を形成する例を示したが、基になる薄
膜SAWフィルタは、圧電層中にさらに多くの電極を有
するものであっても、また、圧電層20の基板1との界
面だけに電極が形成されているものであってもよい。
との界面部分と、上記圧電層20中とに2層の電極を有
するものを基に、その圧電層20の表面にさらに表面電
極5W-3,5E-3を形成する例を示したが、基になる薄
膜SAWフィルタは、圧電層中にさらに多くの電極を有
するものであっても、また、圧電層20の基板1との界
面だけに電極が形成されているものであってもよい。
【図1】 本発明の実施の形態1の実施例1による薄膜
SAWフィルタの構造を示す断面図である。
SAWフィルタの構造を示す断面図である。
【図2】 本発明の実施の形態1の実施例1による薄膜
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(e) である。
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(e) である。
【図3】 本発明の実施の形態1の実施例2による薄膜
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(f) である。
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(f) である。
【図4】 本発明の実施の形態2の実施例1による薄膜
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図5】 本発明の実施の形態2の実施例2による薄膜
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図6】 本発明の実施の形態3の実施例1による薄膜
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
SAWフィルタの製造方法における各工程での処理を説
明する図(a) 〜(c) である。
【図7】 従来の薄膜SAWフィルタの構造を示す図で
あり、(a),(b) は断面図、(c) は上方から見た図であ
る。
あり、(a),(b) は断面図、(c) は上方から見た図であ
る。
【図8】 従来の薄膜SAWフィルタの製造方法におけ
る各工程での処理を説明するための図(a) 〜(f) であ
る。
る各工程での処理を説明するための図(a) 〜(f) であ
る。
1 基板、2 圧電層、20 圧電層、3 電極用金
属、3W 入力側電極、3E 出力側電極、4 レジス
ト、4a〜4d レジストマスク、5 低抵抗半導体電
極層、5W 入力側低抵抗半導体電極、5E 出力側低
抵抗半導体電極。
属、3W 入力側電極、3E 出力側電極、4 レジス
ト、4a〜4d レジストマスク、5 低抵抗半導体電
極層、5W 入力側低抵抗半導体電極、5E 出力側低
抵抗半導体電極。
Claims (11)
- 【請求項1】 基板上にエピタキシャル成長により形成
された半導体よりなる圧電層と、 上記圧電層の上記基板との界面部分に不純物をドーピン
グして形成された電極部とを備えたことを特徴とする薄
膜表面弾性波フィルタ。 - 【請求項2】 請求項1に記載の薄膜表面弾性波フィル
タにおいて、 上記電極部上部の該電極部とは離れた,上記圧電層中に
不純物をドーピングして形成された第2の電極部を、さ
らに備えたことを特徴とする薄膜表面弾性波フィルタ。 - 【請求項3】 請求項1または2に記載の薄膜表面弾性
波フィルタにおいて、 上記圧電層の上面に表面電極部をさらに備えたことを特
徴とする薄膜表面弾性波フィルタ。 - 【請求項4】 請求項1ないし3のいずれかに記載の薄
膜表面弾性波フィルタにおいて、 上記基板の材料はα−Al2 O3 よりなり、圧電層の材
料はZnOよりなることを特徴とする薄膜表面弾性波フ
ィルタ。 - 【請求項5】 基板上にエピタキシャル成長により半導
体よりなる圧電層を形成する工程と、 該圧電層上にレジストを形成し、これをパターニングし
てレジストマスクを形成する工程と、 上記レジストマスクをマスクとして、上記圧電層にイオ
ン注入を行い、上記基板と上記圧電層との界面に低抵抗
の電極部を形成する工程とを含むことを特徴とする薄膜
表面弾性波フィルタの製造方法。 - 【請求項6】 基板上にエピタキシャル成長により不純
物を含み低抵抗化された半導体よりなる電極層を形成す
る工程と、 該電極層上にレジストを形成し、これをパターニングし
てレジストマスクを形成する工程と、 上記レジストマスクをマスクとして上記電極層をエッチ
ングし、上記基板上に低抵抗の電極を形成する工程と、 上記低抵抗の電極を覆うように、エピタキシャル成長に
より半導体よりなる圧電層を形成する工程とを備えたこ
とを特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項7】 請求項5または6に記載の薄膜表面弾性
波フィルタの製造方法において、 上記工程の後に、さらにエピタキシャル成長により、不
純物を含み低抵抗化された半導体よりなる第2の電極層
を形成する工程と、 該第2の電極層上にレジストを形成し、これをパターニ
ングしてレジストマスクを形成し、該レジストマスクを
マスクとして、上記第2の電極層をエッチングし、上記
圧電層上に第2の電極を形成する工程と、 上記第2の電極を覆うように、エピタキシャル成長によ
り半導体よりなる圧電層を形成する工程とを含むことを
特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項8】 請求項5または6に記載の薄膜表面弾性
波フィルタの製造方法において、 上記工程の後に、さらにレジストマスクを用いてイオン
注入を行い、上記電極上部の該電極とは離れた上記圧電
層中に,低抵抗の第2の電極を形成する工程を含むこと
を特徴とする薄膜表面弾性波フィルタの製造方法。 - 【請求項9】 請求項5ないし8のいずれかに記載の薄
膜表面弾性波フィルタの製造方法において、 上記工程の後に、上記圧電層上面に、金属よりなる表面
電極をさらに形成する工程を含むことを特徴とする薄膜
表面弾性波フィルタの製造方法。 - 【請求項10】 請求項5ないし8のいずれかに記載の
薄膜表面弾性波フィルタの製造方法において、 上記工程の後に、さらにエピタキシャル成長により、不
純物を含み低抵抗化された半導体よりなる表面電極層を
形成する工程と、 該表面電極層上にレジストを形成し、これをパターニン
グしてレジストマスクを形成し、該レジストマスクをマ
スクとして、上記表面電極層をエッチングし、上記圧電
層上に表面電極を形成する工程とを含むことを特徴とす
る薄膜表面弾性波フィルタの製造方法。 - 【請求項11】 請求項5ないし8のいずれかに記載の
薄膜表面弾性波フィルタの製造方法において、 上記工程の後に、さらにレジストマスクを用いてイオン
注入を行い、上記各電極上部の該電極とは離れた上記圧
電層の表面部分に,低抵抗の表面電極を形成する工程を
含むことを特徴とする薄膜表面弾性波フィルタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26048895A JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ,及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24368694 | 1994-10-07 | ||
JP6-243686 | 1994-10-07 | ||
JP26048895A JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ,及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08162881A true JPH08162881A (ja) | 1996-06-21 |
Family
ID=26536378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26048895A Pending JPH08162881A (ja) | 1994-10-07 | 1995-10-06 | 薄膜表面弾性波フィルタ,及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08162881A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534895B2 (en) | 2000-05-01 | 2003-03-18 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer |
JP2013545353A (ja) * | 2010-10-15 | 2013-12-19 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 均質な材料から形成された不均質な音響構造 |
KR20170039650A (ko) * | 2014-08-07 | 2017-04-11 | 인텔 코포레이션 | 이면측 다이 평면형 디바이스 및 saw 필터를 형성하기 위한 방법 및 장치 |
-
1995
- 1995-10-06 JP JP26048895A patent/JPH08162881A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534895B2 (en) | 2000-05-01 | 2003-03-18 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer |
JP2013545353A (ja) * | 2010-10-15 | 2013-12-19 | コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ | 均質な材料から形成された不均質な音響構造 |
US9209779B2 (en) | 2010-10-15 | 2015-12-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Heterogenous acoustic structure formed from a homogeneous material |
KR20170039650A (ko) * | 2014-08-07 | 2017-04-11 | 인텔 코포레이션 | 이면측 다이 평면형 디바이스 및 saw 필터를 형성하기 위한 방법 및 장치 |
JP2017532804A (ja) * | 2014-08-07 | 2017-11-02 | インテル・コーポレーション | 裏側ダイプレーナデバイスおよびsawフィルタを形成するための方法および装置 |
US10290598B2 (en) | 2014-08-07 | 2019-05-14 | Intel Corporation | Method and apparatus for forming backside die planar devices and saw filter |
US11037896B2 (en) | 2014-08-07 | 2021-06-15 | Intel Corporation | Method and apparatus for forming backside die planar devices and saw filter |
KR20210122919A (ko) * | 2014-08-07 | 2021-10-12 | 인텔 코포레이션 | 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107317560B (zh) | 一种温度补偿表面声波器件及其制备方法 | |
JP3703773B2 (ja) | 水晶振動子の製造方法 | |
JPH0983029A (ja) | 薄膜圧電素子の製造方法 | |
CN111262543A (zh) | 一种钪掺杂氮化铝兰姆波谐振器与制备方法 | |
JP2017112585A (ja) | 音響共振器及びその製造方法 | |
CN1894849A (zh) | 制造压电薄膜器件的方法和压电薄膜器件 | |
US5633616A (en) | Thin film saw filter including doped electrodes | |
CN212163290U (zh) | 一种钪掺杂氮化铝兰姆波谐振器 | |
JPH08162881A (ja) | 薄膜表面弾性波フィルタ,及びその製造方法 | |
KR100609508B1 (ko) | 에어갭 타입 에프비에이알장치 및 그 제조방법 | |
CN114899303A (zh) | 半导体装置 | |
JP2007288504A (ja) | 圧電薄膜共振子 | |
JP2005150990A (ja) | 薄膜バルク波共振器ウェハ及び薄膜バルク波共振器の製造方法 | |
US5111100A (en) | Surface acoustic wave device and method for fabricating same | |
JP2857456B2 (ja) | 半導体膜の製造方法 | |
JPH07122960A (ja) | 弾性表面波素子 | |
WO2024094195A1 (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
US20240120898A1 (en) | Bulk filter | |
JPH025331B2 (ja) | ||
JPH0626181B2 (ja) | 半導体基板の製造方法 | |
JP2001094383A (ja) | 弾性表面波装置およびその製造方法 | |
JPS6167253A (ja) | 半導体装置 | |
JPH06104680A (ja) | 表面弾性波素子 | |
JP2006270608A (ja) | 弾性波デバイスの製造方法 | |
JP2544781B2 (ja) | 半導体素子の製造方法 |