JP2017532804A - 裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置 - Google Patents

裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置 Download PDF

Info

Publication number
JP2017532804A
JP2017532804A JP2017505626A JP2017505626A JP2017532804A JP 2017532804 A JP2017532804 A JP 2017532804A JP 2017505626 A JP2017505626 A JP 2017505626A JP 2017505626 A JP2017505626 A JP 2017505626A JP 2017532804 A JP2017532804 A JP 2017532804A
Authority
JP
Japan
Prior art keywords
die
back side
rdl
passive
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017505626A
Other languages
English (en)
Inventor
ジェイ． リー、ケビン
ジェイ． リー、ケビン
サラスワット、ルチル
ジルマン、ウーウェ
ピー． カウリー、ニコラス
ピー． カウリー、ニコラス
ジェー． ゴールドマン、リチャード
ジェー． ゴールドマン、リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017532804A publication Critical patent/JP2017532804A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

再分布層（ＲＤＬ）を有する第１のダイの裏側と、裏側上に配設された１つまたは複数の受動プレーナデバイスであって、１つまたは複数の受動プレーナデバイスがＲＤＬ中に形成された、１つまたは複数の受動プレーナデバイスと、活性領域を有する第１のダイの表側と、活性領域を１つまたは複数の受動プレーナデバイスに結合するための１つまたは複数のビアとを備える装置について説明する。

Description

分配フィルタ要素、インダクタ、バランなどのプレーナ受動デバイスをモノリシック集積回路（ＩＣ）上に組み込むための本方法は、それらのプレーナ受動デバイスをダイの表側または活性側上に作製することである。ダイの表側は、能動デバイスを有する基板の側である。図１Ａは、ＩＣダイの活性側上にプレーナデバイス（例えば、ストリップラインインターデジタルフィルタ、インダクタ、結合開回路線、およびスタブ型ローパスフィルタ（ＬＰＦ））と、能動デバイス（例えば、位相ロックループ（ＰＬＬ）および入出力トランシーバ（Ｉ／Ｏ））とをもつ、モノリシックＲＦ（無線周波数）ＩＣの上面図１００を示す。プレーナデバイスはダイの活性領域の大きい部分を占める。したがって、より小さいダイを作ることは困難である。
産業界はまた、より高度に集積されたシステムのほうへ動いている。例えば、モバイル通信デバイスは、コスト削減の高い需要ならびに小型化への推進の下で製造され、したがって、単一のシステムオンチップ（ＳｏＣ）上へのますます多くの構成要素の集積は重要な焦点領域である。表面弾性波（ＳＡＷ）フィルタは、現代のモバイル通信デバイスにおいて重要な役割を果たし、バンドパスフィルタ（ＢＰＦ）およびアンテナデュプレクサとして広く使用されている。ＳＡＷフィルタはまた、電気機械部品を含んでいることがあり、送信機回路と受信機回路とを含んでいるＩＣの下の別個のデバイスによる特殊なマイクロマシーニング技術によって作製される。マルチバンド通信デバイス、例えば、ロングタームエボリューション（ＬＴＥ）トランシーバでは、かなりの量のＳＡＷフィルタが必要とされ、それらのＳＡＷフィルタはたいてい、かなりのボード領域を占有する別個の構成要素である。
本開示の実施形態は、下記の詳細な説明から、および本開示の様々な実施形態の添付の図面からより十分に理解されようが、これらは、本開示を特定の実施形態に限定すると取られるべきではなく、説明および理解のためのものにすぎない。
プレーナ受動デバイスが集積回路（ＩＣ）ダイの活性側上に配設されたモノリシック無線周波数（ＲＦ）ＩＣの上面図を示す。 スルーシリコンビア（ＴＳＶ）を有するダイの裏側上の再分布層（ＲＤＬ）レイアウトの上面図を示す。 本開示のいくつかの実施形態による、１つまたは複数のプレーナ受動デバイスがダイの裏側上に配設されたダイの３次元（３Ｄ）図を示す。 本開示のいくつかの実施形態による、１つまたは複数のプレーナ受動デバイスがダイのうちの１つの裏側上に配設された積層ダイの断面図を示す。 本開示のいくつかの実施形態による、ＴＳＶと複数のプレーナ受動デバイスとがダイの裏側上に配設された、ダイの裏側上のＲＤＬレイアウトの上面図を示す。 本開示のいくつかの実施形態による、ダイの裏側上に形成された様々なインダクタの画像を示す。 本開示のいくつかの実施形態による、ダイの裏側上に形成された様々なインダクタの画像を示す。 本開示のいくつかの実施形態による、ダイの裏側上に形成された様々なインダクタの画像を示す。 本開示のいくつかの実施形態による、ダイの裏側上に形成された様々なインダクタの画像を示す。 本開示のいくつかの実施形態による、インターデジタルトランスデューサ（ＩＤＴ）のためにおよび反射器短絡金属ストリップアレイのためにダイの裏側上にＲＤＬフィンガーを有するダイの断面図を示す。 本開示のいくつかの実施形態による、圧電層をもちフリップチップパッケージ中に接合された、図６に関するダイの断面図を示す。 本開示のいくつかの実施形態による、複数の表面弾性波（ＳＡＷ）フィルタがダイの裏側上に形成されたモバイルフォンＲＦ回路アーキテクチャを示す。 本開示のいくつかの実施形態による、複数のＳＡＷフィルタとアンテナとがダイの裏側上に形成されたＲＦフロントエンド回路アーキテクチャを示す。 本開示のいくつかの実施形態による、図９ＡのＳＡＷフィルタとアンテナとを有するダイの裏側上のＲＤＬ層の上面図を示す。 本開示のいくつかの実施形態による、ダイの裏側上にプレーナ受動デバイス（例えば、ＳＡＷフィルタ）を形成する方法のフローチャートを示す。 本開示のいくつかの実施形態による、積層ダイまたは非積層ダイから形成されたＳｏＣ（システムオンチップ）の１つまたは複数のダイの裏側上に形成された受動プレーナデバイスを有する、スマートデバイスまたはコンピュータシステムまたはＳｏＣを示す。
概して、ダイの裏側（すなわち、ダイの基板の裏側）は、裏側の中央の近くに集められたビア（例えば、スルーシリコンビア（ＴＳＶ））のアレイを含むが、裏側の残りはほとんど空きスペースである。これらのビアは、裏側チップ間接続のためにビアのアレイを標準ランディングパッド構成にファンアウトするために使用される。例えば、ビアの約１６μｍピッチアレイは、４０×５０μｍピッチの電子デバイス技術合同協議会（ＪＥＤＥＣ）標準ランディングパッド構成にファンアウトする。様々な実施形態について、ＴＳＶに関して説明する。しかしながら、他のタイプのビアも使用され得る。
図１Ｂは、ＴＳＶアレイ１２１を有するダイの裏側１２４上の再分布層（ＲＤＬ）レイアウトの上面図１２０を示す。ＴＳＶアレイ１２１のズームされた部分１２２は、どのようにＴＳＶが裏側チップ間接続のためにＲＤＬ線を介して標準ＲＤＬランディングパッド構成にファンアウトするのかを示す。（ＴＳＶ１２３によって示されるように）裏側上に点在する数個のＴＳＶを除いて、裏側１２４上の大部分の空間は空である。
いくつかの実施形態では、薄型化されたデバイスウエハの現在使用されていない裏側表面（例えば、裏側領域１２４上の空きスペース）は、プレーナ受動デバイス（例えば、分配フィルタ要素、インダクタ、バランなど）を既存の裏側ＲＤＬ層に組み込むために使用され、このようにして、ダイの表側または活性側上の空間が節約される。ダイの活性側上のこの節約された領域は、追加の能動回路のためにおよび／またはダイサイズ全体をより小さくするために利用可能にされ得る。いくつかの実施形態では、プレーナ受動デバイスは既存の裏側ＲＤＬ層内に作製されるので、薄型化されたデバイスダイの裏側に裏側受動プレーナデバイスを追加するために追加の作製処理は不要である。
いくつかの実施形態では、ダイの表側上の能動受信機／送信機回路とダイの裏側上の表面弾性波（ＳＡＷ）フィルタとの間の電気的接続を実現するために、ＴＳＶを組み込んだダイの裏側上に１つまたは複数のＳＡＷフィルタが組み込まれる。いくつかの実施形態では、このモノリシック集積回路（ＩＣ）は従来のパッケージ基板上にフリップチップで取り付けられ、能動ＣＭＯＳ回路は下方にフリップされ、ＳＡＷフィルタは上方を向く。いくつかの実施形態では、フリップチップパッケージのＳＡＷフィルタは、デバイスを保護するためにならびに電磁干渉（ＥＭＩ）および無線周波干渉（ＲＦＩ）遮蔽を提供するために金属蓋によってカバーされる。
いくつかの実施形態では、ＲＤＬ処理は、１つまたは複数のＳＡＷフィルタを形成するように拡張され、ＲＤＬ金属は、圧電基板層（例えば、ＡｌＮ層）に対してその圧電基板層の上に直接取り付けられたインターデジタルトランスデューサ（ＩＤＴ）電極を形成する。いくつかの実施形態では、圧電層の作製は、標準ＴＳＶプロセスを使用して実装されるプロセスステップである。いくつかの実施形態の１つの技術的効果は、ダイの裏側が、ダイの表側とは異なり、他の回路によって占有されないので、複数の周波数帯域のための多数のＳＡＷフィルタが実現され得ることである。
以下の説明では、本開示の実施形態についてより完全な説明を提供するために多数の詳細について論じる。しかしながら、本開示の実施形態はこれらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。他の場合には、よく知られている構造およびデバイスは、本開示の実施形態を不明瞭にしないために、詳細にではなくブロック図の形態で示される。
実施形態の対応する図面では、信号はラインを用いて表されることに留意されたい。いくつかのラインは、より多くの構成信号経路を示すためにより太くなり、および／または主要な情報フロー方向を示すために１つまたは複数の端部に矢印を有することがある。そのような表示は限定的であるものではない。そうではなく、ラインは、回路または論理ユニットについてより容易に理解することを可能にするために１つまたは複数の例示的な実施形態に関連して使用される。設計上の必要または選好によって規定されるすべての表された信号は、実際には、いずれの方向にも進むことができ、任意の好適なタイプの信号方式で実装され得る、１つまたは複数の信号を含み得る。
本明細書全体にわたって、および特許請求の範囲において、「接続された」という用語は、どんな中間デバイスもない、接続された物の間の直接的な電気的接続を意味する。「結合された」という用語は、接続された物の間の直接的な電気的接続、あるいは１つまたは複数の受動または能動中間デバイスを介した間接的接続のいずれかを意味する。「回路」という用語は、所望の機能を提供するために互いに協働するように構成された１つまたは複数の受動および／または能動構成要素を意味する。「信号」という用語は、少なくとも１つの電流信号、電圧信号またはデータ／クロック信号を意味する。単数形（ａ、ａｎ、およびｔｈｅ）の意味は複数形の言及を含む。「中に（ｉｎ）」の意味は「中に（ｉｎ）」および「上に（ｏｎ）」を含む。
「スケーリング」という用語は、あるプロセス技術から別のプロセス技術に設計（概略図およびレイアウト）を変換し、その後、レイアウト面積が低減されることを概して指す。「スケーリング」という用語はまた、同じ技術ノード内でレイアウトおよびデバイスを小型化することを概して指す。「スケーリング」という用語はまた、別のパラメータ、例えば、電源レベルに対する信号周波数の調整（例えば、減速または高速化、すなわち、それぞれスケールダウンまたはスケールアップ）を指すことがある。「実質的に」、「近接して」、「近似的に」、「近く」、および「ほぼ」という用語は、ターゲット値の＋／−２０％以内にあることを概して指す。
特に明記しない限り、共通の対象について記述するための「第１の」、「第２の」、および「第３の」などの序数形容詞の使用は、同じ対象の異なるインスタンスが指されていることのみを示し、そのように記述された対象が、時間的に、空間的に、ランク付けで、または任意の他の様式のいずれかにおいて所与のシーケンスにあるべきことを暗示するものではない。
本実施形態では、様々なブロックにおいて使用されるトランジスタは、ドレイン、ソース、ゲート、およびバルク端子を含む、金属酸化物半導体（ＭＯＳ）トランジスタである。トランジスタはまた、トライゲートおよびＦｉｎＦＥＴトランジスタ、全周ゲート円筒形トランジスタ、トンネリングＦＥＴ（ＴＦＥＴ）、スクエアワイヤ、またはレクタンギュラーリボントランジスタ、あるいはカーボンナノチューブまたはスピントロニックデバイスのようなトランジスタ機能を実装する他のデバイスを含む。ＭＯＳＦＥＴ対称のソース端子およびドレイン端子は、すなわち、同等の端子であり、ここでは互換的に使用される。一方、ＴＦＥＴデバイスは、非対称のソース端子およびドレイン端子を有する。当業者は、本開示の範囲から逸脱することなく他のトランジスタ、例えば、バイポーラ接合トランジスタ、ＢＪＴ ＰＮＰ／ＮＰＮ、ＢｉＣＭＯＳ、ＣＭＯＳ、ｅＦＥＴなどが使用され得ることを了解されよう。「ＭＮ」という用語はｎ形トランジスタ（例えば、ＮＭＯＳ、ＮＰＮ ＢＪＴ、など）を示し、「ＭＰ」という用語はｐ形トランジスタ（例えば、ＰＭＯＳ、ＰＮＰ ＢＪＴなど）を示す。
図２は、本開示のいくつかの実施形態による、１つまたは複数のプレーナ受動デバイスがダイの裏側上に配設されたダイの３次元（３Ｄ）図２００を示す。実施形態を不明瞭にしないように、あらゆる可能な層が３Ｄ図２００中に示されているわけではない。
いくつかの実施形態では、ダイは、表側バンプ２０１を有する層と、バックエンド相互接続層２０２と、フロントエンドトランジスタ層２０３と、シリコン（Ｓｉ）ウエハ層２０４と、裏側不活性化層２０８（例えば、ＳｉＮまたはＳｉＣ層）と、裏側誘電体層２０９（例えば、ＳｉＮ、ＳｉＯ２、またはＳｉＣ層）と、裏側ＲＤＬ障壁２１０と、裏側ＲＤＬ２１１と、裏側表面仕上げバンプ２１２の層と、裏側プレーナデバイス（例えば、２１３および２１４）とを含む、いくつかの層を備える。表側バンプ２０１はパッケージ（例えば、フリップチップパッケージ）に結合し得る。いくつかの実施形態では、裏側表面仕上げバンプ２１２はパッケージの別のダイにまたは他のノードに結合し得る。
いくつかの実施形態では、プレーナ受動デバイス（例えば、デバイス２１３および２１４）は、ＲＤＬ１２４の自由領域中の裏側ＲＤＬ２１１を使用して形成される。いくつかの実施形態では、ダイの表側（すなわち、バックエンド層２０２およびフロントエンド層２０３）は能動デバイス（例えば、トランジスタ、増幅器など）の活性領域を含み、一方、ダイの裏側はプレーナ受動デバイスを含む。いくつかの実施形態では、裏側受動プレーナデバイス（例えば、デバイス２１３および２１４）は、ＴＳＶ２０５を介して表側能動デバイスに電気的に結合される。ここで、ＴＳＶ２０５は、表側活性領域をダイの裏側に結合するための基板（すなわち、Ｓｉウエハ２０４）中に形成された伝導性ビア（例えば、Ｃｕ）である。いくつかの実施形態では、ＴＳＶ２０５はＴＳＶライナー２０７によって囲まれる。
いくつかの実施形態では、ＴＳＶ２０５は裏側表面仕上げバンプ２１２（例えば、アレイ部分１２２中のＴＳＶ）に結合される。いくつかの実施形態では、ＴＳＶ２０５は、ＲＤＬ線においてプレーナ受動デバイス（例えば、デバイス２１３および／または２１４）に結合される。図２の実施形態は、裏側正方形型スパイラルインダクタ２１３および裏側ストリップラインインターデジタル型インダクタ２１４という２つの受動プレーナデバイスを示しているが、任意の数およびタイプのプレーナ受動デバイスがダイの裏側上に形成され得る。例えば、受動プレーナデバイスは、プレーナバンドパスフィルタ（ＢＰＦ）、プレーナローパスフィルタ（ＬＰＦ）、単純なプレーナフィルタ、インダクタ、バラン、アンテナ、ＳＡＷフィルタ、ＭＥＭ（マイクロ電気機械システム）などを含む。
プレーナＢＰＦの例は、容量性ギャップストリップラインフィルタ、ストリップライン並列結合ラインフィルタ、（図２に示されている）ストリップラインインターデジタルフィルタ、ストリップラインヘアピンフィルタ、（例えば、λ／４短絡回路スタブを有する）ストリップラインスタブフィルタ、フラクタル形マイクロストリップフィルタなどを含む。プレーナＬＰＦの例は、線の交番する高および低インピーダンス部分から形成されたステップインピーダンスＬＰＦ、シャント共振器をもつステップインピーダンスＬＰＦ、主線の交番側上のλ／４離れた標準スタブ、バタフライスタブ、並列のダブルスタブ、ラジアルスタブ、並列ラジアルスタブ、クローバーリーフスタブ（すなわち、３つ組の並列ラジアルスタブ）などを含む。単純なプレーナフィルタの例は、主線と並列な短絡回路スタブ、主線と並列な開回路スタブ、主線に結合された短絡回路線、短絡回路線、結合開回路線、急なステップインピーダンス、急に終了する線、線におけるホットまたはスリット、線を横切る横ハーフスリット、線におけるギャップなどを含む。アンテナの例は、共面導波路（ＣＰＷ）アンテナ、マイクロストリップアンテナ、ストリップラインスロットアンテナなどを含む。
図２の実施形態のうちのいくつかの１つの非限定的な技術的効果は、薄型化されたＴＳＶデバイスウエハの裏側上の現在使用されていない大量の空間が、能動デバイスと比較してサイズが概して大きいプレーナ受動デバイスのために今や使用されることである。既存のＲＤＬ上にプレーナ受動デバイスを配置することによって、追加の作製処理は不要であり得る。図１Ａおよび１Ｂに関して示されているように、プレーナ受動デバイスはサイズが概して大きいので、受動プレーナデバイスをダイの裏側上に形成することによって、ダイの活性領域（または表側）における空間が解放される。この解放された空間はダイのサイズを低減することができ、それはコスト削減につながり得る。
図３は、本開示のいくつかの実施形態による、１つまたは複数のプレーナ受動デバイスがダイのうちの１つの裏側上に配設された積層ダイの断面図３００を示す。他の図の要素と同じ参照番号（または名前）を有する図３の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
図３のいくつかの実施形態では第１のダイ３０１および第２のダイ３０２という２つの積層ダイに関して説明するが、任意の数のダイが積層され得、（例えば、複数のダイの基板の表側においておよび基板の裏側において）様々なノードを電気的に結合するためにＴＳＶが使用され得る。いくつかの実施形態では、第１のダイ３０１の裏側は、第１のダイ３０１の裏側バンプを介して第２のダイ３０２の表側に結合される。いくつかの実施形態では、裏側受動デバイス（例えば、デバイス２１３）が第１のダイ３０１の基板の表側の活性領域に結合される。例えば、第１のダイ３０１中の能動回路（例えば、増幅器）が第１のダイ３０１の裏側正方形型スパイラルインダクタ２１３に結合される。いくつかの実施形態では、裏側受動デバイス（例えば、デバイス２１４）が第２のダイ３０２の基板の表側の活性領域に結合される。例えば、第２のダイ３０２中の能動回路（例えば、増幅器）が第１のダイ３０１の裏側ストリップラインインターデジタル型インダクタ２１４に結合される。
図４は、本開示のいくつかの実施形態による、ＴＳＶと複数のプレーナ受動デバイスとがダイの裏側上に配設された、ダイの裏側上のＲＤＬレイアウトの上面図４００を示す。他の図の要素と同じ参照番号（または名前）を有する図４の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
いくつかの実施形態では、裏側１２４の大きい自由空間は、受動プレーナデバイス４０１〜４０８を形成するために使用される。本実施形態は８つの受動プレーナデバイスを示しているが、裏側１２４の自由空間中に（許可領域ではあるが）任意の数のプレーナデバイスが形成され得る。いくつかの実施形態では、受動プレーナデバイス（例えば、デバイス４０１）を同じダイまたは別のダイの表側の活性領域に結合するためにＴＳＶ４０１ａおよび４０１ｂ（例えば、ＴＳＶ２０５）が使用される。
図５Ａ〜図５Ｄは、本開示のいくつかの実施形態による、ダイの裏側１２４上に形成された様々なインダクタおよびバランの画像５００、５２０、５３０、および５４０を示す。図５Ａは八角形スパイラル型インダクタの画像５００を示す。図５Ｂは正方形スパイラル型インダクタの画像５２０を示す。図５Ｃは八角形型バランの画像５３０を示す。図５Ｄは正方形型バランの画像５４０を示す。いくつかの実施形態では、これらのインダクタおよびバランはインダクタ２１３および２１４と入れ替わり得る。
図６は、本開示のいくつかの実施形態による、ＩＤＴのためにおよび反射器短絡金属ストリップアレイのためにダイの裏側上にＲＤＬフィンガーを有するダイの断面図６００を示す。他の図の要素と同じ参照番号（または名前）を有する図６の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
断面図６００は、能動回路（例えば、トランジスタ、増幅器など）を有するダイの表側と、入力ＩＤＴおよび出力ＩＤＴとともに１つまたは複数のＳＡＷフィルタを有するダイの裏側と、ブラッグ反射器と、能動回路（例えば、能動受信機／送信機回路）を基板（すなわち、ダイＳｉ）を通って（例えば、ＳｉＯ２で形成された）裏側のＲＤＬ上の受動プレーナデバイス（例えば、ＳＡＷフィルタ）に電気的に結合するための信号および接地（ＧＮＤ）ＴＳＶとを示している。ブラッグ反射器は、音響波が基板へと逃げるのを防ぐために使用される。いくつかの実施形態では、信号ＴＳＶは、ダイの表側において金属ルートに結合される。いくつかの実施形態では、ＧＮＤ ＴＳＶは、ダイの表側において接地パッドに結合される。いくつかの実施形態では、このモノリシックＳｏＣは従来のパッケージ基板上にフリップチップで取り付けられ、能動ＣＭＯＳ回路（すなわち、能動回路）は下方にフリップされ、ＳＡＷフィルタは上方を向く。ＳｏＣの裏側は他の能動回路（例えば、トランジスタ、増幅器、送信機、受信機など）によって占有されないので、多数の複数の周波数帯域用のＳＡＷフィルタおよび他のプレーナ受動デバイスが裏側上に実現され得る。
図７は、本開示のいくつかの実施形態による、圧電層をもち、ダイがフリップチップパッケージ中に接合された、図６に関するダイの断面図７００を示す。他の図の要素と同じ参照番号（または名前）を有する図７の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
いくつかの実施形態では、ＳＡＷフィルタは、ＴＳＶ最終プロセスによってダイの裏側上に作製され、ここで、ダイは、インターポーザー上に下方に面している活性側（すなわち、表側）に接着される。いくつかの実施形態では、ＴＳＶプロセスは、標準ＣＭＯＳ作製ステップが完全に終了した後に開始する。いくつかの実施形態では、ＲＤＬ処理は、１つまたは複数のＳＡＷフィルタを形成するように拡張され、ＲＤＬ金属は、圧電基板層（例えば、ＡｌＮ層）に対してその圧電基板層の上に直接取り付けられたＩＤＴ電極を形成する。圧電層の作製は、いくつかの実施形態によれば、標準ＴＳＶプロセスを使用する特殊なプロセスステップであり得る。圧電層は、低いエネルギー損失で機械的エネルギーを電気エネルギーに変換し、その逆も同様である。いくつかの実施形態では、圧電層の上に不活性化層が形成される。いくつかの実施形態では、接地パッドおよび信号パッドが表側バンプに結合され、表側バンプはさらにフリップチップ基板に結合される。いくつかの実施形態では、鋳型キャップが、（裏側上のプレーナ受動デバイスを含む）ダイとフリップチップ基板とへの保護を提供する。
図８は、本開示のいくつかの実施形態による、複数のＳＡＷフィルタがダイの裏側上に形成されたモバイルフォンＲＦ回路アーキテクチャ８００を示す。他の図の要素と同じ参照番号（または名前）を有する図８の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
いくつかの実施形態では、アーキテクチャ８００は、ダイの裏側上のＲＤＬ線を使用して受動デバイスが形成されるように、受信機８０１と、送信機８０２と、アンテナ８０３とを備える。受信機８０１は、ＳＡＷデュプレクサと、低雑音増幅器（ＬＮＡ）と、ＳＡＷフィルタと、ミキサと、遅延バッファと、ＩＱ復調器と、ベースバンドプロセッサとを備える。実施形態を不明瞭にしないように、受信機８０１のすべての構成要素が示されているわけではない。
ＳＡＷデュプレクサは、アンテナ８０３を介して周波数帯域ｆＲ上で入来信号を受信し、ＳＡＷフィルタを使用してその入来信号をフィルタ処理する。ＳＡＷデュプレクサのフィルタ処理された出力は、次いで、増幅のためにＬＮＡに提供される。ＬＮＡの出力は、次いで、別のＳＡＷフィルタを使用してフィルタ処理され、それの出力は、フィルタ処理されたクロック（Ｃｌｋ）を用いてミキサによって混合される。フィルタ処理されたＣｌｋは、ＳＡＷフィルタを使用してフィルタ処理される。クロックはＰＬＬによって生成され得る。ミキサの出力は、次いで、ＳＡＷフィルタを使用してフィルタ処理される。ＳＡＷフィルタの出力は、次いで、プログラマブルまたは可変の遅延を有するプログラマブル遅延バッファによって遅延される。遅延バッファの出力は、次いで、ＩＱ復調器を使用して復調される。ＩＱ復調器は、２つのミキサと、位相が９０°離れている（すなわち、０°および９０°位相）「Ｉ」および「Ｑ」クロックを提供するために使用される局部発振器（ＬＯ）とを含む。復調された出力は、次いで、ベースバンドプロセッサによって処理される。
送信機８０２は、（受信機８０１と共有され得る）ＳＡＷデュプレクサと、電力増幅器（ＰＡ）と、ＳＡＷフィルタと、ドライバと、加算器と、ＩＱ変調器と、ベースバンドプロセッサとを備える。実施形態を不明瞭にしないように、送信機８０２のすべての構成要素が示されているわけではない。ベースバンドプロセッサは、ＩＱ変調器によって変調された「Ｉ」および「Ｑ」データを生成する。ＩＱ変調器はミキサを含み、このミキサは、「Ｑ」データと混合するために使用される９０°位相を有する別のクロックに対して０°位相を有するクロックと「Ｉ」データを混合する。ＩＱ変調器の出力は、次いで、加算器によって加算される。加算器の出力はＳＡＷフィルタによってフィルタ処理される。ＳＡＷフィルタの出力は、ドライバによってバッファされ、別のＳＡＷフィルタによって再びフィルタ処理される。そのＳＡＷフィルタの出力はＰＡによって増幅され、その後、アンテナ８０３によって送信される。
いくつかの実施形態では、受信機８０１および送信機８０２中のＳＡＷフィルタ、ならびにアンテナ８０３は、ダイの裏側上のＲＤＬ線を使用して形成されるが、受信機８０１および送信機８０２の残りの構成要素（例えば、ベースバンドプロセッサ、ＩＱ復調器、ＩＱ変調器、遅延バッファ、ミキサ、ＬＮＡ、加算器、ドライバ、ＰＡなど）はダイの表側（すなわち、ダイの活性領域）上に形成される。ＳＡＷフィルタおよびアンテナ８０３は、他の能動デバイスと比較してアーキテクチャ８００の大きい面積を占める。これらのプレーナ受動デバイス（すなわち、ＳＡＷフィルタおよびアンテナ８０３）を形成すると、いくつかの実施形態によれば、活性領域（すなわち、ダイの表側）から多くの空間が節約され、全体的により小さいプロセッサダイサイズが得られ得る。アーキテクチャ８００を有するより小さいプロセッサダイサイズは、モバイルデバイスのフォームファクタをさらに低減することができる。いくつかの実施形態では、受信機８０１と送信機８０２とのベースバンドプロセッサは、図２を参照しながら説明したように積層ダイ構成で異なるダイ（例えば、第２のダイ３０２）上に形成される。
図９Ａは、本開示のいくつかの実施形態による、複数のＳＡＷフィルタとアンテナとがダイの裏側上に形成されたＲＦフロントエンド回路アーキテクチャ９００を示す。他の図の要素と同じ参照番号（または名前）を有する図９Ａの要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。実施形態を不明瞭にしないように、ＲＦフロントエンド回路アーキテクチャ９００のすべての構成要素が示されているわけではない。
アーキテクチャ９００は、図示のように互いに結合された、ＬＮＡ、ＰＡ、アップミキサ、ダウンミキサ、電圧制御発振器（ＶＣＯ）、およびベースバンドデジタル信号プロセッサ（ＤＳＰ）などの能動デバイスと、アンテナデュプレクサ中の受信機（Ｒｘ）および送信機（Ｔｘ）用のＳＡＷ ＢＰＦ、ＲｘおよびＴｘ段間ＳＡＷフィルタ、およびアンテナなどの受動デバイスとを備える。いくつかの実施形態では、段間ＳＡＷフィルタは、受信ＩＤＴにおいてアポダイゼイション重み付きフィンガー重複を使用してＳＡＷトランスバーサルフィルタとして実現される。いくつかの実施形態では、アンテナデュプレクサは、従来のアンテナデュプレクサと比較してより低い挿入損失とより良いストップバンド拒否とを提供する２つのマルチＩＤＴ ＳＡＷフィルタによって形成される。アポダイゼイションは、トランスデューサを重み付けするために使用される方法である。アポダイズされた構造は、図９ＢのＲＸ段間ＳＡＷフィルタにおいてベル形フィンガーである。再び図９Ａを参照すると、ラダー型ＳＡＷフィルタと比較して、マルチＩＤＴ ＳＡＷフィルタは１つの音響列を使用し、したがって、より少ない面積を使用する集積に都合のよい解決策を提供する。
いくつかの実施形態では、圧電層は受動デバイスの上に堆積される。いくつかの実施形態では、受動デバイス（すなわち、ＳＡＷフィルタおよびアンテナ）はダイの裏側上に形成されるが、能動デバイス（すなわち、ＬＮＡ、ＰＡ、ＶＣＯ、ダウンミキサ、アップミキサおよびベースバンドＤＳＰ）はダイの表側上に形成される。いくつかの実施形態では、ダイの活性側（すなわち、表側）からダイの裏側に信号を送信するためにＴＳＶが使用される。
図９Ｂは、本開示のいくつかの実施形態による、図９ＡのＳＡＷフィルタとアンテナとを有するダイの裏側上のＲＤＬ層の上面図９２０を示す。他の図の要素と同じ参照番号（または名前）を有する図９Ｂの要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。実施形態を不明瞭にしないように、すべてのＩＤＴトポロジーが示されているわけではない。ＩＤＴの他のトポロジーも使用され得る。
図１０は、本開示のいくつかの実施形態による、ダイの裏側上にプレーナ受動デバイス（例えば、ＳＡＷフィルタ）を形成する方法のフローチャート１０００を示す。他の図の要素と同じ参照番号（または名前）を有する図１０の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
図１０に関するフローチャート中のブロックは特定の順序で示されているが、行為の順序は変更され得る。したがって、図示の実施形態は異なる順序で実施され得、いくつかの行為／ブロックは並列に実施され得る。いくつかの実施形態によれば、図１０に記載されているブロックおよび／または動作のうちのいくつかは随意である。提示されたブロックの番号付けは明快のためであり、様々なブロックが行われるべき動作の順序を規定するものではない。さらに、様々なフローからの動作は様々な組合せで利用され得る。
ブロック１００１において、標準ＣＭＯＳプロセスを使用してダイの表側において能動デバイスを形成する。ブロック１００２において、ダイの裏側を適切な厚さまで薄くする。ブロック１００３において、ダイの表側と裏側との間にＴＳＶを形成する。ブロック１００４において、ＲＤＬ線を使用してＲＤＬにおいてＳＡＷフィルタ（または任意の他のプレーナ受動デバイス）を形成する。ブロック１００５において、ＲＤＬの上に圧電層を堆積させる。ブロック１００６において、圧電層の上に不活性化層を堆積させる。
図１１は、本開示の一実施形態による、積層ダイまたは非積層ダイから形成されたＳｏＣの１つまたは複数のダイの裏側上に形成された受動プレーナデバイスを有する、スマートデバイスまたはコンピュータシステムまたはＳｏＣを示す。他の図の要素と同じ参照番号（または名前）を有する図１１の要素は、説明されたのと同様の様式で動作または機能することができることが指摘されるが、そのように限定されるわけではない。
図１１は、フラット表面インターフェースコネクタが使用され得るモバイルデバイスの一実施形態のブロック図を示している。一実施形態では、コンピューティングデバイス１６００は、コンピューティングタブレット、モバイルフォンもしくはスマートフォン、ワイヤレス対応電子リーダ、または他のワイヤレスモバイルデバイスなど、モバイルコンピューティングデバイスを表す。いくつかの構成要素は概括的に示されており、そのようなデバイスのすべての構成要素がコンピューティングデバイス１６００中に示されているわけではないことを理解されよう。
一実施形態では、コンピューティングデバイス１６００は、説明する実施形態による、受動プレーナデバイスが第１のプロセッサの裏側上に形成された、第１のプロセッサ１６１０を含む。コンピューティングデバイス１６００の他のブロックも、受動プレーナデバイスが本実施形態の他のブロックの裏側上に形成された装置を含み得る。本開示の様々な実施形態はまた、ワイヤレスデバイス、例えば、セルフォンまたは携帯情報端末にシステム実施形態が組み込まれ得るように、ワイヤレスインターフェースなど、１６７０内にネットワークインターフェースを備え得る。
一実施形態では、プロセッサ１６１０（および／またはプロセッサ１６９０）は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブル論理デバイス、または他の処理手段など、１つまたは複数の物理デバイスを含むことができる。プロセッサ１６１０によって実施される処理演算は、アプリケーションおよび／またはデバイス機能がその上で実行される動作プラットフォームまたはオペレーティングシステムの実行を含む。処理演算は、人間ユーザもしくは他のデバイスとのＩ／Ｏ（入出力）に関係する演算、電力管理に関係する演算、および／またはコンピューティングデバイス１６００を別のデバイスに接続することに関係する演算を含む。処理演算はまた、オーディオＩ／Ｏおよび／またはディスプレイＩ／Ｏに関係する演算を含み得る。
一実施形態では、コンピューティングデバイス１６００は、コンピューティングデバイスにオーディオ機能を提供することに関連するハードウェア（例えば、オーディオハードウェアおよびオーディオ回路）ならびにソフトウェア（例えば、ドライバ、コーデック）構成要素を表す、オーディオサブシステム１６２０を含む。オーディオ機能はスピーカーおよび／またはヘッドフォン出力、ならびにマイクロフォン入力を含むことができる。そのような機能のためのデバイスはコンピューティングデバイス１６００中に組み込まれるか、またはコンピューティングデバイス１６００に接続され得る。一実施形態では、ユーザは、プロセッサ１６１０によって受信され処理されるオーディオコマンドを提供することによってコンピューティングデバイス１６００と対話する。
ディスプレイサブシステム１６３０は、ユーザがコンピューティングデバイス１６００と対話するための視覚的および／または触知性表示を提供するハードウェア（例えば、ディスプレイデバイス）およびソフトウェア（例えば、ドライバ）構成要素を表す。ディスプレイサブシステム１６３０は、ユーザに表示を提供するために使用される特定のスクリーンまたはハードウェアデバイスを含む、ディスプレイインターフェース１６３２を含む。一実施形態では、ディスプレイインターフェース１６３２は、表示に関係する少なくとも一部の処理を実施するためにプロセッサ１６１０とは別個の論理を含む。一実施形態では、ディスプレイサブシステム１６３０は、ユーザに出力と入力の両方を提供するタッチスクリーン（またはタッチパッド）デバイスを含む。
Ｉ／Ｏコントローラ１６４０は、ユーザとの対話に関係するハードウェアデバイスおよびソフトウェア構成要素を表す。Ｉ／Ｏコントローラ１６４０は、オーディオサブシステム１６２０および／またはディスプレイサブシステム１６３０の一部であるハードウェアを管理するように動作可能である。さらに、Ｉ／Ｏコントローラ１６４０は、ユーザがそれを通してシステムと対話し得る、コンピューティングデバイス１６００に接続する追加のデバイスのための接続ポイントを示す。例えば、コンピューティングデバイス１６００に取り付けられ得るデバイスは、マイクロフォンデバイス、スピーカーまたはステレオシステム、ビデオシステムまたは他のディスプレイデバイス、キーボードまたはキーパッドデバイス、あるいはカードリーダまたは他のデバイスなどの特定の適用例とともに使用するための他のＩ／Ｏデバイスを含み得る。
上述のように、Ｉ／Ｏコントローラ１６４０はオーディオサブシステム１６２０および／またはディスプレイサブシステム１６３０と対話することができる。例えば、マイクロフォンまたは他のオーディオデバイスを介した入力は、コンピューティングデバイス１６００の１つまたは複数のアプリケーションまたは機能への入力またはコマンドを提供することができる。さらに、オーディオ出力は、ディスプレイ出力の代わりに、またはディスプレイ出力に加えて提供され得る。別の例では、ディスプレイサブシステム１６３０がタッチスクリーンを含む場合、ディスプレイデバイスは、Ｉ／Ｏコントローラ１６４０によって少なくとも部分的に管理され得る入力デバイスとしても働く。Ｉ／Ｏコントローラ１６４０によって管理されるＩ／Ｏ機能を提供するための追加のボタンまたはスイッチもコンピューティングデバイス１６００上に存在することができる。
一実施形態では、Ｉ／Ｏコントローラ１６４０は、加速度計、カメラ、光センサもしくは他の環境センサなどのデバイス、またはコンピューティングデバイス１６００中に含まれ得る他のハードウェアを管理する。入力は直接的ユーザ対話の一部、ならびにシステムの動作に影響を及ぼすための環境入力（雑音のフィルタ処理、輝度検出のためにディスプレイを調整すること、カメラのフラッシュを適用すること、または他の機能など）をシステムに提供することであり得る。
一実施形態では、コンピューティングデバイス１６００は、バッテリー電力使用と、バッテリーの充電と、電力節約動作に関係する機能とを管理する電力管理１６５０を含む。メモリサブシステム１６６０は、コンピューティングデバイス１６００に情報を記憶するためのメモリデバイスを含む。メモリは、不揮発性（メモリデバイスへの電力が中断された場合、状態が変化しない）メモリデバイスおよび／または揮発性（メモリデバイスへの電力が中断された場合、状態が不確定である）メモリデバイスを含むことができる。メモリサブシステム１６６０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、または他のデータ、ならびにコンピューティングデバイス１６００のアプリケーションおよび機能の実行に関係する（長期であるか一時的であるかを問わない）システムデータを記憶することができる。
実施形態の要素はまた、コンピュータ実行可能命令（例えば、本明細書で説明する任意の他のプロセスを実装するための命令）を記憶するための機械可読媒体（例えば、メモリ１６６０）として提供される。機械可読媒体（例えば、メモリ１６６０）は、限定はしないが、フラッシュメモリ、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気もしくは光カード、相変化メモリ（ＰＣＭ）、または電子もしくはコンピュータ実行可能命令を記憶するのに好適な他のタイプの機械可読媒体を含み得る。例えば、本開示の実施形態は、通信リンク（例えば、モデムまたはネットワーク接続）を介してデータ信号としてリモートコンピュータ（例えば、サーバ）から要求元コンピュータ（例えば、クライアント）に転送され得るコンピュータプログラム（例えば、ＢＩＯＳ）としてダウンロードされ得る。
接続性１６７０は、コンピューティングデバイス１６００が外部デバイスと通信することを可能にするためのハードウェアデバイス（例えば、ワイヤレスおよび／またはワイヤードコネクタおよび通信ハードウェア）ならびソフトウェア構成要素（例えば、ドライバ、プロトコルスタック）を含む。コンピューティングデバイス１６００は、他のコンピューティングデバイス、ワイヤレスアクセスポイントまたは基地局などの別個のデバイス、ならびにヘッドセット、プリンタ、または他のデバイスなどの周辺機器であり得る。
接続性１６７０は複数の異なるタイプの接続性を含むことができる。一般化するために、コンピューティングデバイス１６００はセルラー接続性１６７２およびワイヤレス接続性１６７４とともに示されている。セルラー接続性１６７２は、ＧＳＭ（登録商標）（モバイル通信用グローバルシステム）または変形態もしくは派生物、ＣＤＭＡ（符号分割多元接続）または変形態もしくは派生物、ＴＤＭ（時分割多重化）または変形態もしくは派生物、あるいは他のセルラーサービス規格を介して提供されるものなど、ワイヤレスキャリアによって提供されるセルラーネットワーク接続性を概して指す。ワイヤレス接続性（またはワイヤレスインターフェース） １６７４は、セルラーでないワイヤレス接続性を指し、（Ｂｌｕｅｔｏｏｔｈ（登録商標）、ニアフィールドなどの）パーソナルエリアネットワーク、（Ｗｉ−Ｆｉなどの）ローカルエリアネットワーク、および／または（ＷｉＭａｘなどの）ワイドエリアネットワーク、あるいは他のワイヤレス通信を含むことができる。
周辺機器接続１６８０は、周辺機器接続を行うためのハードウェアインターフェースおよびコネクタ、ならびにソフトウェア構成要素（例えば、ドライバ、プロトコルスタック）を含む。コンピューティングデバイス１６００は、他のコンピューティングデバイスへの（「へ」１６８２の）周辺デバイスであることも、コンピューティングデバイス１６００に接続された（「から」１６８４の）周辺デバイスを有することも可能であることを理解されよう。コンピューティングデバイス１６００は、コンピューティングデバイス１６００上のコンテンツを管理する（例えば、ダウンロードおよび／またはアップロード、変更、同期する）ことなどの目的のために他のコンピューティングデバイスに接続するための「ドッキング」コネクタを通常有する。さらに、ドッキングコネクタは、コンピューティングデバイス１６００がいくつかの周辺機器に接続することを可能にすることができ、それにより、コンピューティングデバイス１６００は、例えば、オーディオビジュアルまたは他のシステムへのコンテンツ出力を制御することが可能になる。
プロプライエタリドッキングコネクタまたは他のプロプライエタリ接続ハードウェアに加えて、コンピューティングデバイス１６００は、共通のまたは規格ベースのコネクタを介して周辺機器接続１６８０を行うことができる。共通タイプは、（いくつかの異なるハードウェアインターフェースのいずれかを含むことができる）ユニバーサルシリアルバス（ＵＳＢ）コネクタ、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高精細度マルチメディアインターフェース（ＨＤＭＩ（登録商標））、ファイアワイヤ、または他のタイプを含むことができる。
本明細書における「実施形態」、「一実施形態」、「いくつかの実施形態」、または「他の実施形態」への言及は、本実施形態に関して説明する特定の特徴、構造、または特性が、必ずしもすべての実施形態ではないが、少なくともいくつかの実施形態中に含まれることを意味する。「実施形態」、「一実施形態」、または「いくつかの実施形態」の様々な出現は、必ずしもすべてが同じ実施形態を参照しているとは限らない。本明細書が、ある構成要素、特徴、構造、または特性が含まれ「得る」、含まれる「ことがある」、または含まれ「得よう」と述べる場合、その特定の構成要素、特徴、構造、または特性は含まれることを要求されない。本明細書または請求項が単数形（ａまたはａｎ）の要素を指す場合、それは、その要素について１つのみがあることを意味しない。本明細書または請求項が「追加の」要素を指す場合、それは、その追加の要素について２つ以上が存在することを排除しない。
さらに、特定の特徴、構造、機能、または特性は、１つまたは複数の実施形態において任意の好適な様式で組み合わされ得る。例えば、第１の実施形態はどこでも第２の実施形態と組み合わされ得、これら２つの実施形態に関連する特定の特徴、構造、機能、または特性は相互排他的でない。
本開示について、本開示の特定の実施形態に関して説明したが、そのような実施形態の多くの代替形態、修正形態および変更形態は、上記の説明に照らして当業者に明らかであろう。例えば、他のメモリアーキテクチャ、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）が、説明した実施形態を使用し得る。本開示の実施形態は、添付の特許請求の範囲の広い範囲内に入るように、すべてのそのような代替形態、修正形態、および変更形態を包含するものである。
さらに、集積回路（ＩＣ）チップおよび他の構成要素へのよく知られている電力／接地接続は、例示および説明を簡潔にするために、および本開示を不明瞭にしないために、提示された図の中に示されていることも、示されていないこともある。さらに、本開示を不明瞭にしないために、また、ブロック図構成の実装に関する詳細は、本開示が実装されることになるプラットフォームに大きく依存する（すなわち、そのような詳細は当業者の範囲内にあるべきである）ということに鑑みて、構成はそのようなブロック図の形態で示されていることがある。本開示の例示的な実施形態について説明するために具体的な詳細（例えば、回路）が記載されている場合、本開示は、これらの具体的な詳細なしに、またはこれらの具体的な詳細を用いて実施され得ることが当業者には明らかなはずである。説明は、したがって、限定的なものではなく例示的なものと見なされるべきである。
以下の例はさらなる実施形態に関係する。これらの例における詳細は、１つまたは複数の実施形態のどこでも使用され得る。本明細書で説明する装置のすべての随意の特徴は、方法またはプロセスに関しても実装され得る。
例えば、ＲＤＬを有する第１のダイの裏側と、裏側上に配設された１つまたは複数の受動プレーナデバイスであって、１つまたは複数の受動プレーナデバイスがＲＤＬ中に形成された、１つまたは複数の受動プレーナデバイスと、を備える装置が提供される。いくつかの実施形態では、本装置は、活性領域を有する第１のダイの表側と、活性領域を１つまたは複数の受動プレーナデバイスに結合するための１つまたは複数のビアとを備える。いくつかの実施形態では、１つまたは複数のビアは接地ビアおよび信号ビアを含む。いくつかの実施形態では、本装置は、第１のダイの裏側に結合された第２のダイを備える。いくつかの実施形態では、第２のダイは、第１のダイの１つまたは複数の受動プレーナデバイスに結合された活性領域を含む。
いくつかの実施形態では、本装置は、圧電層がＲＤＬ上に配設されるように第１のダイの裏側上に形成された圧電層を備える。いくつかの実施形態では、本装置は、圧電層上に配設された不活性化層を備える。いくつかの実施形態では、１つまたは複数の受動プレーナデバイスは、ＳＡＷフィルタ、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、インダクタ、アンテナ、またはバランのうちの１つまたは複数である。いくつかの実施形態では、本装置は、１つまたは複数の受動プレーナデバイスを別のダイに結合するためにダイの裏側上に形成されたバンプを備える。
別の例では、システムは、メモリと、メモリに結合されたプロセッサダイであって、プロセッサダイが、上記で説明した装置に係る装置である、プロセッサダイと、プロセッサが別のデバイスと通信可能に結合することを可能にするためのワイヤレスインターフェースとを提供される。いくつかの実施形態では、本システムは、プロセッサによって処理されたコンテンツを表示するためのディスプレイインターフェースを備える。
別の例では、装置は、ＲＤＬを有するダイの裏側と、裏側上に配設された１つまたは複数のＳＡＷフィルタであって、１つまたは複数のＳＡＷフィルタがＲＤＬ中に形成された、１つまたは複数のＳＡＷフィルタと、１つまたは複数のＳＡＷフィルタにわたってＲＤＬ上に配設された圧電層とを備える。いくつかの実施形態では、本装置は、活性領域を有するダイの表側と、活性領域を１つまたは複数のＳＡＷフィルタに結合するための１つまたは複数のビアとを備える。
いくつかの実施形態では、活性領域は、１つまたは複数のＳＡＷフィルタのうちの１つに結合されたＬＮＡを備える。いくつかの実施形態では、活性領域は、１つまたは複数のＳＡＷフィルタのうちの１つに結合されたＰＡを備える。いくつかの実施形態では、本装置は、裏側上に配設された１つまたは複数の受動プレーナデバイスをさらに備える。
別の例では、システムは、メモリと、メモリに結合されたプロセッサダイであって、プロセッサダイが、上記で説明した装置に係る装置である、プロセッサダイと、プロセッサが別のデバイスと通信可能に結合することを可能にするためのワイヤレスインターフェースとを提供される。いくつかの実施形態では、本システムは、プロセッサによって処理されたコンテンツを表示するためのディスプレイインターフェースを備える。
別の例では、ダイの表側と裏側との間にビアを形成することと、ＲＤＬを有する裏側上にプレーナ受動デバイスを形成することと、を含む方法が提供される。いくつかの実施形態では、本方法は、ＲＤＬの上に圧電層を堆積させることを含む。いくつかの実施形態では、本方法は、ＲＤＬの上に不活性化層を堆積させることを含む。いくつかの実施形態では、ビアはＴＳＶである。
いくつかの実施形態では、本方法は、プレーナ受動デバイスを形成することより前に、ダイの裏側を薄くすることを含む。いくつかの実施形態では、本方法は、ダイの表側上に能動デバイスを形成することを含む。いくつかの実施形態では、プレーナ受動デバイスは、ＳＡＷフィルタ、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、インダクタ、アンテナ、またはバランのうちの１つである。いくつかの実施形態では、本方法は、受動プレーナデバイスを別のダイに結合するためにダイの裏側上にバンプを形成することを含む。
別の例では、ダイの表側と裏側との間にビアを形成するための手段と、ＲＤＬを有する裏側上にプレーナ受動デバイスを形成するための手段と、を含む装置が提供される。いくつかの実施形態では、本装置は、ＲＤＬの上に圧電層を堆積させるための手段を備える。いくつかの実施形態では、本装置は、ＲＤＬの上に不活性化層を堆積させるための手段を備える。いくつかの実施形態では、ビアはＴＳＶである。いくつかの実施形態では、本装置は、ダイの裏側を薄くするための手段を備える。いくつかの実施形態では、本装置は、ダイの表側上に能動デバイスを形成するための手段を備える。いくつかの実施形態では、プレーナ受動デバイスは、ＳＡＷフィルタ、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、インダクタ、アンテナ、またはバランのうちの１つである。
別の例では、システムは、メモリと、メモリに結合されたプロセッサダイであって、プロセッサダイが、上記で説明した装置に係る装置である、プロセッサダイと、プロセッサが別のデバイスと通信可能に結合することを可能にするためのワイヤレスインターフェースとを提供される。いくつかの実施形態では、本システムは、プロセッサによって処理されたコンテンツを表示するためのディスプレイインターフェースを備える。
読者が本技術的開示の性質および要点を確認することを可能にする要約書が提供される。要約書は、この要約書が特許請求の範囲または意味を限定するために使用されることはないという理解とともに提出される。以下の特許請求の範囲は詳細な説明に組み込まれ、各請求項は別個の実施形態として単独で成立する。

Claims (25)

  1. 再分布層（ＲＤＬ）を有する第１のダイの裏側と、
    前記裏側上に配設された１つまたは複数の受動プレーナデバイスであって、前記１つまたは複数の受動プレーナデバイスが前記ＲＤＬ中に形成された、１つまたは複数の受動プレーナデバイスとを備える装置。
  2. 活性領域を有する前記第１のダイの表側と、
    前記活性領域を前記１つまたは複数の受動プレーナデバイスに結合するための１つまたは複数のビアとを備える、請求項１に記載の装置。
  3. 前記１つまたは複数のビアは接地ビアおよび信号ビアを含む、請求項２に記載の装置。
  4. 前記第１のダイの前記裏側に結合された第２のダイを備える、請求項１から３のいずれか一項に記載の装置。
  5. 前記第２のダイは、前記第１のダイの前記１つまたは複数の受動プレーナデバイスに結合された活性領域を含む、請求項４に記載の装置。
  6. 圧電層が前記ＲＤＬ上に配設されるように前記第１のダイの前記裏側上に形成された圧電層を備える、請求項１から５のいずれか一項に記載の装置。
  7. 前記圧電層上に配設された不活性化層を備える、請求項６に記載の装置。
  8. 前記１つまたは複数の受動プレーナデバイスは、
    ＳＡＷフィルタ、
    バンドパスフィルタ、
    ローパスフィルタ、
    ハイパスフィルタ、
    インダクタ、
    アンテナ、または
    バランのうちの１つまたは複数である、請求項１から７のいずれか一項に記載の装置。
  9. 前記１つまたは複数の受動プレーナデバイスを別のダイに結合するために前記ダイの前記裏側上に形成されたバンプを備える、請求項１から８のいずれか一項に記載の装置。
  10. 再分布層（ＲＤＬ）を有するダイの裏側と、
    前記裏側上に配設された１つまたは複数のＳＡＷフィルタであって、前記１つまたは複数のＳＡＷフィルタが前記ＲＤＬ中に形成された、１つまたは複数のＳＡＷフィルタと、
    前記１つまたは複数のＳＡＷフィルタにわたって前記ＲＤＬ上に配設された圧電層とを備える装置。
  11. 活性領域を有する前記ダイの表側と、
    前記活性領域を前記１つまたは複数のＳＡＷフィルタに結合するための１つまたは複数のビアとを備える、請求項１０に記載の装置。
  12. 前記活性領域は、前記１つまたは複数のＳＡＷフィルタのうちの１つに結合された低雑音増幅器（ＬＮＡ）を備える、請求項１１に記載の装置。
  13. 前記活性領域は、前記１つまたは複数のＳＡＷフィルタのうちの１つに結合された電力増幅器（ＰＡ）を備える、請求項１１または１２に記載の装置。
  14. 前記裏側上に配設された１つまたは複数の受動プレーナデバイスをさらに備える、請求項１０から１３のいずれか一項に記載の装置。
  15. メモリと、
    前記メモリに結合されたプロセッサダイであって、前記プロセッサダイが、
    再分布層（ＲＤＬ）をもつ裏側と、
    前記裏側上に配設された１つまたは複数の受動プレーナデバイスであって、前記１つまたは複数の受動プレーナデバイスが前記ＲＤＬ中に形成された、１つまたは複数の受動プレーナデバイスと
    を有する、プロセッサダイと、
    プロセッサが別のデバイスと通信可能に結合することを可能にするためのワイヤレスインターフェースとを備えるシステム。
  16. 前記プロセッサによって処理されたコンテンツを表示するためのディスプレイインターフェースを備える、請求項１５に記載のシステム。
  17. 前記プロセッサダイは、
    活性領域を有する第１のダイの表側と、
    前記活性領域を前記１つまたは複数の受動プレーナデバイスに結合するための１つまたは複数のビアとを備える、請求項１５または１６に記載のシステム。
  18. 前記活性領域は、前記１つまたは複数の受動プレーナデバイスのうちの１つに結合された低雑音増幅器（ＬＮＡ）を備える、請求項１７に記載のシステム。
  19. 前記１つまたは複数のビアは接地ビアおよび信号ビアを含む、請求項１８に記載のシステム。
  20. 前記プロセッサダイの前記裏側に結合された別のダイを備える、請求項１５から１９のいずれか一項に記載のシステム。
  21. 前記別のダイは、前記プロセッサダイの前記１つまたは複数の受動プレーナデバイスに結合された活性領域を含む、請求項２０に記載のシステム。
  22. 圧電層が前記ＲＤＬ上に配設されるように前記プロセッサダイの前記裏側上に形成された圧電層を備える、請求項１５から２１のいずれか一項に記載のシステム。
  23. 前記圧電層上に配設された不活性化層を備える、請求項２２に記載のシステム。
  24. 前記１つまたは複数のプレーナ受動デバイスは、
    ＳＡＷフィルタ、
    バンドパスフィルタ、
    ローパスフィルタ、
    ハイパスフィルタ、
    インダクタ、
    アンテナ、または
    バランのうちの１つまたは複数である、請求項１５から２３のいずれか一項に記載のシステム。
  25. 前記１つまたは複数の受動プレーナデバイスを別のダイに結合するために前記ダイの前記裏側上に形成されたバンプを備える、請求項１５から２４のいずれか一項に記載のシステム。
JP2017505626A 2014-08-07 2014-08-07 裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置 Pending JP2017532804A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/050134 WO2016022125A1 (en) 2014-08-07 2014-08-07 Method and apparatus for forming backside die planar devices and saw filter

Publications (1)

Publication Number Publication Date
JP2017532804A true JP2017532804A (ja) 2017-11-02

Family

ID=55264259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017505626A Pending JP2017532804A (ja) 2014-08-07 2014-08-07 裏側ダイプレーナデバイスおよびｓａｗフィルタを形成するための方法および装置

Country Status (8)

Country Link
US (2) US10290598B2 (ja)
EP (1) EP3178162A4 (ja)
JP (1) JP2017532804A (ja)
KR (2) KR102311084B1 (ja)
CN (1) CN106797205B (ja)
MY (1) MY184096A (ja)
TW (1) TWI682628B (ja)
WO (1) WO2016022125A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3178162A4 (en) * 2014-08-07 2018-04-04 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
US10594355B2 (en) * 2015-06-30 2020-03-17 Skyworks Solutions, Inc. Devices and methods related to radio-frequency filters on silicon-on-insulator substrate
TWI697096B (zh) * 2016-06-14 2020-06-21 聯華電子股份有限公司 半導體元件及其製作方法
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
KR20180064175A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치
US10189705B1 (en) 2017-10-25 2019-01-29 Globalfoundries Singapore Pte. Ltd. Monolithic integration of MEMS and IC devices
CN107910320A (zh) * 2017-12-07 2018-04-13 中芯长电半导体（江阴）有限公司 具有天线组件的半导体结构及其制备方法
DE102017130926A1 (de) * 2017-12-21 2019-06-27 RF360 Europe GmbH Waferanordnung, Verfahren zur Fertigung von derselben und Hybridfilter
US10854533B2 (en) 2018-03-26 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US11502067B2 (en) * 2018-07-26 2022-11-15 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
US11082029B2 (en) * 2018-09-28 2021-08-03 Skyworks Solutions, Inc. Acoustic wave device with multi-layer interdigital transducer electrode
CN113488505B (zh) 2019-04-30 2022-09-30 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备
US11182532B2 (en) * 2019-07-15 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Hierarchical density uniformization for semiconductor feature surface planarization
CN111430856B (zh) * 2020-03-31 2021-10-22 西安理工大学 一种紧凑增强耦合型三维发夹滤波器
CN112087214B (zh) * 2020-09-15 2023-03-14 西安电子科技大学 一种tsv耦合和rdl互连的片上无源巴伦及制作工艺
US12016113B2 (en) * 2020-12-22 2024-06-18 Intel Corporation Mitigating PDN induced RF interference using a stepped impedance filter
US20230102133A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Semiconductor Dies and Devices with a Coil for Inductive Coupling
CN114512474B (zh) * 2022-01-20 2023-05-09 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法
CN116995068B (zh) * 2023-09-25 2024-01-09 之江实验室 芯片集成天线封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162881A (ja) * 1994-10-07 1996-06-21 Mitsubishi Electric Corp 薄膜表面弾性波フィルタ，及びその製造方法
JP2003163310A (ja) * 2001-11-29 2003-06-06 Fujitsu Quantum Devices Ltd 高周波半導体装置
JP2003188675A (ja) * 2001-12-19 2003-07-04 Alps Electric Co Ltd 表面弾性波素子及びそれを備えたデュプレクサ
JP2009524917A (ja) * 2006-03-06 2009-07-02 インテル・コーポレーション チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム
US20120074585A1 (en) * 2010-09-24 2012-03-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TSV Interposer With Semiconductor Die and Build-Up Interconnect Structure on Opposing Surfaces of the Interposer
US20120175731A1 (en) * 2011-01-07 2012-07-12 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US563316A (en) 1896-07-07 scribner
US5633616A (en) * 1994-10-07 1997-05-27 Mitsubishi Denki Kabushiki Kaisha Thin film saw filter including doped electrodes
US6020266A (en) 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6984302B2 (en) 1998-12-30 2006-01-10 Intel Corporation Electroplating cell based upon rotational plating solution flow
US6565128B2 (en) * 2001-07-13 2003-05-20 Siemens Diesel Systems Technology Device and method for coupling a fluid rail with fuel injectors
JP4240293B2 (ja) * 2003-05-27 2009-03-18 株式会社ソニー・コンピュータエンタテインメント マルチメディア再生装置およびマルチメディア再生方法
US6977435B2 (en) 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US20050110131A1 (en) 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US7088005B2 (en) 2003-12-31 2006-08-08 Intel Corporation Wafer stacking with anisotropic conductive adhesive
JP2006041993A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
US20060095896A1 (en) 2004-09-28 2006-05-04 Jianhui Li Apparatus, system, and method of removing exception related dependencies
US7442634B2 (en) 2004-12-21 2008-10-28 Intel Corporation Method for constructing contact formations
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7391112B2 (en) 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
US20080003715A1 (en) 2006-06-30 2008-01-03 Lee Kevin J Tapered die-side bumps
US7585615B2 (en) 2006-07-27 2009-09-08 Intel Corporation Composite photoresist for modifying die-side bumps
US7732936B2 (en) 2006-09-06 2010-06-08 Intel Corporation Buffer coating having a physical mixture of high toughness polymer and a low shrinkage polymer
US7498252B2 (en) 2006-09-29 2009-03-03 Intel Corporation Dual layer dielectric stack for microelectronics having thick metal lines
US20080079166A1 (en) 2006-09-29 2008-04-03 Lee Kevin J Managing forces of semiconductor device layers
US20080122078A1 (en) 2006-11-08 2008-05-29 Jun He Systems and methods to passivate on-die redistribution interconnects
KR100817078B1 (ko) 2006-12-05 2008-03-26 삼성전자주식회사 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
US8299572B2 (en) * 2007-06-20 2012-10-30 Skyworks Solutions, Inc Semiconductor die with backside passive device integration
US8704336B2 (en) 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
US20090133908A1 (en) 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
US20090166324A1 (en) 2007-12-31 2009-07-02 Lee Kevin J Full-wafer backside marking process
US7964965B2 (en) 2008-03-31 2011-06-21 Intel Corporation Forming thick metal interconnect structures for integrated circuits
US7833899B2 (en) 2008-06-20 2010-11-16 Intel Corporation Multi-layer thick metallization structure for a microelectronic device, intergrated circuit containing same, and method of manufacturing an integrated circuit containing same
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7982311B2 (en) 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8067816B2 (en) * 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
WO2010089734A2 (en) * 2009-02-05 2010-08-12 Eliyahu Rozinsky Electrical machine
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
US20120068342A1 (en) 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8759950B2 (en) 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
EP2761651B1 (en) 2011-09-30 2019-05-29 Intel Corporation Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
CN103890939B (zh) 2011-10-28 2017-03-01 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
WO2013062590A1 (en) 2011-10-28 2013-05-02 Intel Corporation 3d interconnect structure comprising through-silicon vias combined with fine pitch backside metal redistribution lines fabricated using a dual damascene type approach
US9673268B2 (en) * 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US9343442B2 (en) * 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US8933564B2 (en) 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9048789B2 (en) * 2013-03-12 2015-06-02 Intel Mobile Communications GmbH Current re-using wideband low-noise active balun
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
GB2534262B (en) 2013-06-28 2020-03-25 Intel Corp Preservation of fine pitch redistribution lines
GB2530671A (en) 2013-06-29 2016-03-30 Intel Corp Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US9767957B2 (en) * 2013-08-12 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a tunable three dimensional inductor
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
EP3087604A4 (en) 2013-12-23 2017-09-06 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same
EP3123499B1 (en) 2014-03-24 2021-07-14 Intel Corporation Through-body via formation techniques
TWI691036B (zh) * 2014-06-23 2020-04-11 澳大利亞商西拉娜集團私人有限公司 具有隔離部的接合晶粒
EP3178162A4 (en) * 2014-08-07 2018-04-04 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
WO2016043738A1 (en) 2014-09-17 2016-03-24 Intel Corporation DIE WITH INTEGRATED MICROPHONE DEVICE USING THROUGH-SILICON VIAS (TSVs)
BR112015029238A2 (pt) * 2014-12-24 2017-07-25 Intel Corp componentes passivos integrados em um encapsulamento de circuito integrado empilhado
EP3271941A4 (en) * 2015-03-19 2018-10-24 Intel Corporation Radio die package with backside conductive plate
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9761566B1 (en) * 2016-04-13 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die structure and method of forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162881A (ja) * 1994-10-07 1996-06-21 Mitsubishi Electric Corp 薄膜表面弾性波フィルタ，及びその製造方法
JP2003163310A (ja) * 2001-11-29 2003-06-06 Fujitsu Quantum Devices Ltd 高周波半導体装置
JP2003188675A (ja) * 2001-12-19 2003-07-04 Alps Electric Co Ltd 表面弾性波素子及びそれを備えたデュプレクサ
JP2009524917A (ja) * 2006-03-06 2009-07-02 インテル・コーポレーション チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム
US20120074585A1 (en) * 2010-09-24 2012-03-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TSV Interposer With Semiconductor Die and Build-Up Interconnect Structure on Opposing Surfaces of the Interposer
US20120175731A1 (en) * 2011-01-07 2012-07-12 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof

Also Published As

Publication number Publication date
KR102471533B1 (ko) 2022-11-28
US10290598B2 (en) 2019-05-14
TW201618460A (zh) 2016-05-16
CN106797205B (zh) 2021-03-26
US20190109107A1 (en) 2019-04-11
WO2016022125A1 (en) 2016-02-11
MY184096A (en) 2021-03-17
TWI682628B (zh) 2020-01-11
EP3178162A1 (en) 2017-06-14
KR20170039650A (ko) 2017-04-11
US11037896B2 (en) 2021-06-15
EP3178162A4 (en) 2018-04-04
KR102311084B1 (ko) 2021-10-12
US20170141058A1 (en) 2017-05-18
CN106797205A (zh) 2017-05-31
KR20210122919A (ko) 2021-10-12

Similar Documents

Publication Publication Date Title
US11037896B2 (en) Method and apparatus for forming backside die planar devices and saw filter
US10553570B2 (en) Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
TWI617136B (zh) 體聲波諧振器調諧器電路
US9813043B2 (en) Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US20150304059A1 (en) Frequency multiplexer
JP6336582B2 (ja) 集積回路（ｉｃ）における磁気結合を低減させるためのシステムならびに関連構成要素および方法
US20210398957A1 (en) Three-dimensional (3d) integrated circuit with passive elements formed by hybrid bonding
US11469190B2 (en) Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
US20200091094A1 (en) Integrated filter technology with embedded devices
US11024574B2 (en) Integrated substrate communication frontend
WO2017160280A1 (en) Integrated substrate communication frontend with balanced filter
TW202324918A (zh) 高諧波效能射頻濾波器
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
US20230230910A1 (en) Double-sided redistribution layer (rdl) substrate for passive and device integration
CN115943564A (zh) 用于射频滤波器的混合钉扎封装

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190611