JPH0815726A - 液晶表示基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 いわゆる層間リークを減少できる保持容量素
子を備える。その工程の減少を図る。 【構成】 液晶を介して互いに対向配置された透明基板
のうち、一方の透明基板の液晶側の面の各画素領域に、
走査信号線からの信号によってオンする薄膜スイッチン
グ素子と、この薄膜スイッチング素子を介して映像信号
線からの信号が供給される透明電極と、この透明電極に
接続された前記映像信号蓄積用の保持容量素子とが形成
され、この保持容量素子は絶縁層を介した下層導電層と
上層導電層との積層体で構成されている液晶表示基板に
おいて、前記保持容量素子の上層導電層は、その下層の
絶縁層を露呈させる部分を有する形状をなすとともに、
その周辺長が下層導電層のそれよりも長くなっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示基板に係り、
特に、その各画素にそれぞれ組み込まれている保持容量
素子の改良に関する。

【０００２】

【従来の技術】アクティブ・マトリックス型と称される
液晶表示基板は、液晶を介して互いに対向配置された透
明基板のうち、一方の透明基板の液晶側の面の各画素領
域に、走査信号線からの信号によってオンする薄膜スイ
ッチング素子と、この薄膜スイッチング素子を介して映
像信号線からの信号が供給される透明電極と、この透明
電極に接続された保持容量素子とが形成されている。

【０００３】また、他方の透明基板の液晶側の面には各
画素に対して共通な透明電極が形成されている。

【０００４】ここで、前記保持容量素子は、薄膜スイッ
チング素子がスイッチングするとき、透明電極の電位に
対するゲート電位変化の影響を低減すること等を目的と
して備えられるが、通常、映像信号蓄積用の保持容量素
子と称されている。したがって、この保持容量素子はあ
る程度の容量値を有することが必要とされる。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板において、その保持容量素
子は、絶縁層を介在させた下層導電層と上層導電層との
積層体で構成されたものであるが、その各導電層の平面
的形状はたとえばほぼ矩形に近い形状をなし、前記容量
値を充分に確保するための面積を有するものであった。

【０００６】しかし、このような構成からなる保持容量
素子は、その絶縁層を介して対向する各導電層との間に
リークが生じてしまうという問題点が指摘されるに到っ
た。

【０００７】それ故、本発明はこのような事情に基づい
てなされたものであり、その目的とするところのもの
は、いわゆる層間リークを減少できる保持容量素子を備
える液晶表示基板を提供することにある。

【０００８】また、他の目的は、製造工程の減少を図っ
た液晶表示基板の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、次の手段によって構
成されたものとなっている。

【００１０】手段１．液晶を介して互いに対向配置され
た透明基板のうち、一方の透明基板の液晶側の面の各画
素領域に、走査信号線からの信号によってオンする薄膜
スイッチング素子と、この薄膜スイッチング素子を介し
て映像信号線からの信号が供給される透明電極と、この
透明電極に接続された前記映像信号蓄積用の保持容量素
子とが形成され、この保持容量素子は絶縁層を介した下
層導電層と上層導電層との積層体で構成されている液晶
表示基板において、前記保持容量素子の上層導電層は、
その下層の絶縁層を露呈させる部分を有する形状をなす
とともに、その周辺長が下層導電層のそれよりも長くな
っていることを特徴とするものである。

【００１１】手段２．液晶を介して互いに対向配置され
た透明基板のうち、一方の透明基板の液晶側の面の各画
素領域に、走査信号線からの信号によってオンする薄膜
スイッチング素子と、この薄膜スイッチング素子を介し
て映像信号線からの信号が供給される透明電極と、この
透明電極に接続された前記映像信号蓄積用の保持容量素
子とが形成され、この保持容量素子は絶縁層を介した下
層導電層と上層導電層との積層体で構成されている半導
体表示基板であって、前記薄膜トランジスタの多結晶半
導体層と前記保持容量素子の下層導電層とを同材料で同
時に形成する工程と、前記薄膜トランジスタのゲート絶
縁層と前記保持容量素子の誘電体層とを同時に形成する
工程と、前記薄膜トランジスタのゲート電極と前記保持
容量素子の上層導電層とを同時に形成する工程とを含む
製造方法において、前記保持容量素子の上層導電層はそ
の下層の絶縁層を露呈させる部分を有するように形成す
るとともに、前記薄膜トランジスタの半導体層にソース
層およびドレイン層を形成するためにゲート電極をマス
クとして導電不純物をドーピングして加熱処理する際
に、同時に前記保持容量素子の下層導電層に導電性をも
たせるようにしたことを特徴とするものである。

【００１２】

【作用】手段１による液晶表示基板によれば、その保持
容量素子の上層導電層が、その下層の絶縁層を露呈させ
る部分を有した形状をなし、これにより、その周辺長が
大きくなってる。

【００１３】これにより、下層導電層に対する上層導電
層の重なり面積がたとえ小さくなっても、その周辺長の
増加にともなった容量を確保することができるようにな
る。

【００１４】このことは、液晶表示基板の画素領域に形
成される保持容量素子は、いわゆるフリンジ容量と称さ
れる容量に寄与することが考察されたことに基づくもの
である。

【００１５】そして、下層導電層に対する上層導電層の
重なり面積が小さくなったことにより、その間における
リーク電流の発生を抑制することができるようになる。

【００１６】手段２による液晶表示基板の製造方法によ
れば、上述した保持容量素子の下層導電層に導電性を持
たせる場合に、薄膜トランジスタの半導体層にソース層
およびドレイン層を形成するためにゲート電極をマスク
として導電不純物をドーピングして加熱処理する際に、
同時に行なうことができるようになる。

【００１７】すなわち、保持容量素子の下層導電層は、
薄膜スイッチング素子の半導体層と同材料でかつ同時に
形成した後に、通常（従来）は、薄膜スイッチング素子
側の材料にマスクをかけて保持容量素子側の材料に導電
不純物をドーピングさせている。

【００１８】しかし、この工程を全く行なうことなく、
薄膜スイッチング素子のソース層およびドレイン層の形
成の際に同時に、保持容量素子の上層導電層における下
層絶縁層の露呈部分を通した導電不純物のドーピングに
よって、下層導電膜に導電性をもたせることができるよ
うになる。

【００１９】このため、製造工程の低減を図ることがで
きるようになる。

【００２０】

【実施例】図８は、本発明による液晶表示基板における
等価回路の一実施例を示す説明図である。

【００２１】そして、この液晶表示基板は、垂直走査回
路、映像信号駆動回路、および電源回路等が具備されて
用いられるようになっている。

【００２２】同図は回路図であるが、実際の幾何学的配
置に対応して描かれている。すなわち、液晶を介在した
互いに対向配置されているガラス基板のうち、一方のガ
ラス基板１（通常、下ガラス基板と称されている）の液
晶側の面には、図中、ｘ方向に延在しかつｙ方向に並設
される走査信号線ＧＬが形成されており、また、ｙ方向
に延在しかつｘ方向に並設される映像信号線ＤＬが形成
されている。

【００２３】これら走査信号線ＧＬと映像信号線ＤＬは
その交差部において層間絶縁膜によって互いに絶縁され
ている。

【００２４】走査信号線ＧＬと映像信号線ＤＬとで囲ま
れるそれぞれの領域は、透明電極ＩＴＯを備えた画素領
域となっている。

【００２５】そして、各画素領域における透明電極ＩＴ
Ｏの近傍には薄膜トランジスタＴＦＴが配置されてお
り、この薄膜トランジスタＴＦＴはそのゲート電極への
走査信号線ＧＬを介した信号供給によってオンするよう
になっている。

【００２６】また、映像信号線ＤＬからの映像信号は、
オンされた薄膜トランジスタＴＦＴを介して透明電極Ｉ
ＴＯに供給されるようになっている。

【００２７】さらに、この透明電極ＩＴＯは保持容量素
子Ｃの一方の電極に接続され、また、その他方の電極
は、隣接される走査信号線ＧＬのうち走査信号が供給さ
れていない側の信号線に接続されている。

【００２８】この保持容量素子Ｃは、たとえば、薄膜ト
ランジスタＴＦＴがスイッチングする際に、前記透明電
極ＩＴＯに対するゲート電位変化の影響を低減させる目
的等で備えられるものであり、通常、映像信号蓄積用の
保持容量素子Ｃと称されている。

【００２９】このような構成からなる液晶表示基板の製
造方法の一実施例について図２ないし図４を用いて説明
する。以下、工程順に説明する。

【００３０】工程１．（図２（ａ）） 下ガラス基板１を用意し、この下ガラス基板１の主表面
の全域に多結晶半導体層（ｐｏｌｙ−Ｓｉ）２を形成
し、この多結晶半導体層２をフォトリソグラフィ技術を
用いて所定のパターンに形成する。

【００３１】これにより、多結晶半導体層２は、薄膜ト
ランジスタＴＦＴ、透明電極ＩＴＯおよび保持容量素子
Ｃの形成領域に残存されることになる。

【００３２】工程２．（図２（ｂ）） 残存されている多結晶半導体層２を酸素雰囲気中で加熱
処理することにより、その表面にシリコン酸化膜３を形
成する。

【００３３】このシリコン酸化膜３は、薄膜トランジス
タＴＦＴの形成領域ではゲート絶縁膜として、また、保
持容量素子Ｃの形成領域では誘電体として機能するもの
となっている。

【００３４】ここで、通常は、保持容量素子Ｃの形成領
域に形成されている多結晶半導体層２に導電性をもたせ
て下層電極を形成するため、フォトレジストでその部分
のみを露呈させた多結晶半導体層２に導電性不純物をド
ービングしているが、この実施例では、それを行なうこ
となく次の工程にとりかかるようになっている。

【００３５】工程３．（図２（ｃ）） このように加工された下ガラス基板１の主表面に多結晶
半導体層４を全域に形成し、この多結晶半導体層４をフ
ォトリソグラフィ技術を用いて所定のパターンに形成す
る。

【００３６】この工程で形成される多結晶半導体層４
は、その生成段階で導電性不純物が混入されているもの
であり、層状に形成された時点で導電性を有するように
なっている。

【００３７】これにより、薄膜トランジスタＴＦＴの形
成領域にはゲート電極としての多結晶半導体層４が残存
され、また、保持容量素子Ｃの形成領域には上層電極と
しての多結晶半導体層４が残存されることになる。

【００３８】ここで、保持容量素子Ｃにおける上層電極
としての多結晶半導体層４は、この実施例では、特に、
その平面図である図１に示すように、櫛状をなしてお
り、これにより、その周辺長が長く構成されるととも
に、後に詳述するように、その下層に位置づけられる多
結晶半導体層２（他方の電極）に導電不純物をドーピン
グするための通過部が構成されることになる。

【００３９】工程４．（図２（ｄ）） 多結晶半導体層４をマスクにして、そのマスクから露呈
するシリコン酸化膜３をエッチングする。これにより、
前記多結晶半導体層４の形成領域外において多結晶半導
体層２が露呈される。

【００４０】その後、酸素雰囲気中で加熱処理すること
により、多結晶半導体層４の表面および多結晶半導体層
２の表面に薄いシリコン酸化膜５を形成する。

【００４１】工程５．（図３（ａ）） このように加工された下ガラス基板１の主表面から導電
不純物をドーピングする。

【００４２】これにより、薄膜トランジスタＴＦＴの形
成領域においては、ゲート電極が形成された領域以外の
多結晶半導体層２が導電性を備えてドレイン層６および
ソース層７が形成されるようになる。

【００４３】一方、保持容量素子Ｃの形成領域において
は、図５に詳細を示すように、上電極となる多結晶半導
体層４の櫛状に形成することによる間隙部を通して、下
電極となる多結晶半導体層２内に導電不純物がドーピン
グされることになる。

【００４４】その後、熱処理を行なうことにより、ドレ
イン層６およびソース層７に活性化がなされるととも
に、下電極となる多結晶半導体層２は、図６に詳細を示
すように、導電性不純物が拡散されて、その全域にわた
って導電性を有するようになる。

【００４５】工程６．（図３（ｂ）） このように加工された下ガラス基板１の主表面に、たと
えばシリコン窒化膜を体積させることにより保護膜９を
形成し、この保護膜９に前記薄膜トランジスタＴＦＴの
ドレイン層６の一部を露呈させるスルホール１０を形成
し、このスルホール１０部においてドレイン層６の接続
されるドレイン電極１１を前記保護膜９上に形成する。

【００４６】このドレイン電極１１はたとえばアルミニ
ュウム（Ａｌ）から形成され、この時、同時に該ドレイ
ン電極１１と一体に接続された映像信号線（図示せず）
を形成する。

【００４７】さらに、ドレイン電極１１および映像信号
線を被うようにして保護膜１２を形成する。

【００４８】工程７．（図３（ｃ）） 実質上の画素となる領域における保護膜９をフォトリソ
グラフィ技術を用いて選択的に除去し、この領域におけ
る多結晶半導体層２を露呈させる。

【００４９】工程８．（図４（ａ）） 実質上の画素となる領域において露呈された多結晶半導
体層２面に選択的に透明電極（ＩＴＯ）１３を形成す
る。この透明電極１３は、導電性を有する多結晶半導体
層２の上面に形成されることから、薄膜トランジスタＴ
ＦＴのソース層に接続された状態で形成されることにな
る。

【００５０】このような実施例に示すように構成された
液晶表示基板によれば、その保持容量素子Ｃの上層導電
層が、その下層のシリンコ酸化膜３を露呈させる部分を
有した形状をなし、これにより、その周辺長が大きくな
ってる。

【００５１】これにより、下層導電層に対する上層導電
層の重なり面積がたとえ小さくなっても、その周辺長の
増加にともなった容量を確保することができるようにな
る。

【００５２】このことは、液晶表示基板の画素領域に形
成される保持容量素子Ｃは、いわゆるフリンジ容量と称
される容量に寄与することが考察されたことに基づくも
のである。

【００５３】そして、下層導電層に対する上層導電層の
重なり面積が小さくなったことにより、その間における
リーク電流の発生を抑制することができるようになる。

【００５４】また、上述した液晶表示基板の製造方法に
よれば、保持容量素子Ｃの下層導電層に導電性を持たせ
る場合に、薄膜トランジスタＴＦＴの半導体層にソース
層およびドレイン層を形成するためにゲート電極をマス
クとして導電不純物をドーピングして加熱処理する際
に、同時に行なうことができるようになる。

【００５５】すなわち、保持容量素子Ｃの下層導電層
は、薄膜スイッチング素子ＴＦＴの半導体層と同材料で
かつ同時に形成した後に、通常（従来）は、薄膜スイッ
チング素子ＴＦＴ側の材料にマスクをかけて保持容量素
子Ｃ側の材料に導電不純物をドーピングさせている。

【００５６】しかし、この工程を全く行なうことなく、
薄膜スイッチング素子ＴＦＴのソース層およびドレイン
層の形成の際に同時に、保持容量素子Ｃの上層導電層に
おける下層絶縁層の露呈部分を通した導電不純物のドー
ピングによって、下層導電膜に導電性をもたせることが
できるようになる。

【００５７】このため、製造工程の低減を図ることがで
きるようになる。

【００５８】上述した実施例では、保持容量素子Ｃの上
部導電層の形状として図１に示すように櫛状にしたもの
であるが、この形状に限定されることはなく、たとえ
ば、図７に示すように、散在的に配置された透孔を有す
る形状としてもよいことはいうまでもない。

【００５９】この場合においても、上部導電層の周辺長
を大きくすることができるようになるからである。そし
て、この孔を通して下層に位置づけられる下部導電層に
導電不純物をドーピングすることができるからである。

【００６０】

【発明の効果】以上説明したことにより、本発明による
液晶表示基板によれば、いわゆる層間リークを減少でき
る保持容量素子を備えることができる。

【００６１】また、本発明による液晶表示基板の製造方
法によれば、その工程の減少を図ることができる。

【図面の簡単な説明】

【図１】本発明による液晶表示基板の一実施例を示す要
部構成図である。

【図２】（ａ）ないし（ｄ）は、本発明による液晶表示
基板の製造方法の一実施例を示す工程図である。

【図３】（ａ）ないし（ｃ）は、図２に示した工程に続
く工程図である。

【図４】（ａ）は、図３に示した工程に続く工程図であ
る。

【図５】本発明による液晶表示基板の製造方法の一工程
における要部を示す説明図である。

【図６】本発明による液晶表示基板の製造方法の一工程
における要部を示す説明図である。

【図７】本発明による液晶表示基板の他の実施例を示す
要部構成図である。

【図８】本発明による液晶表示基板における等価回路の
一実施例を示す回路図である。

【符号の説明】

２……多結晶半導体層（下層導電層） ３……シリコン酸化膜（誘電体） ４……多結晶半導体層（上層導電層）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 敏浩 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 輿 博文 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 早田 浩子 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 液晶を介して互いに対向配置された透明
   基板のうち、一方の透明基板の液晶側の面の各画素領域
   に、走査信号線からの信号によってオンする薄膜スイッ
   チング素子と、この薄膜スイッチング素子を介して映像
   信号線からの信号が供給される透明電極と、この透明電
   極に接続された前記映像信号蓄積用の保持容量素子とが
   形成され、この保持容量素子は絶縁層を介した下層導電
   層と上層導電層との積層体で構成されている液晶表示基
   板において、 前記保持容量素子の上層導電層は、その下層の絶縁層を
   露呈させる部分を有する形状をなすとともに、その周辺
   長が下層導電層のそれよりも長くなっていることを特徴
   とする液晶表示基板。
2. 【請求項２】 液晶を介して互いに対向配置された透明
   基板のうち、一方の透明基板の液晶側の面の各画素領域
   に、走査信号線からの信号によってオンする薄膜スイッ
   チング素子と、この薄膜スイッチング素子を介して映像
   信号線からの信号が供給される透明電極と、この透明電
   極に接続された前記映像信号蓄積用の保持容量素子とが
   形成され、この保持容量素子は絶縁層を介した下層導電
   層と上層導電層との積層体で構成されている半導体表示
   基板であって、 前記薄膜トランジスタの多結晶半導体層と前記保持容量
   素子の下層導電層とを同材料で同時に形成する工程と、 前記薄膜トランジスタのゲート絶縁層と前記保持容量素
   子の誘電体層とを同時に形成する工程と、 前記薄膜トランジスタのゲート電極と前記保持容量素子
   の上層導電層とを同時に形成する工程とを含む製造方法
   において、 前記保持容量素子の上層導電層はその下層の絶縁層を露
   呈させる部分を有するように形成するとともに、 前記薄膜トランジスタの半導体層にソース層およびドレ
   イン層を形成するためにゲート電極をマスクとして導電
   不純物をドーピングして加熱処理する際に、同時に前記
   保持容量素子の下層導電層に導電性をもたせるようにし
   たことを特徴とする液晶表示基板の製造方法。