JPH0815670A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH0815670A JPH0815670A JP16748894A JP16748894A JPH0815670A JP H0815670 A JPH0815670 A JP H0815670A JP 16748894 A JP16748894 A JP 16748894A JP 16748894 A JP16748894 A JP 16748894A JP H0815670 A JPH0815670 A JP H0815670A
- Authority
- JP
- Japan
- Prior art keywords
- film
- signal line
- liquid crystal
- video signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 44
- 239000011159 matrix material Substances 0.000 title claims description 14
- 230000003071 parasitic effect Effects 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 98
- 239000000758 substrate Substances 0.000 description 20
- 239000011521 glass Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】表示品質の向上、特に遮光膜を設けたことに付
随する寄生容量の増加の影響により画素電圧が変動する
現象を抑制するアクティブマトリクス液晶表示装置の提
供。 【構成】容量膜を設けて画素電極と隣の映像信号線との
間に補正容量を形成し、走査信号線方向に隣合う画素の
液晶層に対して正の電界と負の電界が交互に印加される
ようにそれぞれの映像信号線に信号を供給する。
随する寄生容量の増加の影響により画素電圧が変動する
現象を抑制するアクティブマトリクス液晶表示装置の提
供。 【構成】容量膜を設けて画素電極と隣の映像信号線との
間に補正容量を形成し、走査信号線方向に隣合う画素の
液晶層に対して正の電界と負の電界が交互に印加される
ようにそれぞれの映像信号線に信号を供給する。
Description
【０００１】
【産業上の利用分野】本発明はアモルファスシリコン薄
膜トランジスタを用いた液晶表示装置に関し、特に遮光
膜による寄生容量を補正する液晶表示装置に関する。
膜トランジスタを用いた液晶表示装置に関し、特に遮光
膜による寄生容量を補正する液晶表示装置に関する。
【０００２】
【従来の技術】図６に、薄膜トランジスタ（以下「ＴＦ
Ｔ」と略記する）を用いた従来の液晶表示装置の断面構
造の例を示す。
Ｔ」と略記する）を用いた従来の液晶表示装置の断面構
造の例を示す。
【０００３】図６に示すように、液晶表示装置では、ガ
ラス基板１００に設けた画素電極１０６とガラス基板１
２０に設けた対向電極１２１の間に電界をかけることに
より液晶１３０の状態を制御し、液晶１３０を通過する
光をオン・オフさせている。
ラス基板１００に設けた画素電極１０６とガラス基板１
２０に設けた対向電極１２１の間に電界をかけることに
より液晶１３０の状態を制御し、液晶１３０を通過する
光をオン・オフさせている。
【０００４】図６を参照して、液晶表示装置の製法を説
明すると、ガラス基板１００上にゲート電極１０１をパ
ターニングした後、ゲート絶縁膜１１４、半導体膜１０
２を順次形成し、その上にドレイン電極１０３、ソース
電極１０４、映像信号線１１３及び画素電極１０６を形
成し、その後パッシベーション膜１１５、さらに遮光膜
１０５を形成してＴＦＴ基板とする。なお、半導体膜１
０２として、例えばガラス基板上に３００℃程度の比較
的低温で形成できる水素化アモルファスシリコン（ａ−
Ｓｉ：Ｈ）膜等が用いられている。
明すると、ガラス基板１００上にゲート電極１０１をパ
ターニングした後、ゲート絶縁膜１１４、半導体膜１０
２を順次形成し、その上にドレイン電極１０３、ソース
電極１０４、映像信号線１１３及び画素電極１０６を形
成し、その後パッシベーション膜１１５、さらに遮光膜
１０５を形成してＴＦＴ基板とする。なお、半導体膜１
０２として、例えばガラス基板上に３００℃程度の比較
的低温で形成できる水素化アモルファスシリコン（ａ−
Ｓｉ：Ｈ）膜等が用いられている。
【０００５】また、対向基板側は、ガラス基板１２０上
に対向電極１２１を形成して製造する。
に対向電極１２１を形成して製造する。
【０００６】最後に、ＴＦＴ基板と対向基板にそれぞれ
配向膜（図示せず）を形成して配向処理を行い、シール
パターンを形成してから重ね合わせてこれを焼成し、液
晶１３０を注入、封孔して液晶表示素子が完成する。
配向膜（図示せず）を形成して配向処理を行い、シール
パターンを形成してから重ね合わせてこれを焼成し、液
晶１３０を注入、封孔して液晶表示素子が完成する。
【０００７】この液晶表示素子に偏光板、駆動回路およ
び筐体などを付加し、液晶表示装置となる。
び筐体などを付加し、液晶表示装置となる。
【０００８】なお、液晶表示素子には、表示品位を向上
させるために対向基板又はＴＦＴ基板にブラックマトリ
クス層が設けられているが図では省略されている。
させるために対向基板又はＴＦＴ基板にブラックマトリ
クス層が設けられているが図では省略されている。
【０００９】図７に、この液晶表示素子のＴＦＴ基板の
平面図を示す。なお図６は、図７のＡ−Ａ′線の断面図
に相当している。
平面図を示す。なお図６は、図７のＡ−Ａ′線の断面図
に相当している。
【００１０】図７において、図６のゲート電極１０１
は、その機能から、ゲート電極１及び走査信号線１１と
して示され、図６のドレイン電極１０３はドレイン電極
３及び映像信号線１２として示されている。すなわち、
図示のように、走査信号線１１と映像信号線１２が直交
して互いに絶縁してパターン形成され、その交差部にＴ
ＦＴが配置されており、ゲート電極１には走査信号線１
１が、ドレイン電極３には映像信号線１２がそれぞれ接
続されている。なお、図７の平面図では、半導体膜２、
ドレイン電極３、ソース電極４、遮光膜５、画素電極
６、及び隣の映像信号線１３を示しているが、それ以外
は省略されている。
は、その機能から、ゲート電極１及び走査信号線１１と
して示され、図６のドレイン電極１０３はドレイン電極
３及び映像信号線１２として示されている。すなわち、
図示のように、走査信号線１１と映像信号線１２が直交
して互いに絶縁してパターン形成され、その交差部にＴ
ＦＴが配置されており、ゲート電極１には走査信号線１
１が、ドレイン電極３には映像信号線１２がそれぞれ接
続されている。なお、図７の平面図では、半導体膜２、
ドレイン電極３、ソース電極４、遮光膜５、画素電極
６、及び隣の映像信号線１３を示しているが、それ以外
は省略されている。
【００１１】ＴＦＴ基板に設けられている遮光膜（５、
１０５）には、遮光効果の点から金属膜や半導体膜など
の導電性の材料が用いられている。
１０５）には、遮光効果の点から金属膜や半導体膜など
の導電性の材料が用いられている。
【００１２】
【発明が解決しようとする課題】しかしながら、遮光膜
に導電性の材料を用いた場合、下記の２つの問題があ
る。
に導電性の材料を用いた場合、下記の２つの問題があ
る。
【００１３】第１の問題は、ドレイン電極およびソース
電極と寄生容量を形成することである。
電極と寄生容量を形成することである。
【００１４】寄生容量があると、ＴＦＴがオフ状態の間
にも、映像信号線の信号がドレイン電極−（寄生容量）
−遮光膜−（寄生容量）−ソース電極−画素電極と伝わ
るため、画素電極の電圧変動を招き、輝度ムラや表示上
のクロストークが発生し、表示品質を低下させる。
にも、映像信号線の信号がドレイン電極−（寄生容量）
−遮光膜−（寄生容量）−ソース電極−画素電極と伝わ
るため、画素電極の電圧変動を招き、輝度ムラや表示上
のクロストークが発生し、表示品質を低下させる。
【００１５】この寄生容量を減らすものとして、例えば
特開昭64-42634号公報には、金属遮光膜を分割して設け
た構成が提案され、また特開昭62-172758号公報には、
半導体遮光膜を使用する技術が提案されている。これら
の技術によれば、いずれも寄生容量は減少するが、遮光
膜が無い場合と比較すると、寄生容量の影響は避けられ
ない。
特開昭64-42634号公報には、金属遮光膜を分割して設け
た構成が提案され、また特開昭62-172758号公報には、
半導体遮光膜を使用する技術が提案されている。これら
の技術によれば、いずれも寄生容量は減少するが、遮光
膜が無い場合と比較すると、寄生容量の影響は避けられ
ない。
【００１６】第２の問題は、遮光膜が帯電し、ＴＦＴの
動作電圧に変動を生じさせ、表示ムラが発生することで
ある。
動作電圧に変動を生じさせ、表示ムラが発生することで
ある。
【００１７】帯電を防止するものとして、特開昭62-276
031号公報には、遮光膜を走査信号線又は映像信号線と
接続する構成が提案されている。しかし、寄生容量に関
しては接続しない場合に比べて、むしろ増加するという
問題がある。
031号公報には、遮光膜を走査信号線又は映像信号線と
接続する構成が提案されている。しかし、寄生容量に関
しては接続しない場合に比べて、むしろ増加するという
問題がある。
【００１８】なお、遮光膜に絶縁性の樹脂を用いる技術
が、例えば特開平3-123320号公報、特開平4-86809号公
報等に開示されているが、その膜厚が非常に厚いため、
厚みやパターニングの精度が低下し、表示品質を低下さ
せるという問題がある。
が、例えば特開平3-123320号公報、特開平4-86809号公
報等に開示されているが、その膜厚が非常に厚いため、
厚みやパターニングの精度が低下し、表示品質を低下さ
せるという問題がある。
【００１９】従って、本発明は、前記問題点を解消し、
導電性の遮光膜を設けたことに付随する寄生容量の増加
の影響により画素電圧が変動する現象を抑制し、表示品
質を向上するアクティブマトリクス液晶表示装置を提供
することを目的とする。
導電性の遮光膜を設けたことに付随する寄生容量の増加
の影響により画素電圧が変動する現象を抑制し、表示品
質を向上するアクティブマトリクス液晶表示装置を提供
することを目的とする。
【００２０】
【課題を解決するための手段】前記目的を達成するた
め、本発明のアクティブマトリクス型液晶表示装置は、
画素電極と隣の映像信号線との間に容量膜を設けて補正
容量を形成し、走査信号線方向に互いに隣合う画素の液
晶層に対して正の電界と負の電界とが交互に印加される
ようにそれぞれの映像信号線に信号を供給することを特
徴とする。
め、本発明のアクティブマトリクス型液晶表示装置は、
画素電極と隣の映像信号線との間に容量膜を設けて補正
容量を形成し、走査信号線方向に互いに隣合う画素の液
晶層に対して正の電界と負の電界とが交互に印加される
ようにそれぞれの映像信号線に信号を供給することを特
徴とする。
【００２１】また、本発明において、容量膜は、映像信
号線よりも下層の導電層で形成されていることを特徴と
する。この場合、容量膜は、好ましくはゲート電極と同
一の材料で形成される。
号線よりも下層の導電層で形成されていることを特徴と
する。この場合、容量膜は、好ましくはゲート電極と同
一の材料で形成される。
【００２２】さらに、本発明においては、別の視点とし
て、容量膜が、映像信号線よりも上層の導電層で形成さ
れていることを特徴とする。この場合、容量膜は、好ま
しくは遮光膜と同一の材料で形成される。
て、容量膜が、映像信号線よりも上層の導電層で形成さ
れていることを特徴とする。この場合、容量膜は、好ま
しくは遮光膜と同一の材料で形成される。
【００２３】さらにまた、本発明においては、容量膜
は、画素電極又は映像信号線のいずれかに電気的に接続
してもよい。
は、画素電極又は映像信号線のいずれかに電気的に接続
してもよい。
【００２４】そして、本発明においては、好ましくは、
容量膜は、一の画素の画素電極、及び走査信号線方向に
該画素の隣に配置された画素を駆動する映像信号線のそ
れぞれに互いにオーバラップするようにして該映像信号
線の長手方向に延在して設けられ、補正容量が遮光膜に
よる寄生容量に略等しくなるように形成されている。
容量膜は、一の画素の画素電極、及び走査信号線方向に
該画素の隣に配置された画素を駆動する映像信号線のそ
れぞれに互いにオーバラップするようにして該映像信号
線の長手方向に延在して設けられ、補正容量が遮光膜に
よる寄生容量に略等しくなるように形成されている。
【００２５】
【作用】上記構成のもと、本発明は、容量膜を設け、画
素電極と隣接する映像信号線の間に補正容量を形成する
ことにより、遮光膜を設けたことの影響で生じる画素電
極の電圧変動を低減し、輝度ムラやクロストークを抑制
することができる。そして、容量膜としてゲート電極と
同じ材料を用いた場合、同時にパターニングできる。
素電極と隣接する映像信号線の間に補正容量を形成する
ことにより、遮光膜を設けたことの影響で生じる画素電
極の電圧変動を低減し、輝度ムラやクロストークを抑制
することができる。そして、容量膜としてゲート電極と
同じ材料を用いた場合、同時にパターニングできる。
【００２６】あるいは、本発明においては、容量膜を映
像信号線よりも上層の導電層で形成し、容量膜として遮
光膜と同じ材料を用いた場合、遮光膜と同時にパターニ
ングできると共に、容量膜を遮光膜と同じ層に同時に形
成することにより、パッシベーション膜が共通の誘電体
層として機能し、このためパターニングの位置ズレやパ
ッシベーション膜厚の変動に対して、寄生容量の変化を
打ち消すように補正容量が変化するという利点がある。
像信号線よりも上層の導電層で形成し、容量膜として遮
光膜と同じ材料を用いた場合、遮光膜と同時にパターニ
ングできると共に、容量膜を遮光膜と同じ層に同時に形
成することにより、パッシベーション膜が共通の誘電体
層として機能し、このためパターニングの位置ズレやパ
ッシベーション膜厚の変動に対して、寄生容量の変化を
打ち消すように補正容量が変化するという利点がある。
【００２７】さらに、本発明によれば、帯電を防止する
ために遮光膜を映像信号線又は走査信号線と電気的に接
続した場合でも、寄生容量の増加で生じる画素電極の電
圧変動を低減できる。例えば、容量膜を画素電極と接続
することで、寄生容量の増大に応じて、容量膜の面積を
増大させることなく、補正容量を増大することができ
る。
ために遮光膜を映像信号線又は走査信号線と電気的に接
続した場合でも、寄生容量の増加で生じる画素電極の電
圧変動を低減できる。例えば、容量膜を画素電極と接続
することで、寄生容量の増大に応じて、容量膜の面積を
増大させることなく、補正容量を増大することができ
る。
【００２８】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２９】
【実施例１】図１に本発明の液晶表示装置の第１の実施
例の平面図を、図２にそのＡ−Ａ′線断面図を示す。
例の平面図を、図２にそのＡ−Ａ′線断面図を示す。
【００３０】図２を参照して、本実施例に係る液晶表示
装置の製法を説明すると、ガラス基板１００上にゲート
電極１０１および容量膜２０７をパターニングした後、
ゲート絶縁膜１１４、半導体膜１０２を順次形成し、そ
の上にドレイン電極１０３、ソース電極１０４、映像信
号線１１３及び画素電極１０６を形成し、その後パッシ
ベーション膜１１５、さらに遮光膜１０５を形成してＴ
ＦＴ基板とする。
装置の製法を説明すると、ガラス基板１００上にゲート
電極１０１および容量膜２０７をパターニングした後、
ゲート絶縁膜１１４、半導体膜１０２を順次形成し、そ
の上にドレイン電極１０３、ソース電極１０４、映像信
号線１１３及び画素電極１０６を形成し、その後パッシ
ベーション膜１１５、さらに遮光膜１０５を形成してＴ
ＦＴ基板とする。
【００３１】また、対向基板側は、ガラス基板１２０上
に対向電極１２１を形成して作製する。
に対向電極１２１を形成して作製する。
【００３２】最後にＴＦＴ基板と対向基板にそれぞれ配
向膜（図示せず）を形成して配向処理を行い、シールパ
ターンを形成してから重ね合わせてこれを焼成し、液晶
１３０を注入、封孔して液晶表示素子が完成する。
向膜（図示せず）を形成して配向処理を行い、シールパ
ターンを形成してから重ね合わせてこれを焼成し、液晶
１３０を注入、封孔して液晶表示素子が完成する。
【００３３】容量膜２０７として、任意の導電性材料が
選択できるが、本実施例では、ゲート電極と同じ材料を
用いて、同時にパターニングした。
選択できるが、本実施例では、ゲート電極と同じ材料を
用いて、同時にパターニングした。
【００３４】容量膜２０７の大きさは、図１の遮光膜５
によって生じた寄生容量と容量膜７によって形成される
補正容量とがほぼ同じになるように定められる。
によって生じた寄生容量と容量膜７によって形成される
補正容量とがほぼ同じになるように定められる。
【００３５】すなわち、図１の平面図に示すように、容
量膜７は、画素電極６及び隣の映像信号線１３と互いに
重なり合う幅をもって映像信号線１３の長手方向に沿っ
て延在され、容量膜７の面積は、形成すべき補正容量に
応じて定められる。
量膜７は、画素電極６及び隣の映像信号線１３と互いに
重なり合う幅をもって映像信号線１３の長手方向に沿っ
て延在され、容量膜７の面積は、形成すべき補正容量に
応じて定められる。
【００３６】この液晶表示素子に付加する駆動回路は、
図３に示すように、走査信号線５２１、５２２、５２
３、５２４に接続された、隣合う画素５０１、５０２に
対して交互に正の電界と負の電界が加わるようにそれぞ
れの映像信号線５１１、５１２、５１３、５１４に信号
を加えるという、ドット反転駆動方式を用いる。
図３に示すように、走査信号線５２１、５２２、５２
３、５２４に接続された、隣合う画素５０１、５０２に
対して交互に正の電界と負の電界が加わるようにそれぞ
れの映像信号線５１１、５１２、５１３、５１４に信号
を加えるという、ドット反転駆動方式を用いる。
【００３７】以上で本実施例の液晶表示装置が完成す
る。
る。
【００３８】次に、図１を参照して、本実施例の液晶表
示装置の動作について説明する。
示装置の動作について説明する。
【００３９】映像信号線１２の電圧変化は、遮光膜５に
より生じる寄生容量を介して、変調ノイズとなって画素
電極６に印加される。それと同時に、隣の映像信号１３
の電圧変化が、容量膜７により形成した補正容量を介し
て、変調ノイズとなって画素電極６に印加される。
より生じる寄生容量を介して、変調ノイズとなって画素
電極６に印加される。それと同時に、隣の映像信号１３
の電圧変化が、容量膜７により形成した補正容量を介し
て、変調ノイズとなって画素電極６に印加される。
【００４０】ここで、映像信号線１２の電圧変化と隣の
映像信号線１３の電圧変化は、ドット反転駆動方式で
は、正負逆極性となり互いに逆相の関係にあるため、画
素電極６において、２本の映像信号線１２、１３からの
変調ノイズは互いに逆相となり打ち消し合うことにな
る。
映像信号線１３の電圧変化は、ドット反転駆動方式で
は、正負逆極性となり互いに逆相の関係にあるため、画
素電極６において、２本の映像信号線１２、１３からの
変調ノイズは互いに逆相となり打ち消し合うことにな
る。
【００４１】このようにして、画素電極６における電圧
変動を低減することにより、輝度ムラや表示上のクロス
トーク現象を抑制することができる。
変動を低減することにより、輝度ムラや表示上のクロス
トーク現象を抑制することができる。
【００４２】
【実施例２】図４に、本発明の液晶表示装置の第２の実
施例の断面図を示す。平面図は実施例１と同一である。
施例の断面図を示す。平面図は実施例１と同一である。
【００４３】本実施例の液晶表示装置の製法は、パッシ
ベーション膜１１５までは従来例と同様に形成し、その
後遮光膜１０５および容量膜３０７を形成する。
ベーション膜１１５までは従来例と同様に形成し、その
後遮光膜１０５および容量膜３０７を形成する。
【００４４】容量膜３０７には任意の導電性材料を選択
できるが、この例では、遮光膜と同じ材料を用い、同時
にパターニングした。
できるが、この例では、遮光膜と同じ材料を用い、同時
にパターニングした。
【００４５】駆動回路には、前記第１の実施例と同様、
ドット反転駆動方式を用いる。
ドット反転駆動方式を用いる。
【００４６】前記第１の実施例では遮光膜による寄生容
量を生じる誘電体層と、容量膜による補正容量を生じる
誘電体層は異なり、それぞれパッシベーション膜１１
５、ゲート絶縁膜１１４である。
量を生じる誘電体層と、容量膜による補正容量を生じる
誘電体層は異なり、それぞれパッシベーション膜１１
５、ゲート絶縁膜１１４である。
【００４７】これに対し本実施例では、容量膜３０７を
遮光膜１０５と同じ層に同時に形成するので、パッシベ
ーション膜１１５が共通の誘電体層として機能し、この
ためパターニングの位置ズレやパッシベーション膜厚の
変動に対して、寄生容量の変化を打ち消すように補正容
量が変化するという利点がある。
遮光膜１０５と同じ層に同時に形成するので、パッシベ
ーション膜１１５が共通の誘電体層として機能し、この
ためパターニングの位置ズレやパッシベーション膜厚の
変動に対して、寄生容量の変化を打ち消すように補正容
量が変化するという利点がある。
【００４８】
【実施例３】図５に、本発明の液晶表示装置の第３の実
施例の断面図を示す。
施例の断面図を示す。
【００４９】本実施例の液晶表示装置の製法は、画素電
極１０６までは従来例と同様にして形成し、その後パッ
シベーション膜４１５のパターニング時に、映像信号線
（即ちドレイン電極１０３）上にコンタクトホールを設
け、その後遮光膜４０５を形成すると共に、容量膜４０
７を画素電極１０６と接続するように形成する。
極１０６までは従来例と同様にして形成し、その後パッ
シベーション膜４１５のパターニング時に、映像信号線
（即ちドレイン電極１０３）上にコンタクトホールを設
け、その後遮光膜４０５を形成すると共に、容量膜４０
７を画素電極１０６と接続するように形成する。
【００５０】駆動回路には、前記ドット反転駆動方式を
用いる。
用いる。
【００５１】本実施例では、遮光膜４０５を映像信号線
（ドレイン電極１０３）と電気的に接続することにより
帯電を防止したものであり、寄生容量が増大している。
しかしながら、容量膜４０７を画素電極１０６と電気的
に接続することにより、寄生容量の増大に応じて、容量
膜４０７の面積を増大させることなく、補正容量を増大
させられるという利点がある。なお、容量膜４０７を画
素電極１０６の代わりに映像信号線１１３に電気的に接
続してもよい。
（ドレイン電極１０３）と電気的に接続することにより
帯電を防止したものであり、寄生容量が増大している。
しかしながら、容量膜４０７を画素電極１０６と電気的
に接続することにより、寄生容量の増大に応じて、容量
膜４０７の面積を増大させることなく、補正容量を増大
させられるという利点がある。なお、容量膜４０７を画
素電極１０６の代わりに映像信号線１１３に電気的に接
続してもよい。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
容量膜を設け、画素電極と隣接する映像信号線の間に補
正容量を形成することで、遮光膜を設けたことの影響で
生じる画素電極の電圧変動を低減し、輝度ムラやクロス
トークを抑制して表示品質を特段に向上させるという効
果を奏する。
容量膜を設け、画素電極と隣接する映像信号線の間に補
正容量を形成することで、遮光膜を設けたことの影響で
生じる画素電極の電圧変動を低減し、輝度ムラやクロス
トークを抑制して表示品質を特段に向上させるという効
果を奏する。
【００５３】本発明において、容量膜を映像信号線より
も下層の導電層で形成した場合に、上記本発明効果を奏
することは勿論であり、特にゲート電極と同じ材料を用
いた場合、容量膜とゲート電極を同時にパターニングで
きるという製造工程上の利点を有する。
も下層の導電層で形成した場合に、上記本発明効果を奏
することは勿論であり、特にゲート電極と同じ材料を用
いた場合、容量膜とゲート電極を同時にパターニングで
きるという製造工程上の利点を有する。
【００５４】また、本発明においては、容量膜として遮
光膜と同じ材料を用いた場合、遮光膜と同時にパターニ
ングできるという製造工程上の利点を有する共に、容量
膜を遮光膜と同じ層に同時に形成するので、パッシベー
ション膜が共通の誘電体層として機能するため、パター
ニングの位置ズレやパッシベーション膜厚の変動に対し
て、寄生容量の変化を打ち消すように補正容量も変化す
るという利点を有する。
光膜と同じ材料を用いた場合、遮光膜と同時にパターニ
ングできるという製造工程上の利点を有する共に、容量
膜を遮光膜と同じ層に同時に形成するので、パッシベー
ション膜が共通の誘電体層として機能するため、パター
ニングの位置ズレやパッシベーション膜厚の変動に対し
て、寄生容量の変化を打ち消すように補正容量も変化す
るという利点を有する。
【００５５】さらに、本発明においては、帯電を防止す
るために遮光膜を映像信号線又は走査信号線と接続した
場合でも、寄生容量の増加により生じる画素電極の電圧
変動を低減できる。本発明によれば、容量膜を画素電極
又は映像信号線と電気的に接続することにより寄生容量
が増大した場合にも、容量膜の面積をこれに対応して増
大させることなく、補正容量の増大が可能とされるとい
う利点を有する。
るために遮光膜を映像信号線又は走査信号線と接続した
場合でも、寄生容量の増加により生じる画素電極の電圧
変動を低減できる。本発明によれば、容量膜を画素電極
又は映像信号線と電気的に接続することにより寄生容量
が増大した場合にも、容量膜の面積をこれに対応して増
大させることなく、補正容量の増大が可能とされるとい
う利点を有する。
【図１】本発明の第１及び第２の実施例の平面図であ
る。
る。
【図２】本発明の第１の実施例の断面図である。
【図３】本発明の第１〜第３の実施例に共通の画素電圧
パターン図である。
パターン図である。
【図４】本発明の第２の実施例の断面図である。
【図５】本発明の第３の実施例の断面図である。
【図６】従来の液晶表示装置の断面図である。
【図７】従来の液晶表示装置の平面図である。
１，１０１ ゲート電極 ２，１０２ 半導体膜 ３，１０３ ドレイン電極 ４，１０４ ソース電極 ５，１０５，４０５ 遮光膜 ６，１０６ 画素電極 ７，１０７，２０７，３０７，４０７ 容量膜 １１ 走査信号線 １２ 映像信号線 １３，１１３ 隣接する映像信号線 １００ ガラス基板 １１４ ゲート絶縁膜 １１５ パッシベーション膜 １２０ ガラス基板 １２１ 対向電極 １３ 液晶 ５０１ 正電界が印加されている画素 ５０２ 負電界が印加されている画素 ５１１，５１２，５１３，５１４ 映像信号線 ５２１，５２２，５２３，５２４ 走査信号線
Claims (8)
- 【請求項１】ゲート電極、ゲート絶縁膜、半導体膜、ソ
ース電極、ドレイン電極、パッシベーション絶縁膜、導
電性の遮光膜から成るトランジスタと、画素電極、液晶
層、対向電極から成る液晶素子と、を有する単位画素
が、マトリックス状にパターン形成された走査信号線と
映像信号線により囲まれた領域に形成されるアクティブ
マトリクス型液晶表示装置において、 前記画素電極と隣の映像信号線との間に容量膜を設けて
補正容量を形成し、前記走査信号線方向に相隣る画素の
液晶層に対して正の電界と負の電界とが交互に印加され
るようにそれぞれの映像信号線に信号を供給することを
特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項２】前記容量膜が、前記映像信号線よりも下層
の導電層で形成されていることを特徴とする請求項１記
載のアクティブマトリクス型液晶表示装置。 - 【請求項３】前記容量膜が、前記ゲート電極と同一の材
料で形成されていることを特徴とする請求項２記載のア
クティブマトリクス型液晶表示装置。 - 【請求項４】前記容量膜が、前記映像信号線よりも上層
の導電層で形成されていることを特徴とする請求項１記
載のアクティブマトリクス型液晶表示装置。 - 【請求項５】前記容量膜が、前記遮光膜と同一の材料で
形成されていることを特徴とする請求項４記載のアクテ
ィブマトリクス型液晶表示装置。 - 【請求項６】前記容量膜が、前記画素電極又は前記映像
信号線のいずれかに電気的に接続されたことを特徴とす
る請求項１〜５のいずれか一に記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項７】前記遮光膜が、前記映像信号線又は前記走
査信号線のいずれかに電気的に接続されたことを特徴と
する請求項６記載のアクティブマトリクス型液晶表示装
置。 - 【請求項８】前記容量膜が、一の画素の画素電極、及び
前記走査信号線方向に該画素の隣に配置される画素を駆
動する映像信号線のそれぞれに互いにオーバラップする
ようにして該記映像信号線の長手方向に延在して設けら
れ、前記補正容量が前記遮光膜による寄生容量に略等し
くなるようにしたことを特徴とする請求項１記載のアク
ティブマトリクス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16748894A JP2797972B2 (ja) | 1994-06-28 | 1994-06-28 | アクティブマトリクス型液晶表示装置 |
| US08/496,168 US5745194A (en) | 1994-06-28 | 1995-06-28 | Active matrix LCD apparatus with compensating capacitor having a particular feature |
| EP95110092A EP0691565A1 (en) | 1994-06-28 | 1995-06-28 | Active matrix liquid-crystal display apparatus |
| TW084106637A TW348226B (en) | 1994-06-28 | 1995-06-28 | Active matrix liquid-crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16748894A JP2797972B2 (ja) | 1994-06-28 | 1994-06-28 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0815670A true JPH0815670A (ja) | 1996-01-19 |
| JP2797972B2 JP2797972B2 (ja) | 1998-09-17 |
Family
ID=15850617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16748894A Expired - Lifetime JP2797972B2 (ja) | 1994-06-28 | 1994-06-28 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5745194A (ja) |
| EP (1) | EP0691565A1 (ja) |
| JP (1) | JP2797972B2 (ja) |
| TW (1) | TW348226B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000284722A (ja) * | 1999-01-29 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2008107434A (ja) * | 2006-10-24 | 2008-05-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| KR100942510B1 (ko) * | 2003-06-12 | 2010-02-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| WO2012077527A1 (ja) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2307768B (en) * | 1995-11-25 | 1998-06-10 | Lg Electronics Inc | Matrix array of active matrix lcd and manufacturing method thereof |
| KR100219118B1 (ko) * | 1996-08-30 | 1999-09-01 | 구자홍 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
| JP3471152B2 (ja) * | 1995-11-30 | 2003-11-25 | アルプス電気株式会社 | 液晶表示素子および液晶表示素子の駆動方法 |
| JP2734444B2 (ja) * | 1996-03-22 | 1998-03-30 | 日本電気株式会社 | 液晶表示装置 |
| KR100209620B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
| FR2754377B1 (fr) * | 1996-10-07 | 1998-11-06 | Thomson Lcd | Ecran de visualisation a matrice active |
| TWI236556B (en) | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| TW388857B (en) * | 1997-06-13 | 2000-05-01 | Matsushita Electronic Compon | Liquid crystal display panel and driving method therefor |
| EP0952479B1 (en) | 1998-04-20 | 2006-05-17 | Sony Corporation | Color display device |
| JP2000075280A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 液晶表示装置 |
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| US6531993B1 (en) * | 1999-03-05 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device |
| US6690434B1 (en) | 1999-03-15 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display device |
| KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| TWI287132B (en) * | 2001-11-23 | 2007-09-21 | Chi Mei Optoelectronics Corp | A liquid crystal display having reduced flicker |
| US6897908B2 (en) * | 2001-11-23 | 2005-05-24 | Chi Mei Optoelectronics Corporation | Liquid crystal display panel having reduced flicker |
| TWI240135B (en) * | 2003-06-05 | 2005-09-21 | Au Optronics Corp | Method of stabilizing parasitic capacitance in an LCD device |
| US7142261B2 (en) | 2004-06-29 | 2006-11-28 | Au Optronics Corporation | Liquid crystal display having compensation capacitor |
| US8031099B2 (en) * | 2009-12-23 | 2011-10-04 | Integrated Device Technology, Inc. | Analog/digital or digital/analog conversion system having improved linearity |
| JP2011175032A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Displays Ltd | 表示装置 |
| JP2014149429A (ja) | 2013-02-01 | 2014-08-21 | Japan Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
| CN103257498B (zh) * | 2013-05-07 | 2016-04-13 | 京东方科技集团股份有限公司 | 一种像素结构及其驱动方法、显示装置 |
| CN106791502B (zh) * | 2017-01-23 | 2020-07-14 | 惠州Tcl移动通信有限公司 | 一种抗干扰的显示屏显示控制方法及*** |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442635A (en) * | 1987-08-11 | 1989-02-14 | Asahi Glass Co Ltd | Active matrix type display element |
| JPH0318817A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
| JPH0483232A (ja) * | 1990-07-25 | 1992-03-17 | Mitsubishi Electric Corp | マトリクス形表示装置 |
| JPH04182629A (ja) * | 1990-11-19 | 1992-06-30 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
| JPH05224236A (ja) * | 1992-02-07 | 1993-09-03 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172758A (ja) | 1986-01-27 | 1987-07-29 | Fujitsu Ltd | 薄膜トランジスタの構造 |
| EP0288011A3 (en) * | 1987-04-20 | 1991-02-20 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
| JP2652786B2 (ja) * | 1987-05-08 | 1997-09-10 | 株式会社日立製作所 | 液晶表示装置 |
| JPS6442634A (en) | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Thin film transistor |
| JPH0820641B2 (ja) * | 1989-06-30 | 1996-03-04 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JPH03123320A (ja) | 1989-10-06 | 1991-05-27 | Sharp Corp | 液晶表示装置の製造方法 |
| US5151806A (en) * | 1990-04-27 | 1992-09-29 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display apparatus having a series combination of the storage capacitors |
| JPH0486809A (ja) | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5285302A (en) * | 1992-03-30 | 1994-02-08 | Industrial Technology Research Institute | TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning |
| KR960006205B1 (ko) * | 1992-12-30 | 1996-05-09 | 엘지전자주식회사 | 티에프티-엘씨디(tft-lcd)의 구조 |
-
1994
- 1994-06-28 JP JP16748894A patent/JP2797972B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-28 TW TW084106637A patent/TW348226B/zh not_active IP Right Cessation
- 1995-06-28 US US08/496,168 patent/US5745194A/en not_active Expired - Lifetime
- 1995-06-28 EP EP95110092A patent/EP0691565A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442635A (en) * | 1987-08-11 | 1989-02-14 | Asahi Glass Co Ltd | Active matrix type display element |
| JPH0318817A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
| JPH0483232A (ja) * | 1990-07-25 | 1992-03-17 | Mitsubishi Electric Corp | マトリクス形表示装置 |
| JPH04182629A (ja) * | 1990-11-19 | 1992-06-30 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
| JPH05224236A (ja) * | 1992-02-07 | 1993-09-03 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000284722A (ja) * | 1999-01-29 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100942510B1 (ko) * | 2003-06-12 | 2010-02-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP2008107434A (ja) * | 2006-10-24 | 2008-05-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| WO2012077527A1 (ja) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
| JP5336005B2 (ja) * | 2010-12-10 | 2013-11-06 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
| US9030619B2 (en) | 2010-12-10 | 2015-05-12 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5745194A (en) | 1998-04-28 |
| JP2797972B2 (ja) | 1998-09-17 |
| EP0691565A1 (en) | 1996-01-10 |
| TW348226B (en) | 1998-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0815670A (ja) | アクティブマトリクス型液晶表示装置 | |
| US9529237B2 (en) | Display device and driving method thereof | |
| KR100653409B1 (ko) | 반도체장치 | |
| US8378354B2 (en) | Liquid crystal display panel for common voltage compensation and manufacturing method of the same | |
| JPH0862582A (ja) | 液晶表示パネル | |
| JPH10221705A (ja) | 液晶表示素子 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| KR101540072B1 (ko) | 액정표시장치 | |
| EP0660160B1 (en) | Active matrix type display device | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| KR100308367B1 (ko) | 액티브매트릭스기판 | |
| JP2006023744A (ja) | 多重ドメイン液晶表示装置及びそれに用いられる表示板 | |
| JPH11344725A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06332007A (ja) | 液晶表示装置 | |
| US6900871B1 (en) | Thin film transistor substrate of liquid crystal display and method of manufacture | |
| JP3583755B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2551377B2 (ja) | 液晶ディスプレイ装置 | |
| JPH10206893A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH09179096A (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH11271788A (ja) | 液晶表示装置 | |
| JP2573730B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10260430A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970204 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |