JPH08148699A - 整流ダイオ−ド - Google Patents
整流ダイオ−ドInfo
- Publication number
- JPH08148699A JPH08148699A JP6311193A JP31119394A JPH08148699A JP H08148699 A JPH08148699 A JP H08148699A JP 6311193 A JP6311193 A JP 6311193A JP 31119394 A JP31119394 A JP 31119394A JP H08148699 A JPH08148699 A JP H08148699A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- region
- junction
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000009826 distribution Methods 0.000 claims description 9
- 238000011084 recovery Methods 0.000 abstract description 29
- 230000004888 barrier function Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 description 18
- 229910001385 heavy metal Inorganic materials 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000003892 spreading Methods 0.000 description 7
- 230000007480 spreading Effects 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 本発明はダイオ−ドの諸特性(逆方向電圧、
順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソフトリ
カバリ−等)の改善を図った整流用ダイオ−ドを提供す
ることである。 【構成】 N型伝導の高抵抗i層2の表面に深さXpを
持つP型伝導のP領域を複数(3−1〜3−3)形成し
てなる整流性PN接合と、ショットキ−バリア−接合が
交互に配列されており、P領域(3−1〜3−3)に接
して深さ方向に厚さWiの高抵抗i層2、さらに、低抵
抗N+層1の順序に配列された構造を持つシリコン整流
ダイオ−ドにおいて、高抵抗i層2が低抵抗N+層1に
接した領域に、バッファN層4を形成すると共に、前記
深さXpのPN接合を含む領域のキャリア−ライフタイ
ムを最も短くし、前記高抵抗i層2においてPN接合か
ら離れた前記低抵抗N+領域1に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする。
順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソフトリ
カバリ−等)の改善を図った整流用ダイオ−ドを提供す
ることである。 【構成】 N型伝導の高抵抗i層2の表面に深さXpを
持つP型伝導のP領域を複数(3−1〜3−3)形成し
てなる整流性PN接合と、ショットキ−バリア−接合が
交互に配列されており、P領域(3−1〜3−3)に接
して深さ方向に厚さWiの高抵抗i層2、さらに、低抵
抗N+層1の順序に配列された構造を持つシリコン整流
ダイオ−ドにおいて、高抵抗i層2が低抵抗N+層1に
接した領域に、バッファN層4を形成すると共に、前記
深さXpのPN接合を含む領域のキャリア−ライフタイ
ムを最も短くし、前記高抵抗i層2においてPN接合か
ら離れた前記低抵抗N+領域1に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする。
Description
【0001】
【発明の属する分野の説明】本発明は逆電圧Vzを犠牲
にすることなく、順方向降下電圧VFを小さくし、 (2) 逆方向回復時間trrを速くすると同時に、逆回復時の
電流波形がソフトリカバリ−で、ピ−ク逆電圧Vrpが
小さい特性を得ることができる整流ダイオ−ドに関す
る。
にすることなく、順方向降下電圧VFを小さくし、 (2) 逆方向回復時間trrを速くすると同時に、逆回復時の
電流波形がソフトリカバリ−で、ピ−ク逆電圧Vrpが
小さい特性を得ることができる整流ダイオ−ドに関す
る。
【0002】
【従来技術】図3はこの種の従来構造を示す断面図で、
図中PはP型高濃度領域、Iは真性領域、N+はN型高
濃度領域で、所謂Pin型ダイオ−ドを形成する。(な
お、Pi接合をPN接合と称する。)Aはアノ−ド端子
Cはカソ−ド端子である。以下端子Aにプラス(+)、
端子Cにマイナス(−)電位を印加した状態から端子C
を(+)、端子Aを(−)に電圧印加した時の順方向モ
−ドから逆方向モ−ドに転ずる過程と、逆回復時間(t
rr)及びピ−ク逆電圧(Vrp)発生のメカニズムに
ついて図4(a)(b)を参照して説明する。
図中PはP型高濃度領域、Iは真性領域、N+はN型高
濃度領域で、所謂Pin型ダイオ−ドを形成する。(な
お、Pi接合をPN接合と称する。)Aはアノ−ド端子
Cはカソ−ド端子である。以下端子Aにプラス(+)、
端子Cにマイナス(−)電位を印加した状態から端子C
を(+)、端子Aを(−)に電圧印加した時の順方向モ
−ドから逆方向モ−ドに転ずる過程と、逆回復時間(t
rr)及びピ−ク逆電圧(Vrp)発生のメカニズムに
ついて図4(a)(b)を参照して説明する。
【0003】先ず図4において横軸は時間、縦軸は電流
(図4a)、電圧(図4b)を示す。逆回復過程では、整
流ダイオ−ドの逆回復電流電圧は時間とともにダイオ−
ド内部のキャリア−の動きによる電流変化速度di/d
t、空乏層拡がり速度、接合容量Cjと使用回路のイン
ダクタンスLや容量C等の相関関係で特性が決定されて
いる。特に、キャリア−の変化による電流の変化速度d
i/dtとインダクタンスLは次式で相関し、 V=Vd+L・di/dt・・・・・・・・式(1) Vd :電源印加電圧 L :回路中のインダクタンス で示される電圧Vが整流ダイオ−ドの両端(C、A)に
観測される。電源電圧の増加速度dV/dtが遅い低周
波回路方式では、ダイオ−ドのPN接合の空乏層拡がり
速度がゆっくりであるために、空乏層拡がりに伴うキャ
リア−掃き出し速度はゆっくり行なわれ、電流変化di
/dtは小さく、前記式(1)によるインダクタンスL
を介した発生電圧L・di/dtは小さいから整流ダイ
オ−ドは逆回復時に高い異常電圧Vrpを生じない。し
かし、高周波回路になる (3) ほど電圧増加速度dV/dtが速くなるから、ダイオ−
ド内部のキャリア−の動きも高速になる。従って、電流
変化di/dtが大きくなり、結果として大きなピ−ク
逆電圧Vrpを生じやすい傾向がある。以下の説明は主
として高周波回路の現象について詳述する。
(図4a)、電圧(図4b)を示す。逆回復過程では、整
流ダイオ−ドの逆回復電流電圧は時間とともにダイオ−
ド内部のキャリア−の動きによる電流変化速度di/d
t、空乏層拡がり速度、接合容量Cjと使用回路のイン
ダクタンスLや容量C等の相関関係で特性が決定されて
いる。特に、キャリア−の変化による電流の変化速度d
i/dtとインダクタンスLは次式で相関し、 V=Vd+L・di/dt・・・・・・・・式(1) Vd :電源印加電圧 L :回路中のインダクタンス で示される電圧Vが整流ダイオ−ドの両端(C、A)に
観測される。電源電圧の増加速度dV/dtが遅い低周
波回路方式では、ダイオ−ドのPN接合の空乏層拡がり
速度がゆっくりであるために、空乏層拡がりに伴うキャ
リア−掃き出し速度はゆっくり行なわれ、電流変化di
/dtは小さく、前記式(1)によるインダクタンスL
を介した発生電圧L・di/dtは小さいから整流ダイ
オ−ドは逆回復時に高い異常電圧Vrpを生じない。し
かし、高周波回路になる (3) ほど電圧増加速度dV/dtが速くなるから、ダイオ−
ド内部のキャリア−の動きも高速になる。従って、電流
変化di/dtが大きくなり、結果として大きなピ−ク
逆電圧Vrpを生じやすい傾向がある。以下の説明は主
として高周波回路の現象について詳述する。
【0004】(1)時間t0〜t1(接合逆回復期間) 図4(a)(b)に示すようにこの期間(t0〜t1)に
おいては、キャリア−はその場のライフタイムに従って
消滅するから電流は図4(a)に示すようにdi/dt
は負になる。印加電圧が増加してもダイオ−ドの両端の
電圧は式(1)によりVd>L・(−di/dt)が成
立する間はPN接合は順バイアスされている。t1でよ
うやくキャリア−ライフタイムによる自然消滅でPN接
合に近い側のキャリア−が無くなり、接合の両側に空乏
層が形成されPN接合が逆方向に回復する(接合回
復)。
おいては、キャリア−はその場のライフタイムに従って
消滅するから電流は図4(a)に示すようにdi/dt
は負になる。印加電圧が増加してもダイオ−ドの両端の
電圧は式(1)によりVd>L・(−di/dt)が成
立する間はPN接合は順バイアスされている。t1でよ
うやくキャリア−ライフタイムによる自然消滅でPN接
合に近い側のキャリア−が無くなり、接合の両側に空乏
層が形成されPN接合が逆方向に回復する(接合回
復)。
【0005】(2)時間t1〜t2(空乏層拡がり期間) t1からt2は、整流ダイオ−ドに逆電圧が印加され、P
N接合付近のキャリア−は空乏層の発達により外に掃き
出され、t1〜t2の期間の電流を形成する。空乏層幅は
電圧Vの1/2乗に比例するから、高電圧になるほど空
乏層拡がり速度はにぶり、単位時間で掃き出されるキャ
リア−量は少なくなり、ある電圧からは減少に転ずる。
従って、di/dtも小さくなることによって、式
(1)の印加電圧Vrの増加が勝ち、電圧増加がダイオ
−ドの両端にかかる。ついに、t2で逆電流は最大Ir
pになり、電流の変化di/dtはゼロになる。
N接合付近のキャリア−は空乏層の発達により外に掃き
出され、t1〜t2の期間の電流を形成する。空乏層幅は
電圧Vの1/2乗に比例するから、高電圧になるほど空
乏層拡がり速度はにぶり、単位時間で掃き出されるキャ
リア−量は少なくなり、ある電圧からは減少に転ずる。
従って、di/dtも小さくなることによって、式
(1)の印加電圧Vrの増加が勝ち、電圧増加がダイオ
−ドの両端にかかる。ついに、t2で逆電流は最大Ir
pになり、電流の変化di/dtはゼロになる。
【0006】(3)時間t2〜t3(残留キャリア掃き出
し期間) i層に残留しているキャリア−が掃き出される時、正の
電流変化di/dtにより電圧L・di/dtを生じ、
t2〜t3期間に整流ダイオ−ドの両端にかかる電圧V
は、式(1)でVdに加えてL・di/dtが印加され
る。従って、空乏層Wdはさらに拡がりそのためにキャ
リア−が掃き出され、di/dtを形成す (4) ることを繰り返すことになる。この現象は空乏層拡がり
で掃き出されるキャリア−が無くなるまで相乗的に効
き、di/dtが最大値を取るt3でピ−ク逆電圧Vr
pを形成する。(図4b)
し期間) i層に残留しているキャリア−が掃き出される時、正の
電流変化di/dtにより電圧L・di/dtを生じ、
t2〜t3期間に整流ダイオ−ドの両端にかかる電圧V
は、式(1)でVdに加えてL・di/dtが印加され
る。従って、空乏層Wdはさらに拡がりそのためにキャ
リア−が掃き出され、di/dtを形成す (4) ることを繰り返すことになる。この現象は空乏層拡がり
で掃き出されるキャリア−が無くなるまで相乗的に効
き、di/dtが最大値を取るt3でピ−ク逆電圧Vr
pを形成する。(図4b)
【0007】(4)時間t3〜(C−R、L共振期間) t3以後の電流波形は、回路とPN接合の容量C、抵抗
R及びインダクタンスLの成分で共振し、リンギングす
るが次第にエネルギ−を消費して減衰する。
R及びインダクタンスLの成分で共振し、リンギングす
るが次第にエネルギ−を消費して減衰する。
【0008】
【従来技術の問題点】逆回復スイッチング時間trrを
速くするには、従来、シリコン半導体中に白金Pt、金
Au、鉄Fe、銅Cu等の所謂重金属を700〜115
0℃程の高温熱処理することで、シリコン半導体の価電
子帯と伝導帯のエネルギ−ギャップ中に再結合準位を形
成し、キャリア−ライフタイム(τ)を短くする方法が
とられている。しかし、なにも特別の工夫をしていない
重金属拡散では、シリコンウェハ−の表面と裏面に高濃
度の重金属が偏析して、シリコンウェハ−内部では低濃
度の重金属しか残留しない。しかも、主に順電流IFが
流れる経路で、順電流の供給が停止した後にキャリア−
が残留する部位で表面から約5μm以上の内部領域と、
裏面から約5μm以上の表面に向かう内部領域において
は重金属濃度差はせいぜい10倍以内の重金属原子の濃
度分布になっている。従って、表面から5μm以上の内
部領域でキャリア−ライフタイム(τ)を10倍以上に
変化させようとするのは難しく、10倍以内の均一ライ
フタイム(τ)にならざるを得なかった。
速くするには、従来、シリコン半導体中に白金Pt、金
Au、鉄Fe、銅Cu等の所謂重金属を700〜115
0℃程の高温熱処理することで、シリコン半導体の価電
子帯と伝導帯のエネルギ−ギャップ中に再結合準位を形
成し、キャリア−ライフタイム(τ)を短くする方法が
とられている。しかし、なにも特別の工夫をしていない
重金属拡散では、シリコンウェハ−の表面と裏面に高濃
度の重金属が偏析して、シリコンウェハ−内部では低濃
度の重金属しか残留しない。しかも、主に順電流IFが
流れる経路で、順電流の供給が停止した後にキャリア−
が残留する部位で表面から約5μm以上の内部領域と、
裏面から約5μm以上の表面に向かう内部領域において
は重金属濃度差はせいぜい10倍以内の重金属原子の濃
度分布になっている。従って、表面から5μm以上の内
部領域でキャリア−ライフタイム(τ)を10倍以上に
変化させようとするのは難しく、10倍以内の均一ライ
フタイム(τ)にならざるを得なかった。
【0009】その結果、逆回復時間trrを速くしよう
とすると、シリコンウェハ−全体に重金属を高濃度に高
温拡散処理するため、PN接合を含む近傍のキャリア−
ライフタイムと、高低抗i層のキャリア−ライフタイム
が全体に同時に短くなるため、接合回復時間tjを速
く、逆回復時間trrを速くできるが、ピ−ク逆電圧V
rpはきわめて大きくなったり、順方向降下電圧VFが
大きくなる傾向がある。 (5) 又、高抵抗i層の厚さWiを出来る限り薄くし、i層抵
抗を低抵抗にしてVFを小さくし、trrを小さくする
こともできる。しかしながら、使用電圧Vddよりも低
い電圧でPN接合から空乏層がi層全体に伸びるような
薄いWi層の構造では、高抵抗i層中の多量のキャリア
−は使用電圧Vddに到達する少し前の電圧から空乏層
拡がりによって多量のキャリア−が低抵抗N+層側に押
し出されてしまう。従って、瞬時に大電流が流れる。す
なはち、di/dtが増大してピ−ク逆電圧Vrpがき
わめて大きくなる。前記したように、従来技術では電流
活性領域全体をほとんど均一にキャリア−ライフタイム
制御しているため、ソフトリカバリ−を得ようとして重
金属拡散を低濃度にしてキャリア−ライフタイム(τ)
を長くすると、trrも長くなってしまう。言い換えれ
ば、逆回復時間trrとピ−ク逆電圧VrpはTRAD
E−OFFの関係にあった。
とすると、シリコンウェハ−全体に重金属を高濃度に高
温拡散処理するため、PN接合を含む近傍のキャリア−
ライフタイムと、高低抗i層のキャリア−ライフタイム
が全体に同時に短くなるため、接合回復時間tjを速
く、逆回復時間trrを速くできるが、ピ−ク逆電圧V
rpはきわめて大きくなったり、順方向降下電圧VFが
大きくなる傾向がある。 (5) 又、高抵抗i層の厚さWiを出来る限り薄くし、i層抵
抗を低抵抗にしてVFを小さくし、trrを小さくする
こともできる。しかしながら、使用電圧Vddよりも低
い電圧でPN接合から空乏層がi層全体に伸びるような
薄いWi層の構造では、高抵抗i層中の多量のキャリア
−は使用電圧Vddに到達する少し前の電圧から空乏層
拡がりによって多量のキャリア−が低抵抗N+層側に押
し出されてしまう。従って、瞬時に大電流が流れる。す
なはち、di/dtが増大してピ−ク逆電圧Vrpがき
わめて大きくなる。前記したように、従来技術では電流
活性領域全体をほとんど均一にキャリア−ライフタイム
制御しているため、ソフトリカバリ−を得ようとして重
金属拡散を低濃度にしてキャリア−ライフタイム(τ)
を長くすると、trrも長くなってしまう。言い換えれ
ば、逆回復時間trrとピ−ク逆電圧VrpはTRAD
E−OFFの関係にあった。
【0010】
【発明の目的】本発明はダイオ−ドの上記諸特性(逆方
向電圧、順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソ
フトリカバリ−等)の改善を図った整流用ダイオ−ドを
提供することである。
向電圧、順方向電圧、逆方向回復時間、ピ−ク逆電圧、ソ
フトリカバリ−等)の改善を図った整流用ダイオ−ドを
提供することである。
【0011】
【課題を解決するための本発明の手段】本発明は、PN
接合近傍と、特に時間t2〜t3に空乏層先端が拡がる
領域のキャリアライフタイム長さの分布と、空乏層が拡
がる速度を意図的に変化させることを骨子として、N型
伝導の高抵抗i層の表面に深さXpを持つP型伝導のP
領域を複数形成してなる整流性PN接合と、ショットキ
−バリア−接合が交互に配列されており、P領域に接し
て深さ方向に厚さWiの高抵抗i層、さらに、低抵抗N
+層の順序に配列された構造を持つシリコン整流ダイオ
−ドにおいて、高抵抗i層が低抵抗N+層に接した領域
に、バッファN層を形成すると共に、前記深さXpのP
N接合を含む領域のキャリア−ライフタイムを最も短く
し、前記高 (6) 抵抗i層においてPN接合から離れた前記低抵抗N+領
域に至る方向に向かってキャリア−ライフタイムが長く
なる分布をしている構造を特徴とする。
接合近傍と、特に時間t2〜t3に空乏層先端が拡がる
領域のキャリアライフタイム長さの分布と、空乏層が拡
がる速度を意図的に変化させることを骨子として、N型
伝導の高抵抗i層の表面に深さXpを持つP型伝導のP
領域を複数形成してなる整流性PN接合と、ショットキ
−バリア−接合が交互に配列されており、P領域に接し
て深さ方向に厚さWiの高抵抗i層、さらに、低抵抗N
+層の順序に配列された構造を持つシリコン整流ダイオ
−ドにおいて、高抵抗i層が低抵抗N+層に接した領域
に、バッファN層を形成すると共に、前記深さXpのP
N接合を含む領域のキャリア−ライフタイムを最も短く
し、前記高 (6) 抵抗i層においてPN接合から離れた前記低抵抗N+領
域に至る方向に向かってキャリア−ライフタイムが長く
なる分布をしている構造を特徴とする。
【0012】
(比較例)特性比較のため従来構造(図3)において、
先ず厚さ45μm、比抵抗ρiが15Ωcm(Nd=3
E14Atoms/cm3)のN型導電エピタキシアル
i層2を、比抵抗0.003ΩcmのN型導電Si基盤
1上に堆積したSiウェハ−を用意した。エピタキシア
ルN型Si2の表面に、公知の方法でボロン表面濃度が
2E19Atoms/cm3、拡散深さXp=7μmの
P型領域3を形成する。次に領域3の表面より白金Pt
拡散を1000℃、20分処理した。係る構造につい
て、ライフタイム分布、その他特性について、調査し
た。図5はP型領域3の表面から深さ方向のキャリア分
布特性図でSBO法により測定したものである。この例
では特性aのキャリア−ライフタイム(τ)の分布に示
したように、表面ではτ1が5nSec程度と短いが、
約5μmから45μmの深いi層ではτ2は15〜30
nSecでほぼ一定の値に分布していることが判った。
又、trr波形評価回路で順方向電流IFを8Amp、
電源電圧Vddの立ち上がり速度dv/dtを20V/
10nSecにてVdd=400Vまで印加する逆回復
波形を評価した。この構造のPiNダイオ−ドのtrr
は25nSecと速いが、trr電流波形はIrp=
3、5Amp、Vrp=620voltを示し、整流ダ
イオ−ドの降伏電圧Vzの640voltに迫るピ−ク
逆電圧Vrpを示した。前記した第3期t2〜t3の電
流変化速度di/dtも速く、鋭いキンクを示した。順
方向降下電圧はIF=8Ampにおいて重金属を高濃度
にド−プしたためVF=1.4voltと大きい。
先ず厚さ45μm、比抵抗ρiが15Ωcm(Nd=3
E14Atoms/cm3)のN型導電エピタキシアル
i層2を、比抵抗0.003ΩcmのN型導電Si基盤
1上に堆積したSiウェハ−を用意した。エピタキシア
ルN型Si2の表面に、公知の方法でボロン表面濃度が
2E19Atoms/cm3、拡散深さXp=7μmの
P型領域3を形成する。次に領域3の表面より白金Pt
拡散を1000℃、20分処理した。係る構造につい
て、ライフタイム分布、その他特性について、調査し
た。図5はP型領域3の表面から深さ方向のキャリア分
布特性図でSBO法により測定したものである。この例
では特性aのキャリア−ライフタイム(τ)の分布に示
したように、表面ではτ1が5nSec程度と短いが、
約5μmから45μmの深いi層ではτ2は15〜30
nSecでほぼ一定の値に分布していることが判った。
又、trr波形評価回路で順方向電流IFを8Amp、
電源電圧Vddの立ち上がり速度dv/dtを20V/
10nSecにてVdd=400Vまで印加する逆回復
波形を評価した。この構造のPiNダイオ−ドのtrr
は25nSecと速いが、trr電流波形はIrp=
3、5Amp、Vrp=620voltを示し、整流ダ
イオ−ドの降伏電圧Vzの640voltに迫るピ−ク
逆電圧Vrpを示した。前記した第3期t2〜t3の電
流変化速度di/dtも速く、鋭いキンクを示した。順
方向降下電圧はIF=8Ampにおいて重金属を高濃度
にド−プしたためVF=1.4voltと大きい。
【0013】(実施例1)図1は本発明を適用した一実
施例構造で、図中3−1、3−2、3−3は深さXpを
もつP型領域、4は高抵抗i層2、低抵抗N+層1に接
して形成したバッ (7) ファN層、5はショットキバリア金属である。なおP型
領域3−1〜3−3は図1のB−B′断面を示す図7
(a)(b)のように平面パタ−ンを島状(図7a)又は
ストライブ形状(図7b)に形成できる。係る構造にお
いて、先ずN型伝導の0.003Ω・cm抵抗、厚さ4
00μmの基盤シリコンウェハ−1にリン原子を1E1
5Atoms/cm3濃度ド−プした厚さ10μmのバ
ッファN層4をエピタキシアル成長し、さらに、リン原
子を3E14Atoms/cm3濃度(ρi=15Ω・
cm)ド−プした厚さ20μmの高抵抗i層2をエピタ
キシアル成長したi/N/N+構造のダブルエピタキシ
アルウェハ−を使用し、i層表面に島状に表面から深さ
Xp=7μmのP領域を複数個作り、PとPの間のi領
域の表面にAL金属とショットキ−バリア−接合を形成
した。2MeVのエネルギ−で電子線を5E15DOS
E照射して試料全体のキャリア−ライフタイム(τ2)
を80〜100nSecに調整した後、さらに、ウェハ
−裏面からHeイオンを32MeVでド−ズ量1.6E
15を照射することによって、PN接合から5μm深い
i層を中心に±10μmの範囲のキャリア−ライフタイ
ム(τ1)を図5のcに示すように5〜10nSecに調
整した。このとき、Heイオンの飛程領域はそれなりに
結晶欠陥を形成するので約10〜20nSecライフタ
イムが短くなる。以上の方法で本発明の、表面から深さ
XpのPN接合を含む領域のキャリア−ライフタイム
(τ1)を最も短くし、PN接合からの空乏層が伸びる
領域から高抵抗i層と低抵抗N+層に至るi層領域のキ
ャリア−ライフタイム(τ2)を長く(50〜120n
Se)した構造を実現した。その結果、trrが20n
Se、ソフトリカバリ−でピ−ク逆電圧Vrpが460
voltでt3以後のリンギングが少ないスイッチング
特性を得ると同時に、0.92voltのVFを得た。
なお図5cはPN接合からN+層にかけてのキャリア−
ライフタイムの分布特性である。
施例構造で、図中3−1、3−2、3−3は深さXpを
もつP型領域、4は高抵抗i層2、低抵抗N+層1に接
して形成したバッ (7) ファN層、5はショットキバリア金属である。なおP型
領域3−1〜3−3は図1のB−B′断面を示す図7
(a)(b)のように平面パタ−ンを島状(図7a)又は
ストライブ形状(図7b)に形成できる。係る構造にお
いて、先ずN型伝導の0.003Ω・cm抵抗、厚さ4
00μmの基盤シリコンウェハ−1にリン原子を1E1
5Atoms/cm3濃度ド−プした厚さ10μmのバ
ッファN層4をエピタキシアル成長し、さらに、リン原
子を3E14Atoms/cm3濃度(ρi=15Ω・
cm)ド−プした厚さ20μmの高抵抗i層2をエピタ
キシアル成長したi/N/N+構造のダブルエピタキシ
アルウェハ−を使用し、i層表面に島状に表面から深さ
Xp=7μmのP領域を複数個作り、PとPの間のi領
域の表面にAL金属とショットキ−バリア−接合を形成
した。2MeVのエネルギ−で電子線を5E15DOS
E照射して試料全体のキャリア−ライフタイム(τ2)
を80〜100nSecに調整した後、さらに、ウェハ
−裏面からHeイオンを32MeVでド−ズ量1.6E
15を照射することによって、PN接合から5μm深い
i層を中心に±10μmの範囲のキャリア−ライフタイ
ム(τ1)を図5のcに示すように5〜10nSecに調
整した。このとき、Heイオンの飛程領域はそれなりに
結晶欠陥を形成するので約10〜20nSecライフタ
イムが短くなる。以上の方法で本発明の、表面から深さ
XpのPN接合を含む領域のキャリア−ライフタイム
(τ1)を最も短くし、PN接合からの空乏層が伸びる
領域から高抵抗i層と低抵抗N+層に至るi層領域のキ
ャリア−ライフタイム(τ2)を長く(50〜120n
Se)した構造を実現した。その結果、trrが20n
Se、ソフトリカバリ−でピ−ク逆電圧Vrpが460
voltでt3以後のリンギングが少ないスイッチング
特性を得ると同時に、0.92voltのVFを得た。
なお図5cはPN接合からN+層にかけてのキャリア−
ライフタイムの分布特性である。
【0014】(実施例2) (8) 図2は本発明の他の実施例に適用する構造図で高抵抗i
層2の表面に深さXpをもつP領域3を形成し、更にi
層2と低抵抗N+層1に接しバッファN層4を形成し
た。PN接合は高抵抗i層内に7μm深さに形成し、表
面から約30μmから50μmまでをリン濃度をi層よ
り高い不純物濃度のバッファ−N層を形成した。PN接
合付近のキャリア−ライフタイム(τ1)は実施例1と
同様に、電子線照射、Heイオン注入によって5〜10
nSecに調整した。PN接合から深さ方向に深くなる
につれてN+層まではキャリア−ライフタイムは長くな
り、その結果、接合回復t2も速く、その後の電流減少
速度di/dtはゆっくりでソフトリカバリ−になっ
て、ピ−ク逆電圧Vrpは480voltになった。t
rrは25nSecと極めて速くなると同時に、VFが
8Ampで0.95voltと小さくなる。
層2の表面に深さXpをもつP領域3を形成し、更にi
層2と低抵抗N+層1に接しバッファN層4を形成し
た。PN接合は高抵抗i層内に7μm深さに形成し、表
面から約30μmから50μmまでをリン濃度をi層よ
り高い不純物濃度のバッファ−N層を形成した。PN接
合付近のキャリア−ライフタイム(τ1)は実施例1と
同様に、電子線照射、Heイオン注入によって5〜10
nSecに調整した。PN接合から深さ方向に深くなる
につれてN+層まではキャリア−ライフタイムは長くな
り、その結果、接合回復t2も速く、その後の電流減少
速度di/dtはゆっくりでソフトリカバリ−になっ
て、ピ−ク逆電圧Vrpは480voltになった。t
rrは25nSecと極めて速くなると同時に、VFが
8Ampで0.95voltと小さくなる。
【0015】(実施例3)図2に示す実施例構造におい
て、PinN+構造を形成後、金Au拡散を950℃、
20分処理した。このとき、Siウェハ−の表面には金
Auを捕獲するリンガラス層を堆積し、裏面には重金属
を捕獲しないように処置した。その結果、図5のbに示
すように、Siウェハ−中のキャリア−ライフタイムは
最表面において5nSec程度、表面から深さ方向に向
かってライフタイム(τ1)、(τ2)は増加し、Xp=7μ
m付近のPN接合では約5〜10nSecで、約20〜
70μm深さにおいては50〜120nSecを示し
た。回路使用電圧Vdd=400voltの空乏層幅W
dが約40μmに対して、高抵抗i層の厚さWiを約6
0μmと厚くしたために、前述の時間t2以後に空乏層
Wd先端からN+層に至るi層中にキャリア−が残留し
ていることと、前記した約50〜120nSecの長い
キャリア−ライフタイムを持つことで残留キャリア−は
ゆっくり消滅することになる。図5のbに示すように、
PN接合付近のキャリア−ライフタイム(τ1)が短い
ために接合回復が速く、その後の電圧増加による空乏層
の拡がりで吐き出され (9) るキャリア−が少ないためIrpが小さい。しかも、そ
の後電圧増加してもi層の深い領域でのキャリア−ライ
フタイム(τ2)が長いため残留キャリア−はゆっくり
と消滅してゆくためIrpからの電流変化速度di/d
tがゆるやかでソフトリカバリ−になった。trrは3
5nSec、ピ−ク逆電圧Vrpは600voltを観
測するに止まった。同時に本実施例では、金Au原子に
よるアクセプタ−レベルによりi層のドナ−レベルが補
償され(互いに打ち消され)結果的により高抵抗のi層
に変調されていることがわかった。特に、この抵抗変調
は金Au原子濃度が高濃度ほど効果が大きいので、表面
に近いほど抵抗が大きい。従って、拡散深さXp=7μ
mのPN接合付近ではエピタキシアルi層の抵抗よりも
大きいため、接合容量Cjが従来技術によるより1/5
〜1/10に小さくなった。順方向降下電圧VFは8A
mpで1.2voltと比較的小さい値を得ることがで
きた。
て、PinN+構造を形成後、金Au拡散を950℃、
20分処理した。このとき、Siウェハ−の表面には金
Auを捕獲するリンガラス層を堆積し、裏面には重金属
を捕獲しないように処置した。その結果、図5のbに示
すように、Siウェハ−中のキャリア−ライフタイムは
最表面において5nSec程度、表面から深さ方向に向
かってライフタイム(τ1)、(τ2)は増加し、Xp=7μ
m付近のPN接合では約5〜10nSecで、約20〜
70μm深さにおいては50〜120nSecを示し
た。回路使用電圧Vdd=400voltの空乏層幅W
dが約40μmに対して、高抵抗i層の厚さWiを約6
0μmと厚くしたために、前述の時間t2以後に空乏層
Wd先端からN+層に至るi層中にキャリア−が残留し
ていることと、前記した約50〜120nSecの長い
キャリア−ライフタイムを持つことで残留キャリア−は
ゆっくり消滅することになる。図5のbに示すように、
PN接合付近のキャリア−ライフタイム(τ1)が短い
ために接合回復が速く、その後の電圧増加による空乏層
の拡がりで吐き出され (9) るキャリア−が少ないためIrpが小さい。しかも、そ
の後電圧増加してもi層の深い領域でのキャリア−ライ
フタイム(τ2)が長いため残留キャリア−はゆっくり
と消滅してゆくためIrpからの電流変化速度di/d
tがゆるやかでソフトリカバリ−になった。trrは3
5nSec、ピ−ク逆電圧Vrpは600voltを観
測するに止まった。同時に本実施例では、金Au原子に
よるアクセプタ−レベルによりi層のドナ−レベルが補
償され(互いに打ち消され)結果的により高抵抗のi層
に変調されていることがわかった。特に、この抵抗変調
は金Au原子濃度が高濃度ほど効果が大きいので、表面
に近いほど抵抗が大きい。従って、拡散深さXp=7μ
mのPN接合付近ではエピタキシアルi層の抵抗よりも
大きいため、接合容量Cjが従来技術によるより1/5
〜1/10に小さくなった。順方向降下電圧VFは8A
mpで1.2voltと比較的小さい値を得ることがで
きた。
【0016】(実施例4)実施例3において、重金属拡
散を行なった後、電子線照射処理、さらに、Heイオン
の注入をおこなって図5cに示すように、深さXp=7
μmの接合先端からi層へ5μmの位置を中心に±10
μm幅のキャリア−ライフタイム(τ1)を約5nSe
cにし、さらに深いN+層の近傍のi層のキャリア−ラ
イフタイム(τ2)を50〜80nSecにした。その
結果、30nSecのtrr、ソフトリカバリ−でピ−
ク逆電圧Vrpは580voltを得た。VFは8Am
pで1、1voltであった。従来の白金Pt、金A
u、鉄Fe、銅Cuなどの重金属拡散法は、表面部に重
金属原子が偏在しやすいこととか、リン原子や結晶欠陥
に捕らえられ易い等の現象が付随して、その制御性に難
点があり、Heイオン照射法を利用することにより特定
の深さにHeイオンを所定量を打ち込むことが可能で、
特定された部分のSi結晶欠陥数を制御できる。
散を行なった後、電子線照射処理、さらに、Heイオン
の注入をおこなって図5cに示すように、深さXp=7
μmの接合先端からi層へ5μmの位置を中心に±10
μm幅のキャリア−ライフタイム(τ1)を約5nSe
cにし、さらに深いN+層の近傍のi層のキャリア−ラ
イフタイム(τ2)を50〜80nSecにした。その
結果、30nSecのtrr、ソフトリカバリ−でピ−
ク逆電圧Vrpは580voltを得た。VFは8Am
pで1、1voltであった。従来の白金Pt、金A
u、鉄Fe、銅Cuなどの重金属拡散法は、表面部に重
金属原子が偏在しやすいこととか、リン原子や結晶欠陥
に捕らえられ易い等の現象が付随して、その制御性に難
点があり、Heイオン照射法を利用することにより特定
の深さにHeイオンを所定量を打ち込むことが可能で、
特定された部分のSi結晶欠陥数を制御できる。
【0017】(10) 以上比較例及び実施例1〜4の特性を図6に示す。
【0018】
【発明の効果】以上説明したように本発明によれば以下
の特徴、効果を有する。 主に順方向電流が流れる活性領域において、i層表面
から深さXp位置のPN接合に近いP領域と高抵抗i層
のキャリア−ライフタイム(τ1)を最も短くしたこと
により、PN接合近傍のキャリア−を速く消滅できるか
らt0からt2までの接合回復時間、ないしは、空乏層が
充分拡がり切らない低電圧印加期間のキャリア−消滅時
間を短縮することができる。 電流活性領域において、高抵抗i層において第1の特
徴を満たすと同時に、低抵抗N+層との境界部に至るi
層及びバッファ層(後記)部においてキャリア−ライフ
タイムを長く(τ2)したことにより、t2からt3の間
に使用電圧Vddが印加された時に拡がる空乏層の先端
部のi層またはバッファ層(後記)から掃き出されるキ
ャリア−をゆっくりと消滅させることができる。すなは
ち、電流変化速度di/dtを小さくすることができる
からL・di/dtを小さくでき、ピ−ク逆電圧Vrp
を小さくできるのである。 i層とN+層の間に不純物がi層より高濃度で、N+
層より低濃度のバッファN層を形成したことにより、空
乏層の拡がる速度は高不純物濃度を持つバッファ層にか
かるとゆっくりになるため、t2後に空乏層の先端から
押し出されるキャリア−はゆっくりになる。従って、d
i/dtは小さくなり、ピ−ク逆電圧Vrpの発生は小
さく抑えられる効果がある。また、高濃度バッファ層は
シリ−ズ抵抗を小さくするから、VFを小さくできる。 Nバッファ層の厚みWdをt2以後の電圧における空
乏層幅先端がNバッファ層Wb内になるように形成する
ことによって、使用電圧Vddに到達直前の電圧からV
dd、さらに、V=Vdd+L・di/dtの電圧増加
過程においてキャリア−掃き出し速度di/dtを小さ
く抑えることができる。 高抵抗i層の表面にPN接合と、ショトキ−バリア−
接合(SBJ)を少なく (11) とも1つ以上交互に配列した複合接合構造を持つ整流ダ
イオ−ドに適用した結果、少ない少数キャリア−量で逆
回復スイッチングをすることになるから、当然、速い逆
回復時間trrが得られ、しかも、バッファN層によっ
て空乏層の拡がり速度をゆっくりにして、さらに、キャ
リア−ライフタイム(τ2)を長くすることでキャリア
−消滅速度をゆっくりにするのでdi/dtを小さくで
き、小さなピ−ク逆電圧Vrp特性が得られる。
の特徴、効果を有する。 主に順方向電流が流れる活性領域において、i層表面
から深さXp位置のPN接合に近いP領域と高抵抗i層
のキャリア−ライフタイム(τ1)を最も短くしたこと
により、PN接合近傍のキャリア−を速く消滅できるか
らt0からt2までの接合回復時間、ないしは、空乏層が
充分拡がり切らない低電圧印加期間のキャリア−消滅時
間を短縮することができる。 電流活性領域において、高抵抗i層において第1の特
徴を満たすと同時に、低抵抗N+層との境界部に至るi
層及びバッファ層(後記)部においてキャリア−ライフ
タイムを長く(τ2)したことにより、t2からt3の間
に使用電圧Vddが印加された時に拡がる空乏層の先端
部のi層またはバッファ層(後記)から掃き出されるキ
ャリア−をゆっくりと消滅させることができる。すなは
ち、電流変化速度di/dtを小さくすることができる
からL・di/dtを小さくでき、ピ−ク逆電圧Vrp
を小さくできるのである。 i層とN+層の間に不純物がi層より高濃度で、N+
層より低濃度のバッファN層を形成したことにより、空
乏層の拡がる速度は高不純物濃度を持つバッファ層にか
かるとゆっくりになるため、t2後に空乏層の先端から
押し出されるキャリア−はゆっくりになる。従って、d
i/dtは小さくなり、ピ−ク逆電圧Vrpの発生は小
さく抑えられる効果がある。また、高濃度バッファ層は
シリ−ズ抵抗を小さくするから、VFを小さくできる。 Nバッファ層の厚みWdをt2以後の電圧における空
乏層幅先端がNバッファ層Wb内になるように形成する
ことによって、使用電圧Vddに到達直前の電圧からV
dd、さらに、V=Vdd+L・di/dtの電圧増加
過程においてキャリア−掃き出し速度di/dtを小さ
く抑えることができる。 高抵抗i層の表面にPN接合と、ショトキ−バリア−
接合(SBJ)を少なく (11) とも1つ以上交互に配列した複合接合構造を持つ整流ダ
イオ−ドに適用した結果、少ない少数キャリア−量で逆
回復スイッチングをすることになるから、当然、速い逆
回復時間trrが得られ、しかも、バッファN層によっ
て空乏層の拡がり速度をゆっくりにして、さらに、キャ
リア−ライフタイム(τ2)を長くすることでキャリア
−消滅速度をゆっくりにするのでdi/dtを小さくで
き、小さなピ−ク逆電圧Vrp特性が得られる。
【図1】本発明の一実施例構造図
【図2】本発明の他の実施例構造図
【図3】従来構造図
【図4】逆回復波形図(a)図 電流波形図 (b)図 電圧波形図
【図5】従来例と比較した本発明のキャリア−ライフタ
イム分布図
イム分布図
【図6】従来例と比較した本発明の特性図
【図7】本発明の一実施例(図1)のB−B′断面図
1 低抵抗N+層(基体) 2 N型高抵抗i層 3、3−1、3−2、3−3 P型領域 4 バッファN層 (12) 5 ショツトキバリア−金属
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年3月7日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
Claims (3)
- 【請求項1】 N型伝導の高抵抗i層の表面に深さXp
を持つP型伝導のP領域を複数形成してなる整流性PN
接合と、ショットキ−バリア−接合が交互に配列されて
おり、P領域に接して深さ方向に厚さWiの高抵抗i
層、さらに、低抵抗N+層の順序に配列された構造を持
つシリコン整流ダイオ−ドにおいて、高抵抗i層が低抵
抗N+層に接した領域に、バッファN層を形成すると共
に、前記深さXpのPN接合を含む領域のキャリア−ラ
イフタイムを最も短くし、前記高抵抗i層においてPN
接合から離れた前記低抵抗N+領域に至る方向に向かっ
てキャリア−ライフタイムが長くなる分布をしている構
造を特徴とする整流ダイオ−ド。 - 【請求項2】 N型伝導の高抵抗i層表面に、深さXp
を持つP型伝導のP領域を形成してなるPN接合を備
え、P領域に接して深さ方向に厚さWiの高抵抗i層、
さらに、低抵抗N+層の順序に配列された構造を持つシ
リコン整流ダイオ−ドにおいて、高抵抗i層が低抵抗N
+層に接した領域に、バッファN層を形成すると共に、
前記深さXpのPN接合を含む領域のキャリア−ライフ
タイムを最も短くし、前記高抵抗i層においてPN接合
から離れた前記低抵抗N+領域に至る方向に向かってキ
ャリア−ライフタイムが長くなる分布をしている構造を
特徴とする整流ダイオ−ド。 - 【請求項3】 前記バッファN層において最長のキャリ
ア−ライフタイムで、バッファ層の抵抗ρBを高抵抗i
層の抵抗ρiと低抵抗N+層の抵抗ρN+の関係が、ρ
i≧ρB>ρN+にしたことを特徴とする請求1項及び
請求2項の整流ダイオ−ド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6311193A JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6311193A JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08148699A true JPH08148699A (ja) | 1996-06-07 |
Family
ID=18014220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6311193A Pending JPH08148699A (ja) | 1994-11-21 | 1994-11-21 | 整流ダイオ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08148699A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0899791A3 (en) * | 1997-08-28 | 1999-09-01 | SILICONIX Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
JP2002076010A (ja) * | 2000-07-10 | 2002-03-15 | Abb Semiconductors Ag | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
US6388306B1 (en) | 2000-01-28 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with rapid reverse recovery characteristic |
JP2006140511A (ja) * | 2005-12-09 | 2006-06-01 | Seiko Epson Corp | 半導体装置および電気光学装置 |
JP2010530616A (ja) * | 2007-06-13 | 2010-09-09 | ノースロップ グラマン システムズ コーポレーション | 改良された電力用スイッチングトランジスター |
US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
JP2012044005A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
CN102376777A (zh) * | 2010-08-24 | 2012-03-14 | 上海芯石微电子有限公司 | 具有低正向压降的结势垒型肖特基 |
WO2012108080A1 (ja) * | 2011-02-07 | 2012-08-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2014060426A (ja) * | 2013-11-08 | 2014-04-03 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2015130524A (ja) * | 2011-12-28 | 2015-07-16 | 富士電機株式会社 | 半導体装置 |
JP2017208490A (ja) * | 2016-05-19 | 2017-11-24 | ローム株式会社 | 高速ダイオード及びその製造方法 |
-
1994
- 1994-11-21 JP JP6311193A patent/JPH08148699A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
EP0899791A3 (en) * | 1997-08-28 | 1999-09-01 | SILICONIX Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6388306B1 (en) | 2000-01-28 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with rapid reverse recovery characteristic |
JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
JP2002076010A (ja) * | 2000-07-10 | 2002-03-15 | Abb Semiconductors Ag | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
US7799662B2 (en) | 2005-11-14 | 2010-09-21 | Fuji Electric Systems Co., Ltd. | Power semiconductor device with soft switching characteristic and manufacturing method for same |
JP2006140511A (ja) * | 2005-12-09 | 2006-06-01 | Seiko Epson Corp | 半導体装置および電気光学装置 |
JP2010530616A (ja) * | 2007-06-13 | 2010-09-09 | ノースロップ グラマン システムズ コーポレーション | 改良された電力用スイッチングトランジスター |
JP2012044005A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
CN102376777A (zh) * | 2010-08-24 | 2012-03-14 | 上海芯石微电子有限公司 | 具有低正向压降的结势垒型肖特基 |
WO2012108080A1 (ja) * | 2011-02-07 | 2012-08-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN102782823A (zh) * | 2011-02-07 | 2012-11-14 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
JP2015130524A (ja) * | 2011-12-28 | 2015-07-16 | 富士電機株式会社 | 半導体装置 |
US9768246B2 (en) | 2011-12-28 | 2017-09-19 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US10056451B2 (en) | 2011-12-28 | 2018-08-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US10355079B2 (en) | 2011-12-28 | 2019-07-16 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US10930733B2 (en) | 2011-12-28 | 2021-02-23 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US11469297B2 (en) | 2011-12-28 | 2022-10-11 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
JP2012165013A (ja) * | 2012-04-26 | 2012-08-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2014060426A (ja) * | 2013-11-08 | 2014-04-03 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2017208490A (ja) * | 2016-05-19 | 2017-11-24 | ローム株式会社 | 高速ダイオード及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876004B2 (en) | Semiconductor component including a short-circuit structure | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2579979B2 (ja) | 半導体素子の製造方法 | |
WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH08148699A (ja) | 整流ダイオ−ド | |
US10892168B2 (en) | Semiconductor device and method for forming a semiconductor device | |
JP7263740B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
KR20060044955A (ko) | 적은 누설전류를 가지는 고속 스위칭 다이오드 | |
JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
CN105374884B (zh) | 调整在双极半导体器件中的电荷载流子寿命 | |
JPH06350110A (ja) | 高速パワーダイオード及びその製造方法 | |
JPH07226405A (ja) | 半導体デバイスの製造方法 | |
US9349799B2 (en) | Adjusting the charge carrier lifetime in a bipolar semiconductor device | |
JP3952452B2 (ja) | 半導体装置の製造方法 | |
JP4129106B2 (ja) | 半導体装置 | |
JPH10200132A (ja) | 高速ダイオード | |
JP2005079232A (ja) | 高速スイッチングダイオードおよびその製造法 | |
JP2004088012A (ja) | ダイオード | |
CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
JP2934606B2 (ja) | 半導体装置 | |
JPH09153466A (ja) | 半導体デバイスのキャリアの蓄積を減少させる方法 | |
CN207781616U (zh) | 功率半导体器件 | |
JP4029466B2 (ja) | 炭化けい素半導体素子の製造方法 | |
JP2003124478A (ja) | 半導体装置 |