JP2002076010A - 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード - Google Patents
高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオードInfo
- Publication number
- JP2002076010A JP2002076010A JP2001202436A JP2001202436A JP2002076010A JP 2002076010 A JP2002076010 A JP 2002076010A JP 2001202436 A JP2001202436 A JP 2001202436A JP 2001202436 A JP2001202436 A JP 2001202436A JP 2002076010 A JP2002076010 A JP 2002076010A
- Authority
- JP
- Japan
- Prior art keywords
- bombardment
- power diode
- diode
- area
- masked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000011084 recovery Methods 0.000 claims abstract description 13
- 238000010849 ion bombardment Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 18
- 229910000831 Steel Inorganic materials 0.000 claims description 15
- 239000010959 steel Substances 0.000 claims description 15
- 230000002829 reductive effect Effects 0.000 claims description 8
- 230000001133 acceleration Effects 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- -1 helium ions Chemical class 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 13
- 230000000873 masking effect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ソフトな回復の高速パワーダイオードを製造
する方法。 【解決手段】 半導体基板(10)内のキャリヤ寿命は、第
１のマスクしないボンバート(14)と、次の横方向プロフ
ァイルのある第２のマスクしたボンバート(15)により制
御され、改善された逆特性が達成される。第１のマスク
しないボンバート(14)はイオンボンバートで、パワーダ
イオードのスイッチング応答を制御し、第２のマスクし
たボンバート(15)は電子ボンバートで、パワーダイオー
ドのアクティブエリアを減少させる。このような半導体
基板(10)を備えたパワーダイオードでは、パワーダイオ
ードのアクティブエリアに比例して熱抵抗Ｒthが減少す
る。
する方法。 【解決手段】 半導体基板(10)内のキャリヤ寿命は、第
１のマスクしないボンバート(14)と、次の横方向プロフ
ァイルのある第２のマスクしたボンバート(15)により制
御され、改善された逆特性が達成される。第１のマスク
しないボンバート(14)はイオンボンバートで、パワーダ
イオードのスイッチング応答を制御し、第２のマスクし
たボンバート(15)は電子ボンバートで、パワーダイオー
ドのアクティブエリアを減少させる。このような半導体
基板(10)を備えたパワーダイオードでは、パワーダイオ
ードのアクティブエリアに比例して熱抵抗Ｒthが減少す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーエレクトロ
ニクスの分野に関する。特に本発明は、請求項１の前提
部に記載されたソフトな回復(recovery)の高速パワーダ
イオードを製造する方法と、パワーダイオードに関す
る。
ニクスの分野に関する。特に本発明は、請求項１の前提
部に記載されたソフトな回復(recovery)の高速パワーダ
イオードを製造する方法と、パワーダイオードに関す
る。
【０００２】
【従来の技術】特に、低バイアス電流と、高電圧のと
き、高速で損失を最適化し信頼性を最適化したダイオー
ド（即ち、シリコンが薄く、基本材料の抵抗が高い半導
体基板を有するダイオード）の通信中に、急に逆電流の
ブレークダウン（「スナップオフ」といわれる）が起こ
る。
き、高速で損失を最適化し信頼性を最適化したダイオー
ド（即ち、シリコンが薄く、基本材料の抵抗が高い半導
体基板を有するダイオード）の通信中に、急に逆電流の
ブレークダウン（「スナップオフ」といわれる）が起こ
る。
【０００３】多くの場所で述べたように、このような
「スナップオフ」即ちこのようなハードなスイッチング
応答は、動作中に起こる電圧より上の高い電圧に向かう
色々の方法により変えることができる。これは、コンポ
ネント内のキャリヤ寿命の軸方向プロファイルにより達
成される。これは、例えば重金属原子の拡散により、又
はイオンボンバート（Ｈ＋＋又はＨ＋）により生じる。
「スナップオフ」即ちこのようなハードなスイッチング
応答は、動作中に起こる電圧より上の高い電圧に向かう
色々の方法により変えることができる。これは、コンポ
ネント内のキャリヤ寿命の軸方向プロファイルにより達
成される。これは、例えば重金属原子の拡散により、又
はイオンボンバート（Ｈ＋＋又はＨ＋）により生じる。
【０００４】例えば、米国特許第4,140,560号は、金原
子を高速ダイオードの半導体基板内に拡散させることに
より、基板内に明白な濃度勾配を有する金の濃縮が生
じ、ソフトな回復が得られると記載している。
子を高速ダイオードの半導体基板内に拡散させることに
より、基板内に明白な濃度勾配を有する金の濃縮が生
じ、ソフトな回復が得られると記載している。
【０００５】「スナップオフ」は、短い有効電荷キャリ
ヤ寿命により助長されるが、これはダイナミック損失が
低くなるように設計された大面積ダイオードに要求され
る。イオンのみによりボンバートされるダイオードのケ
ース内のイオンドーズを増加することによりスイッチオ
フ時の損失を減らそうとすると、コンポネント内の高い
逆電流が生じるので、この方法も制限される。
ヤ寿命により助長されるが、これはダイナミック損失が
低くなるように設計された大面積ダイオードに要求され
る。イオンのみによりボンバートされるダイオードのケ
ース内のイオンドーズを増加することによりスイッチオ
フ時の損失を減らそうとすると、コンポネント内の高い
逆電流が生じるので、この方法も制限される。
【０００６】その結果、イオンと電子の組合せボンバー
トも、イオンドーズの増加も目的を達成することができ
ない。
トも、イオンドーズの増加も目的を達成することができ
ない。
【０００７】他の公知の提案（DE-A1-41 35 258）によ
れば、高速パワーダイオードの半導体基板は、特殊な部
分的処理（例えば、プロトン又はヘリウム原子核による
ボンバートと電子ボンバート）により、相互に並んだ２
つの別個のエリア要素に分割される。このように形成さ
れた部分ダイオードは、一方の部分ダイオードは、ソフ
トリカバリーを有し、他方はハードな「スナップオフ」
応答を有する。２つのダイオード素子を並行に接続する
ことにより、所望の全体のダイオード応答が得られる。
れば、高速パワーダイオードの半導体基板は、特殊な部
分的処理（例えば、プロトン又はヘリウム原子核による
ボンバートと電子ボンバート）により、相互に並んだ２
つの別個のエリア要素に分割される。このように形成さ
れた部分ダイオードは、一方の部分ダイオードは、ソフ
トリカバリーを有し、他方はハードな「スナップオフ」
応答を有する。２つのダイオード素子を並行に接続する
ことにより、所望の全体のダイオード応答が得られる。
【０００８】また、提案（DE-A1-196 09 244）によれ
ば、上述した２つのダイオード素子は、ボンバートに晒
されない即ち電子の基本的ボンバートに晒される半導体
基板のエリア内に、領域が分布するように配置され、こ
の領域でボンバート即ち追加のボンバートが行われる。
例えば、ストリップの形のマスクを使用して、分布した
領域を生じる。この結果、キャリヤ寿命が軸方向プロフ
ァイルと共に横方向プロファイルを持つことになる。２
つのプロファイルを組合せると、所望のダイオードスイ
ッチング応答が得られる。
ば、上述した２つのダイオード素子は、ボンバートに晒
されない即ち電子の基本的ボンバートに晒される半導体
基板のエリア内に、領域が分布するように配置され、こ
の領域でボンバート即ち追加のボンバートが行われる。
例えば、ストリップの形のマスクを使用して、分布した
領域を生じる。この結果、キャリヤ寿命が軸方向プロフ
ァイルと共に横方向プロファイルを持つことになる。２
つのプロファイルを組合せると、所望のダイオードスイ
ッチング応答が得られる。
【０００９】
【発明が解決しようとする課題】公知の方法で作った高
速パワーダイオードでソフトな回復のものは、より良い
スイッチング応答を有するが、不所望の高い逆電流と逆
損失を有する。
速パワーダイオードでソフトな回復のものは、より良い
スイッチング応答を有するが、不所望の高い逆電流と逆
損失を有する。
【００１０】本発明の目的は、ソフトリカバリーの高速
パワーダイオードを作る方法を提供し、その結果逆損失
の小さいコンポネントを作ることであり、またこの方法
を使用して作ったパワーダイオードを提供することであ
る。
パワーダイオードを作る方法を提供し、その結果逆損失
の小さいコンポネントを作ることであり、またこの方法
を使用して作ったパワーダイオードを提供することであ
る。
【００１１】
【課題を解決するための手段】この目的は、請求項１と
８の特徴により達成される。本発明の本質は、全表面を
イオンボンバートした後、次の電子ボンバートの間コン
ポネントをマスクし、３次元の寿命(life)分布を作るこ
とである。原則的に、この結果ダイオードに２つのサブ
エリアができ、これらは動的及び定常状体の特性が異な
るダイオードが並列接続されたと見ることができる。高
ボンバートドーズ（イオンボンバート＋電子ボンバー
ト）のダイオード部分は、非常に高い導電抵抗を有し、
実質上順電流が流れない。従って、ダイオードの合計蓄
積電荷の割合は低い。他方のサブエリア（電子ボンバー
トに晒されない部分）は、実質的に順電流を全て流し、
「回復電荷」と回復応答を制御する。
８の特徴により達成される。本発明の本質は、全表面を
イオンボンバートした後、次の電子ボンバートの間コン
ポネントをマスクし、３次元の寿命(life)分布を作るこ
とである。原則的に、この結果ダイオードに２つのサブ
エリアができ、これらは動的及び定常状体の特性が異な
るダイオードが並列接続されたと見ることができる。高
ボンバートドーズ（イオンボンバート＋電子ボンバー
ト）のダイオード部分は、非常に高い導電抵抗を有し、
実質上順電流が流れない。従って、ダイオードの合計蓄
積電荷の割合は低い。他方のサブエリア（電子ボンバー
トに晒されない部分）は、実質的に順電流を全て流し、
「回復電荷」と回復応答を制御する。
【００１２】こうすると、アクティブエリアが大きく減
るので、その結果電流密度が増加し、比較的キャリヤ寿
命が長くなる。それに対応して、ソフトなスナップオフ
応答になる。電子でボンバートすると、同一の順方向電
圧降下について、逆電流の増加が純粋なイオンボンバー
トのときより小さくなり、そのため逆方向の損失もまた
低いままである。アクティブエリアが減少することは、
また追加のボンバートにより、順電流がない又は順電流
が小さいダイオードのサブエリアがあることを意味し、
このサブエリアではそのためダイオードをスイッチオフ
するとき、スイッチング損失がなく、又はスイッチング
損失が小さい。従って、スイッチオフ損失が生じるエリ
アは、小さくなる。しかし、以前のように、生じる熱損
失は、外側に散逸し、全基板の全面積に分散する。この
結果、ダイオードのアクティブエリアに関連して、熱抵
抗Ｒthが小さくなる。
るので、その結果電流密度が増加し、比較的キャリヤ寿
命が長くなる。それに対応して、ソフトなスナップオフ
応答になる。電子でボンバートすると、同一の順方向電
圧降下について、逆電流の増加が純粋なイオンボンバー
トのときより小さくなり、そのため逆方向の損失もまた
低いままである。アクティブエリアが減少することは、
また追加のボンバートにより、順電流がない又は順電流
が小さいダイオードのサブエリアがあることを意味し、
このサブエリアではそのためダイオードをスイッチオフ
するとき、スイッチング損失がなく、又はスイッチング
損失が小さい。従って、スイッチオフ損失が生じるエリ
アは、小さくなる。しかし、以前のように、生じる熱損
失は、外側に散逸し、全基板の全面積に分散する。この
結果、ダイオードのアクティブエリアに関連して、熱抵
抗Ｒthが小さくなる。
【００１３】本発明の第１の好適な態様では、好ましく
は鉄鋼又はモリブテンで出来た孔明きプレートを使用し
て、第２のマスクしたボンバートを行う。このようなマ
スクにより、２つのダイオード素子を最適に配置するこ
とが出来る。
は鉄鋼又はモリブテンで出来た孔明きプレートを使用し
て、第２のマスクしたボンバートを行う。このようなマ
スクにより、２つのダイオード素子を最適に配置するこ
とが出来る。
【００１４】更に、本発明の第２の好適な態様では、好
ましくは鉄鋼のワイヤで出来たゲージを使用して、第２
のマスクしたボンバートを行い、横方向のプロファイル
を形成することが出来る。例えば、2.5ＭｅＶの電子加
速エネルギーで、ワイヤ太さ１ｍｍのこのようなゲージ
により、ノードポイントで完全にシールドし、１本でカ
バーされたエリアは部分的にシールドすることが出来、
シリコン中への電子侵入深さが制限され、別の欠陥プロ
ファイルが出来る。カバーされていないエリアでは、ボ
ンバートは全エネルギーで行われ、その結果、軸方向に
一定の欠陥分布になる。
ましくは鉄鋼のワイヤで出来たゲージを使用して、第２
のマスクしたボンバートを行い、横方向のプロファイル
を形成することが出来る。例えば、2.5ＭｅＶの電子加
速エネルギーで、ワイヤ太さ１ｍｍのこのようなゲージ
により、ノードポイントで完全にシールドし、１本でカ
バーされたエリアは部分的にシールドすることが出来、
シリコン中への電子侵入深さが制限され、別の欠陥プロ
ファイルが出来る。カバーされていないエリアでは、ボ
ンバートは全エネルギーで行われ、その結果、軸方向に
一定の欠陥分布になる。
【００１５】マスクでカバーされない表面積は、マスク
の全面積の好ましくは20％から80％であり、約50％が良
い。別の実施例は、従属する請求項による。
の全面積の好ましくは20％から80％であり、約50％が良
い。別の実施例は、従属する請求項による。
【００１６】
【発明の実施の形態及び実施例】本発明例示の実施例と
図面により、詳細に説明する。パワーダイオードは、
「技術曲線」により特性を表すことが出来る。これは、
ダイナミックスイッチング損失（一般に、Ｅoff即ちス
イッチオフエネルギー）を、定常状態のライン損失（順
方向損失）に対してプロットした曲線である。図１にこ
のような技術曲線の１例を示す。
図面により、詳細に説明する。パワーダイオードは、
「技術曲線」により特性を表すことが出来る。これは、
ダイナミックスイッチング損失（一般に、Ｅoff即ちス
イッチオフエネルギー）を、定常状態のライン損失（順
方向損失）に対してプロットした曲線である。図１にこ
のような技術曲線の１例を示す。
【００１７】グラフ中の技術曲線の位置は、ダイオード
の半導体基板用の初期のシリコン材料の選択（直径、厚
さ、抵抗）と、寿命分布の性質による。それゆえ、異な
る寿命技術と異なるシリコン材料仕様について、異なる
技術曲線が得られる。
の半導体基板用の初期のシリコン材料の選択（直径、厚
さ、抵抗）と、寿命分布の性質による。それゆえ、異な
る寿命技術と異なるシリコン材料仕様について、異なる
技術曲線が得られる。
【００１８】これらの技術曲線上の１つの個々のコンポ
ネントの位置は、ある技術のキャリヤ寿命の絶対値によ
り制御される。ある直径とあるシリコン厚さとシリコン
抵抗についての技術曲線上のエリア「Ａ」からエリア
「Ｂ」へ、あるコンポネントを移動させるためには（図
１参照）、キャリヤ寿命を更に減少させなければならな
い。これは、(a)電子ボンバートのドーズを増加させ
る、又は(b)追加の重金属の拡散、又は(c)追加のイオン
ボンバート、により達成することが出来る。
ネントの位置は、ある技術のキャリヤ寿命の絶対値によ
り制御される。ある直径とあるシリコン厚さとシリコン
抵抗についての技術曲線上のエリア「Ａ」からエリア
「Ｂ」へ、あるコンポネントを移動させるためには（図
１参照）、キャリヤ寿命を更に減少させなければならな
い。これは、(a)電子ボンバートのドーズを増加させ
る、又は(b)追加の重金属の拡散、又は(c)追加のイオン
ボンバート、により達成することが出来る。
【００１９】方法(a)は、ダイオードが、スイッチオフ
されるときハードな回復特性になる。しかし、方法(b)
と(c)は、漏れ電流が多くなり、その結果逆損失が高く
なり、最悪の場合、逆オペレーションが不安定になる。
されるときハードな回復特性になる。しかし、方法(b)
と(c)は、漏れ電流が多くなり、その結果逆損失が高く
なり、最悪の場合、逆オペレーションが不安定になる。
【００２０】この問題は、その質的なスイッチング応答
が、横方向に均一な寿命分布により制御されているダイ
オードの寿命を、更に追加のマスクされたボンバートに
より横方向に組織化することにより克服することが出来
る。本発明によれば、第１の分布は、イオンボンバート
として知られる方法で行われ、軸方向の寿命プロファイ
ルを生じ、ダイオード特性は図１のエリア「Ａ」にあ
る。追加の横方向構造化により、ダイオードが３次元
（３Ｄ）寿命プロファイルを有し、電気特性が技術曲線
のエリア「Ｂ」になり、質的回復特性又は逆損失に大き
な影響はない。この場合、ダイオードは、２つのダイオ
ード素子に分割することが出来、この場合２重ボンバー
トされた部分（イオンボンバート＋電子ボンバート）
は、電気的に不活性にされたと見ることが出来る。
が、横方向に均一な寿命分布により制御されているダイ
オードの寿命を、更に追加のマスクされたボンバートに
より横方向に組織化することにより克服することが出来
る。本発明によれば、第１の分布は、イオンボンバート
として知られる方法で行われ、軸方向の寿命プロファイ
ルを生じ、ダイオード特性は図１のエリア「Ａ」にあ
る。追加の横方向構造化により、ダイオードが３次元
（３Ｄ）寿命プロファイルを有し、電気特性が技術曲線
のエリア「Ｂ」になり、質的回復特性又は逆損失に大き
な影響はない。この場合、ダイオードは、２つのダイオ
ード素子に分割することが出来、この場合２重ボンバー
トされた部分（イオンボンバート＋電子ボンバート）
は、電気的に不活性にされたと見ることが出来る。
【００２１】３Ｄ寿命分布は、電子ボンバートの間素子
をマスキングすることにより達成することが出来る。図
２に、２つの例についての基本的なステップを示す。こ
れらのステップは、(平らな)半導体基板10に基づき、こ
の基板にはドーピング方法を使用して、導電の種類が異
なりドーピング濃度が異なる多くの層11,12,13が作られ
る（図２の（Ａ））。層11は、通常はｐドープされ、層
12はｎ-ドープで、層13はｎ+ドープである。
をマスキングすることにより達成することが出来る。図
２に、２つの例についての基本的なステップを示す。こ
れらのステップは、(平らな)半導体基板10に基づき、こ
の基板にはドーピング方法を使用して、導電の種類が異
なりドーピング濃度が異なる多くの層11,12,13が作られ
る（図２の（Ａ））。層11は、通常はｐドープされ、層
12はｎ-ドープで、層13はｎ+ドープである。
【００２２】第１ステップ（図２の（Ｂ））で、マスク
されないイオンボンバート14により、キャリヤ寿命の軸
方向（電流方向）に変化するが横方向（電流に対して横
方向）には均一なプロファイルが、作られる。
されないイオンボンバート14により、キャリヤ寿命の軸
方向（電流方向）に変化するが横方向（電流に対して横
方向）には均一なプロファイルが、作られる。
【００２３】次に、第２ステップで（図２の（Ｃ）又は
（Ｄ））、マスクされた電子ボンバート15により、横方
向に不均一な寿命プロファイルが作られる。例えば、鉄
鋼又はモリブテンで出来た孔明きプレート16をボンバー
トマスクとして使用することが出来る（図２の
（Ｃ））。この場合、ダイオードの２つのサブエリアを
得ることが出来、これらはダイナミック特性と定常状態
の特性が異なるダイオードを平行に接続したものと見る
ことが出来る。高いボンバートドーズを有するダイオー
ド素子（孔明きプレート16の孔17に一致するエリア）
は、非常に高い導電抵抗を有し、殆ど順方向電流を流さ
ない。これに応じて、ダイオードの合計保存電荷の割合
は低い。他方のサブエリア（電子でボンバートされない
部分）は、実質的に全ての順電流を流し、「回復電荷」
と回復応答を制御する。
（Ｄ））、マスクされた電子ボンバート15により、横方
向に不均一な寿命プロファイルが作られる。例えば、鉄
鋼又はモリブテンで出来た孔明きプレート16をボンバー
トマスクとして使用することが出来る（図２の
（Ｃ））。この場合、ダイオードの２つのサブエリアを
得ることが出来、これらはダイナミック特性と定常状態
の特性が異なるダイオードを平行に接続したものと見る
ことが出来る。高いボンバートドーズを有するダイオー
ド素子（孔明きプレート16の孔17に一致するエリア）
は、非常に高い導電抵抗を有し、殆ど順方向電流を流さ
ない。これに応じて、ダイオードの合計保存電荷の割合
は低い。他方のサブエリア（電子でボンバートされない
部分）は、実質的に全ての順電流を流し、「回復電荷」
と回復応答を制御する。
【００２４】アクティブエリアが非常に減少したので、
その結果、キャリヤ寿命と共に電流密度が増し、そのた
めソフトなスナップオフ応答になる。電子でのボンバー
トにより、同等の順方向電圧降下について、純粋なイオ
ンボンバートより逆電流の増加が少なく、逆損失も低い
ままである。
その結果、キャリヤ寿命と共に電流密度が増し、そのた
めソフトなスナップオフ応答になる。電子でのボンバー
トにより、同等の順方向電圧降下について、純粋なイオ
ンボンバートより逆電流の増加が少なく、逆損失も低い
ままである。
【００２５】電子ボンバートの手段による別の（横方
向）寿命プロファイルは、異なる設計のマスク、例えば
決められたメッシュ幅の鉄鋼のワイヤ19,20からなるゲ
ージ18（図２の（Ｄ））を使用することにより達成する
ことが出来る。例えば2.5Ｍｅｖの電子加速エネルギー
で、厚さ１ｍｍの鉄鋼のワイヤ19,20からなるゲージ18
により、ノードポイントで完全にシールドすることが出
来、１本でカバーされたエリア（鉄鋼ワイヤ19,20の１
本のみ）は部分的にシールドされ、シリコン中への電子
の侵入が制限され、従って別の欠陥プロファイルが出来
る。カバーされないエリア（鉄鋼ワイヤ19と20の間）で
は、ボンバートは全エネルギーで行われ、その結果軸方
向に一定の欠陥分布となる。
向）寿命プロファイルは、異なる設計のマスク、例えば
決められたメッシュ幅の鉄鋼のワイヤ19,20からなるゲ
ージ18（図２の（Ｄ））を使用することにより達成する
ことが出来る。例えば2.5Ｍｅｖの電子加速エネルギー
で、厚さ１ｍｍの鉄鋼のワイヤ19,20からなるゲージ18
により、ノードポイントで完全にシールドすることが出
来、１本でカバーされたエリア（鉄鋼ワイヤ19,20の１
本のみ）は部分的にシールドされ、シリコン中への電子
の侵入が制限され、従って別の欠陥プロファイルが出来
る。カバーされないエリア（鉄鋼ワイヤ19と20の間）で
は、ボンバートは全エネルギーで行われ、その結果軸方
向に一定の欠陥分布となる。
【００２６】本発明方法による高速パワーダイオード
は、電気特性が図３と４のダイオード素子についての曲
線により特徴付けられる。この場合、図３と４は、全表
面を陽子ボンバートし、マスクして追加の電子ボンバー
トしたダイオードについて、順方向へのオペレーション
(図３)と、スイッチオフしたとき（図４）とで、２つの
ダイオード素子の面積比１：１（１回と２回ボンバート
された領域）の場合電流がどのように分かれるかを示
す。図３の曲線（ｂ）は、純粋な陽子ボンバートでの順
方向特性を示す。曲線（ｃ）は、追加の電子ボンバート
をした特性を示す。陽子と電子でボンバートしたダイオ
ード素子の順電流は、陽子のみでボンバートしたダイオ
ード素子の順電流よりずっと小さいことが分かる。
は、電気特性が図３と４のダイオード素子についての曲
線により特徴付けられる。この場合、図３と４は、全表
面を陽子ボンバートし、マスクして追加の電子ボンバー
トしたダイオードについて、順方向へのオペレーション
(図３)と、スイッチオフしたとき（図４）とで、２つの
ダイオード素子の面積比１：１（１回と２回ボンバート
された領域）の場合電流がどのように分かれるかを示
す。図３の曲線（ｂ）は、純粋な陽子ボンバートでの順
方向特性を示す。曲線（ｃ）は、追加の電子ボンバート
をした特性を示す。陽子と電子でボンバートしたダイオ
ード素子の順電流は、陽子のみでボンバートしたダイオ
ード素子の順電流よりずっと小さいことが分かる。
【００２７】図４の曲線（ｅ）は、陽子のみでボンバー
トされたダイオード素子が、スイッチオフされる時の電
流を示す。曲線（ｄ）は、追加の電子ボンバートをした
ダイオード素子の電流を示す。曲線（ｆ）は、合計電
流、即ち、２つのダイオード素子の電流の合計を示す。
トされたダイオード素子が、スイッチオフされる時の電
流を示す。曲線（ｄ）は、追加の電子ボンバートをした
ダイオード素子の電流を示す。曲線（ｆ）は、合計電
流、即ち、２つのダイオード素子の電流の合計を示す。
【００２８】ダイオードの特性は、２つのダイオード素
子のサブエリアの比により影響を受けることは明らかで
ある。実際の用途では、電気的に「不活性にした」部分
（陽子と電子でボンバートされたダイオード素子）は、
合計面積の20％から80％までとすることが出来る。マス
クの性質と構成は、対応して求めることが出来る。上述
した特性のダイオードの構成（アクティブエリアと合計
面積の比が約１：２）は、ワイヤ直径１ｍｍでメッシュ
幅２ｍｍの鉄鋼のゲージを備える。
子のサブエリアの比により影響を受けることは明らかで
ある。実際の用途では、電気的に「不活性にした」部分
（陽子と電子でボンバートされたダイオード素子）は、
合計面積の20％から80％までとすることが出来る。マス
クの性質と構成は、対応して求めることが出来る。上述
した特性のダイオードの構成（アクティブエリアと合計
面積の比が約１：２）は、ワイヤ直径１ｍｍでメッシュ
幅２ｍｍの鉄鋼のゲージを備える。
【００２９】基板表面をアクティブと不活性のサブエリ
アに分割すると、ダイオードのアクティブエリアに関連
して、この半導体基板10を使って製造したパワーダイオ
ード26の熱抵抗Ｒthが減少する。半導体基板10を図５に
例示する。本発明方法により製造した半導体基板10は、
この場合２つの電極ディスク21,24（Ｃｕで出来てい
る）の間に配置され、これらのディスクは、両面の全面
積で、補償中間ディスク22,23（Ｍｏで出来ている）経
由で、半導体基板10と電気的及び熱的接触を行う。同軸
の絶縁ハウジングは図示しない。半導体基板26内で、表
面エリアＦ１（ダイオードのアクティブエリアに属す
る）と、表面エリアＦ２（第２のボンバートにより電気
的に不活性にされた）とが分布している（図５には、例
としてこれらの表面エリアの１つのみを示す）。
アに分割すると、ダイオードのアクティブエリアに関連
して、この半導体基板10を使って製造したパワーダイオ
ード26の熱抵抗Ｒthが減少する。半導体基板10を図５に
例示する。本発明方法により製造した半導体基板10は、
この場合２つの電極ディスク21,24（Ｃｕで出来てい
る）の間に配置され、これらのディスクは、両面の全面
積で、補償中間ディスク22,23（Ｍｏで出来ている）経
由で、半導体基板10と電気的及び熱的接触を行う。同軸
の絶縁ハウジングは図示しない。半導体基板26内で、表
面エリアＦ１（ダイオードのアクティブエリアに属す
る）と、表面エリアＦ２（第２のボンバートにより電気
的に不活性にされた）とが分布している（図５には、例
としてこれらの表面エリアの１つのみを示す）。
【００３０】追加のボンバートにより順電流を流さない
か又は順電流が減少したダイオードのサブエリアは、パ
ワーダイオード26がスイッチオフされるとき、スイッチ
ング損失がないか又はスイッチング損失が減少する。従
って、スイッチング損失が発生する合計面積は、小さく
なる。しかし、生じた熱損失は、全半導体基板10上に
「分布」し、中間ディスク22,23と電極ディスク21,24を
経由して外へ出て行く。従って、マスクされた電子ボン
バートは、スイッチングロスが生じるアクティブエリア
を減少させる。しかし、同時に外部に生じる熱の熱散逸
のための合計面積は、変化しない。その結果、（ボンバ
ートの間）カバーされた表面積により、パワーダイオー
ド26のアクティブエリアに関する熱抵抗Ｒthが減少す
る。
か又は順電流が減少したダイオードのサブエリアは、パ
ワーダイオード26がスイッチオフされるとき、スイッチ
ング損失がないか又はスイッチング損失が減少する。従
って、スイッチング損失が発生する合計面積は、小さく
なる。しかし、生じた熱損失は、全半導体基板10上に
「分布」し、中間ディスク22,23と電極ディスク21,24を
経由して外へ出て行く。従って、マスクされた電子ボン
バートは、スイッチングロスが生じるアクティブエリア
を減少させる。しかし、同時に外部に生じる熱の熱散逸
のための合計面積は、変化しない。その結果、（ボンバ
ートの間）カバーされた表面積により、パワーダイオー
ド26のアクティブエリアに関する熱抵抗Ｒthが減少す
る。
【図１】 技術曲線(a)の例であり、パワーダイオード
は、ダイナミックスイッチング損失(一般にＥoff)を定
常状態のライン損失に対してプロットしてある。
は、ダイナミックスイッチング損失(一般にＥoff)を定
常状態のライン損失に対してプロットしてある。
【図２】 （Ａ）から（Ｄ）は本発明の２つの好適な実
施例による、製造方法の色々のステップを示す。
施例による、製造方法の色々のステップを示す。
【図３】 本発明による３Ｄラインプロファイルのある
例示のダイオードの電流分布を示す図である。曲線
（ｂ）は、純粋な陽子ボンバートでのダイオード素子の
順方向特性であり、（ｃ）は、追加の電子ボンバートを
行ったダイオード素子を表す。
例示のダイオードの電流分布を示す図である。曲線
（ｂ）は、純粋な陽子ボンバートでのダイオード素子の
順方向特性であり、（ｃ）は、追加の電子ボンバートを
行ったダイオード素子を表す。
【図４】 ダイオードの図３からの回復を示す。曲線
（ｅ）は、純粋な陽子ボンバートしたダイオード素子を
スイッチオフした時の電流である。本発明方法図であ
る。曲線（ｄ）は、追加の電子ボンバートを行ったダイ
オード素子を表す。曲線（ｆ）は、全電流である。
（ｅ）は、純粋な陽子ボンバートしたダイオード素子を
スイッチオフした時の電流である。本発明方法図であ
る。曲線（ｄ）は、追加の電子ボンバートを行ったダイ
オード素子を表す。曲線（ｆ）は、全電流である。
【図５】 本発明によるパワーダイオードの例示の設計
の概略縦断面図であり、全体のアクティブと不活性にし
た表面エリア上に熱コンタクトがある。
の概略縦断面図であり、全体のアクティブと不活性にし
た表面エリア上に熱コンタクトがある。
10 半導体基板 11,12,13 層 14 イオンボンバート 15 電子ボンバート 16 孔明きプレート 17 ホール 18 ゲージ（マスク） 19,20 鉄鋼ワイヤ 21,24 電極ディスク（Ｃｕ） 22,23 中間ディスク（Ｍｏ） 26 パワーダイオード a-f 曲線 F1,F2 表面エリア
Claims (8)
- 【請求項１】 ソフトな回復の高速パワーダイオード(2
6)を製造する方法において、半導体基板(10)内のキャリ
ヤ寿命は、軸方向プロファイルのある第１のマスクしな
いボンバート(14)と、次の横方向プロファイルのある第
２のマスクしたボンバート(15)により制御され、前記第
１のマスクしないボンバート(14)はイオンボンバート
で、パワーダイオードのスイッチング応答を制御し、ま
た前記第２のマスクしたボンバート(15)は電子ボンバー
トで、前記パワーダイオード(26)のアクティブエリアを
減少させることを特徴とする方法。 - 【請求項２】 前記イオンボンバートには、陽子又はヘ
リウムイオンを使用する請求項１に記載の方法。 - 【請求項３】 前記第２のマスクしたボンバート(15)に
は、好ましくは鉄鋼又はモリブテンで出来た孔明きプレ
ート(16)が使用される請求項１又は２に記載の方法。 - 【請求項４】 前記第２のマスクしたボンバート(15)に
は、好ましくは鉄鋼ワイヤ(19,20)で出来たゲージ(18)
が使用される請求項１又は２に記載の方法。 - 【請求項５】 前記ゲージは鉄鋼ワイヤ(19,20)からな
り、前記鉄鋼ワイヤ(19,20)の太さは、前記第２のボン
バートのための電子の与えられた加速エネルギーについ
て、前記鉄鋼ワイヤ(19,20)が前記ゲージ(18)のノード
で完全なシールドを行い、前記鉄鋼ワイヤ(19,20)の一
本のみでカバーされるエリアで電子ボンバートの部分的
シールドを行う請求項４に記載の方法。 - 【請求項６】 前記鉄鋼ワイヤ(19,20)の太さは約１ｍ
ｍであり、前記第２のボンバートの電子の加速エネルギ
ーは、数Ｍｅｖ、好ましくは約2.5Ｍｅｖである請求項
５に記載の方法。 - 【請求項７】 前記マスク(16,18)でカバーされない表
面積は、前記マスク(16,18)の全面積の20％から80％、
好ましくは約50％である請求項３乃至６の何れか１項に
記載の方法。 - 【請求項８】 請求項１乃至７の何れか１項の方法によ
り製造された半導体基板(10)を有するパワーダイオード
(26)において、前記アクティブエリアと前記第２ボンバ
ートにより不活性にされたエリアを通って、前記半導体
基板(10)から熱が散逸し、前記パワーダイオード(26)の
アクティブエリアに関して、熱抵抗Ｒ thの減少を達成し
たパワーダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00810603.1 | 2000-07-10 | ||
| EP00810603A EP1172862B1 (de) | 2000-07-10 | 2000-07-10 | Verfahren zum Herstellen einer Leistungsdiode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076010A true JP2002076010A (ja) | 2002-03-15 |
| JP4991056B2 JP4991056B2 (ja) | 2012-08-01 |
Family
ID=8174797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202436A Expired - Fee Related JP4991056B2 (ja) | 2000-07-10 | 2001-07-03 | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6469368B2 (ja) |
| EP (1) | EP1172862B1 (ja) |
| JP (1) | JP4991056B2 (ja) |
| CN (1) | CN1203526C (ja) |
| CZ (1) | CZ20012467A3 (ja) |
| DE (1) | DE50013402D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037814B1 (en) * | 2003-10-10 | 2006-05-02 | National Semiconductor Corporation | Single mask control of doping levels |
| US7394636B2 (en) * | 2005-05-25 | 2008-07-01 | International Business Machines Corporation | Slave mode thermal control with throttling and shutdown |
| CN103065950B (zh) * | 2012-12-26 | 2016-02-24 | 株洲南车时代电气股份有限公司 | 一种提高gct芯片安全工作区的横向非均匀电子辐照方法 |
| EP3285383A1 (en) * | 2016-08-15 | 2018-02-21 | ABB Technology Oy | Current conductor structure with frequency-dependent resistance |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174586A (en) * | 1974-12-24 | 1976-06-28 | Mitsubishi Electric Corp | Handotaisochi oyobi sonoseizoho |
| JPS5539618A (en) * | 1978-09-14 | 1980-03-19 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPH0818072A (ja) * | 1994-06-20 | 1996-01-19 | Semikron Elektron Gmbh | 高速電力ダイオード |
| JPH08102545A (ja) * | 1994-09-30 | 1996-04-16 | Meidensha Corp | 半導体素子のライフタイム制御方法 |
| JPH08148699A (ja) * | 1994-11-21 | 1996-06-07 | Shindengen Electric Mfg Co Ltd | 整流ダイオ−ド |
| JPH08255919A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 電力用半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4140560A (en) | 1977-06-20 | 1979-02-20 | International Rectifier Corporation | Process for manufacture of fast recovery diodes |
| DE2917786C2 (de) * | 1979-05-03 | 1983-07-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Thyristortriode und Verfahren zu ihrer Herstellung |
| DE4135258C2 (de) | 1991-10-25 | 1996-05-02 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode |
| DE4310444C2 (de) * | 1993-03-31 | 1995-05-11 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode |
| DE19609244A1 (de) * | 1996-03-09 | 1997-09-11 | Asea Brown Boveri | Schnelle soft-recovery Halbleiterdiode |
| GB9709642D0 (en) * | 1997-05-14 | 1997-07-02 | Plessey Semiconductors Ltd | Improvements in or relating to semiconductor devices |
| DE19804580C2 (de) * | 1998-02-05 | 2002-03-14 | Infineon Technologies Ag | Leistungsdiode in Halbleitermaterial |
-
2000
- 2000-07-10 EP EP00810603A patent/EP1172862B1/de not_active Expired - Lifetime
- 2000-07-10 DE DE50013402T patent/DE50013402D1/de not_active Expired - Lifetime
-
2001
- 2001-07-03 US US09/897,027 patent/US6469368B2/en not_active Expired - Fee Related
- 2001-07-03 JP JP2001202436A patent/JP4991056B2/ja not_active Expired - Fee Related
- 2001-07-04 CZ CZ20012467A patent/CZ20012467A3/cs unknown
- 2001-07-10 CN CNB011224819A patent/CN1203526C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174586A (en) * | 1974-12-24 | 1976-06-28 | Mitsubishi Electric Corp | Handotaisochi oyobi sonoseizoho |
| JPS5539618A (en) * | 1978-09-14 | 1980-03-19 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPH0818072A (ja) * | 1994-06-20 | 1996-01-19 | Semikron Elektron Gmbh | 高速電力ダイオード |
| JPH08102545A (ja) * | 1994-09-30 | 1996-04-16 | Meidensha Corp | 半導体素子のライフタイム制御方法 |
| JPH08148699A (ja) * | 1994-11-21 | 1996-06-07 | Shindengen Electric Mfg Co Ltd | 整流ダイオ−ド |
| JPH08255919A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | 電力用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4991056B2 (ja) | 2012-08-01 |
| US6469368B2 (en) | 2002-10-22 |
| EP1172862A1 (de) | 2002-01-16 |
| CZ20012467A3 (cs) | 2002-06-12 |
| DE50013402D1 (de) | 2006-10-12 |
| CN1203526C (zh) | 2005-05-25 |
| US20020003287A1 (en) | 2002-01-10 |
| EP1172862B1 (de) | 2006-08-30 |
| CN1333555A (zh) | 2002-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010541266A (ja) | 半導体モジュール | |
| JP2000323488A (ja) | ダイオードおよびその製造方法 | |
| US7129144B2 (en) | Overvoltage protection device and manufacturing process for the same | |
| JP3692157B2 (ja) | 可制御のパワー半導体素子 | |
| JP3968129B2 (ja) | 高速パワーダイオード | |
| US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
| JP2706120B2 (ja) | Ｇｔｏパワーサイリスタ | |
| JP4991056B2 (ja) | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード | |
| EP1030375A1 (en) | Semiconductor device and its manufacturing method | |
| KR100342073B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4001249B2 (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
| JPH10200132A (ja) | 高速ダイオード | |
| JP2004088012A (ja) | ダイオード | |
| JP2000332263A (ja) | スイッチングダイオード | |
| US6060823A (en) | Field emission cold cathode element | |
| JP2002016265A (ja) | 高耐圧ダイオード | |
| JP4011772B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006108346A (ja) | チップ型半導体素子とその製造方法 | |
| JP2011507301A (ja) | ダイオード | |
| JP2753331B2 (ja) | 半導体装置 | |
| JP3518486B2 (ja) | 半導体装置及びその製造方法 | |
| JP3199924B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04252078A (ja) | スイッチング半導体装置の製造方法 | |
| KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |