JPH08147341A - 標準セルと半導体集積回路のレイアウト設計装置 - Google Patents

標準セルと半導体集積回路のレイアウト設計装置

Info

Publication number
JPH08147341A
JPH08147341A JP6281957A JP28195794A JPH08147341A JP H08147341 A JPH08147341 A JP H08147341A JP 6281957 A JP6281957 A JP 6281957A JP 28195794 A JP28195794 A JP 28195794A JP H08147341 A JPH08147341 A JP H08147341A
Authority
JP
Japan
Prior art keywords
wiring
layer
cell
metal wiring
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6281957A
Other languages
English (en)
Inventor
Norio Uchiumi
則夫 内海
Junichi Yano
純一 矢野
Seiji Yamaguchi
聖司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6281957A priority Critical patent/JPH08147341A/ja
Publication of JPH08147341A publication Critical patent/JPH08147341A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 標準セル、半導体集積回路のレイアウト設計
装置で電源の金属配線、接地の金属配線を配線可能で、
さらに標準セルが消費する電流量に応じて電源の金属配
線、接地の金属配線の幅を自動的に最適なものにする標
準セル、半導体集積回路を提供する。 【構成】 半導体集積回路のレイアウト設計装置は、複
数の標準セルを配置する標準セル配置手段200aと、前記
標準セル内の電源、接地の電気的接続が接続されるよう
に配線する第１の配線手段200bと、前記標準セル間の電
源、接地の電気的接続が接続されるように配線する第２
の配線手段200cとを備えたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の標準
セルとこの標準セルを自動配置配線可能な半導体集積回
路のレイアウト設計装置に関する。
【０００２】
【従来の技術】従来の標準セルとしては、標準セル内に
一定幅を有するアルミニウム等の金属配線を電源の電気
的接続あるいは接地の電気的接続として備えており、金
属配線幅はすべての標準セル間で一定である。また、前
記金属配線同士は標準セル内に一定の間隔を有し、その
間隔はすべての標準セル間で一定である。また、すべて
の標準セルにおいて、前記金属配線上に電源、接地の電
気的接続情報を備えており、その電気的接続情報は、標
準セルに付加されている電気的接続情報間で、電源、接
地を電気的に接続するための印である。
【０００３】そして従来の半導体集積回路のレイアウト
設計装置では、ある標準セルに付加されている電気的接
続情報と他の標準セルに付加されている電気的接続情報
とをアルミニウムなどの金属配線で接続する方法を採用
する。例えば、特開昭６１ー２２６９４３号公報、特開
昭６２ー１３２３４６号公報等を参照。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、すべての標準セルの電源の金属配線から
接地の金属配線までの距離を一律に決定、設計している
ため、標準セル内のトランジスタ形成拡散領域の面積が
電源の金属配線と接地の金属配線の間隔と標準セルの横
幅からなる面積よりはるかに小さい場合、標準セルで作
成されたレイアウトブロックの面積を増大させるという
問題を有していた。
【０００５】また、平均的な電流消費量をはるかに越え
る電流量を想定してすべての標準セルの電源の金属配線
と接地の金属配線の幅を一律に決定、設計しているた
め、標準セルで作成されたレイアウトブロックの面積を
増大させるという問題を有していた。それは、複数の標
準セルからなるレイアウトブロック内で電流の消費量に
偏りがある場合、大量の電流が流れる金属配線ではエレ
クトマイグレーションや雑音が発生する可能性があるた
めである。消費する電流量を考慮すると金属配線幅を大
きくする必要があり結果として標準セルで作成されたレ
イアウトブロックの面積を増大させるという問題を有し
ていた。
【０００６】以下、図９、図１０、図１１を用いて従来
の標準セルで作成されたレイアウトブロックの問題点を
示す。
【０００７】説明を簡単にするために、複数の標準セル
からなるレイアウトブロックとして水平方向の電気的接
続を第１層の金属配線、垂直方向の電気的接続を第２層
の金属配線で行う２層の金属配線のプロセスを想定す
る。ある標準セル内に存在するトランジスタ形成拡散領
域の面積に比例した電流量がその標準セル内で消費され
るとする。すべての標準セルの電源の金属配線から接地
の金属配線までの間の領域では第１層の金属配線と第２
層の金属配線の配線禁止領域とし、複数の標準セルから
なるセル列とセル列との間の領域を第１層の金属配線と
第２層の金属配線の配線領域として使用し、標準セルで
作成されたレイアウトブロックの面積は、第１層目の金
属配線、第２層目の金属配線の配線領域としても使用さ
れない領域と第１層の金属配線と第２層の金属配線の配
線領域から構成されるとする。すべての標準セルの電源
の金属配線と接地の金属配線の幅は、エレクトロマイグ
レーションや雑音が発生しない程度十分な電流が流れる
程度に幅広く設計されている場合について説明する。
【０００８】図９に従来の標準セルの一例を示す。図９
において、900は従来の標準セル、901は第１層目の電源
の金属配線、902は第１層目の接地の金属配線、903,904
は電源の電気的接続情報、905,906は接地の電気的接続
情報、907は標準セル内のトランジスタ形成拡散領域で
ある。
【０００９】図１０に従来の標準セル900を自動配置配
線可能な従来の半導体集積回路のレイアウト設計装置の
一例を示す。図１０において、1000は標準セル配置手段
1000aと標準セル間配線手段1000bから成り、従来の標準
セルを自動配置配線可能な従来の半導体集積回路のレイ
アウト設計装置である。1001はレイアウト設計装置1000
の入力であるネットリスト、1002はレイアウト設計装置
1000の出力である複数の標準セルから作成されたレイア
ウトブロックである。
【００１０】図１１に図９に示す従来の標準セルを、図
１０に示すレイアウト設計装置を用いて作成されたレイ
アウトブロックの一例を示す。図１１において、1100は
レイアウトブロック、1101,1102,1103はそれぞれ第１セ
ル列、第２セル列、第３セル列、1104,1105はそれぞれ
第１配線領域列、第２配線領域列、1106,1108,1110は第
１層目の電源の金属配線、1107,1109,1111は第１層目の
接地の金属配線、1112は第２層目の電源の金属配線、11
13は第２層目の接地の金属配線、1114〜1119は第１層目
の電源あるいは接地の金属配線と第２層目の電源あるい
は接地の金属配線を接続するコンタクト、1120〜1134は
標準セル内のトランジスタ形成拡散領域である。この
際、例えば第２セル列1102のセル８〜１０では、標準セ
ル内のトランジスタ形成拡散領域1127〜1129の面積が第
１層目の電源の金属配線1108と第１層目の接地の金属配
線1109の間隔と標準セルの横幅からなる面積よりはるか
に小さいため、第１層目の電源の金属配線1108と第１層
目の接地の金属配線1109の間隔に第１層目の金属配線、
第２層目の金属配線の配線領域としても使用されない領
域が発生する。従って第１層目の金属配線、第２層目の
金属配線の配線領域としても使用されない領域が大きく
なる。標準セルで作成されたレイアウトブロック1100の
面積は、第１層目の金属配線、第２層目の金属配線の配
線領域としても使用されない領域と第１層の金属配線と
第２層の金属配線の配線領域から構成されるため、結果
として標準セルで作成されたレイアウトブロック1100の
面積を増大させるという問題を有していた。
【００１１】また同様に例えば第３セル列1103のセル１
３〜１５では、標準セル内のトランジスタ形成拡散領域
1132〜1134の面積が他の第１セル列1101、第２セル列11
02に使用されている標準セル内のトランジスタ形成拡散
領域より大きい。そのため、第３セル列の電源の金属配
線1110と第１層目の接地の金属配線1111で消費される電
流量は、第１セル列1101の電源の金属配線1106と第１層
目の接地の金属配線1107、第２セル列1102の電源の金属
配線1108と第１層目の接地の金属配線1109で消費される
電流量より多い。しかし、すべての標準セルの電源の金
属配線幅と接地の金属配線幅は、エレクトロマイグレー
ションや雑音が発生しない程度十分に幅広く設計されて
いるため、第１セル列1101の第１層目の電源の金属配線
1106と第１層目の接地の金属配線1107、第２セル列1102
の第１層目の電源の金属配線1108と第１層目の接地の金
属配線1109の幅は、第１セル列1101、第２のセル列1102
で消費される電流量を考慮すると幅が大きすぎ、標準セ
ル内での第１層の金属配線の占める面積が大きくなる。
結果として、標準セルで作成されたレイアウトブロック
1100の面積を増大させるという問題を有していた。
【００１２】従って、本発明は上記問題点に鑑み、その
目的は、標準セル、半導体集積回路のレイアウト設計装
置で電源の金属配線、接地の金属配線を配線可能なもの
とし、さらに標準セルが消費する電流量に応じて電源の
金属配線、接地の金属配線の幅を自動的に最適なものに
する標準セル、半導体集積回路を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明の標準セルは、標準セル方式の標準セルにおい
て、標準セル内部間の電源、接地の電気的接続情報を標
準セル内に備えたものである。また本発明の標準セル
は、前記セルが消費する電流情報を備えることが望まし
い。
【００１４】また本発明の半導体集積回路のレイアウト
設計装置は、複数の標準セルを配置する標準セル配置手
段と、前記標準セル内の電源、接地の電気的接続が接続
されるように配線する第１の配線手段と、前記標準セル
間の電源、接地の電気的接続が接続されるように配線す
る第２の配線手段とを備えたものである。
【００１５】また前記第１の配線手段は、消費する電流
量に応じて異なる電源、接地の電気的接続幅を発生する
ことが望ましい。さらに前記標準セル配置手段は、消費
する電流量が多い標準セルを電源、接地の電気的接続の
幹線の近傍に配置することが望ましい。
【００１６】
【作用】標準セルが消費する電流量に応じて電源の金属
配線、接地の金属配線の幅を自動的に最適なものにする
標準セル、半導体集積回路を提供することが可能であ
る。
【００１７】本発明の標準セルは上記した構成によっ
て、標準セル内部間の電源、接地の電気的接続情報を標
準セル内に備えることにより、第１層の金属配線と第２
層の金属配線の配線禁止領域が従来の標準セルの場合よ
り小さい面積ですみ、標準セルで作成されたレイアウト
ブロックの面積は、第１層目の金属配線、第２層目の金
属配線の配線領域としても使用されない領域と第１層の
金属配線と第２層の金属配線の配線領域から構成される
ので、結果として標準セルで作成されたレイアウトブロ
ックの面積を小さくすることができる。
【００１８】また本発明の標準セルは、前記セルが消費
する電流情報を備えることにより、標準セル内での第１
層の金属配線の占める面積を小さくすることが可能であ
る。
【００１９】また本発明の半導体集積回路のレイアウト
設計装置は上記した構成によって、第１層目の金属配
線、第２層目の金属配線の配線領域としても使用されな
い領域が従来の半導体集積回路のレイアウト設計装置の
出力として複数の標準セルから作成されたレイアウトブ
ロック内の第１層目の金属配線、第２層目の金属配線の
配線領域としても使用されない領域より小さくなること
が可能であり、標準セルで作成されたレイアウトブロッ
クの面積は、第１層目の金属配線、第２層目の金属配線
の配線領域としても使用されない領域と第１層の金属配
線と第２層の金属配線の配線領域から構成されるので、
結果として標準セルで作成されたレイアウトブロックの
面積を縮小させることが可能である。
【００２０】また本発明のレイアウト設計装置の前記第
１の配線手段は、消費する電流量に応じて異なる電源、
接地の電気的接続幅を発生させることにより、すべての
標準セルの電源の金属配線幅と接地の金属配線幅は、エ
レクトロマイグレーションや雑音が発生しない程度十分
に幅広く設計されているわけではなく、消費する電流よ
り多いセル列に発生する１層目の電源の金属配線、第１
層目の接地の金属配線の幅のみを大きくするので、標準
セル内での第１層の金属配線の占める面積を必要以上に
大きくしない。結果として標準セルで作成されたレイア
ウトブロックの面積を縮小させることが可能である。
【００２１】さらに本発明のレイアウト設計装置の前記
標準セル配置手段は、消費する電流量が多い標準セルを
電源、接地の電気的接続の幹線の近傍に配置させること
により、すべての標準セルの電源の金属配線幅と接地の
金属配線幅は、エレクトロマイグレーションや雑音が発
生しない程度十分に幅広く設計されているわけではな
く、特に同じセル列内でも、各セル列で消費する電流の
多いセルを第２層目の電源あるいは接地の幹線の金属配
線側に作成しているので、各列の電源あるいは接地配線
幅は幹線に近い側をエレクトロマイグレーションや雑音
が発生しない程度十分に幅広く設定、発生させ、標準セ
ル内での第１層の金属配線の占める面積を必要以上に大
きくしない。結果として標準セルで作成されたレイアウ
トブロックの面積を縮小させることが可能である。
【００２２】
【実施例】以下本発明の一実施例の標準セルと半導体集
積回路のレイアウト設計装置について、図面を参照しな
がら説明する。
【００２３】説明を簡単にするために、２層の金属配線
のプロセスとし、レイアウトブロックとして配線禁止領
域以外で水平方向の電気的接続を第１層の金属配線、垂
直方向の電気的接続を第２層の金属配線で行う場合につ
いて説明する。すべての標準セルの電源の電気的接続情
報から接地の電気的接続情報までの間の領域は第１層の
金属配線と第２層の金属配線の配線禁止領域とし、複数
の標準セルからなるセル列とセル列との間の領域を第１
層の金属配線と第２層の金属配線の配線領域として使用
し、標準セルで作成されたレイアウトブロックの面積
は、第１層目の金属配線、第２層目の金属配線の配線領
域としても使用されない領域と第１層の金属配線と第２
層の金属配線の配線領域から構成されるとする。標準セ
ルが消費する電流情報はその標準セル内で消費する電流
量とする。第２層目の電源あるいは接地の幹線の金属配
線はセル列の左側に作成することにする。
【００２４】（実施例１）図１は本発明の実施例１にお
ける標準セルの一例である。図１において、100は標準
セル、101は標準セル内のトランジスタ形成拡散領域、1
02は電源の電気的接続情報、103は接地の電気的接続情
報を表す。104は第１層の金属配線と第２層の金属配線
の配線禁止領域を表す。
【００２５】以上のように構成された標準セルについて
以下図１を用いて説明する。標準セル100において、電
源の電気的接続情報102から接地の電気的接続情報103ま
での間の領域は第１層の金属配線と第２層の金属配線の
配線禁止領域104である。図９に示す従来の標準セル900
において、電源の電気的接続情報903,904から接地の電
気的接続情報905,906までの間の領域では第１層の金属
配線と第２層の金属配線の配線禁止領域である。本標準
セル100の構成であると、第１層の金属配線と第２層の
金属配線の配線禁止領域104が従来の標準セル900の場合
より小さい面積ですむ。
【００２６】以上のように本標準セル100によれば、標
準セル内に少なくとも１個以上の標準セル内部の電源、
接地間の電気的接続情報を備えることにより、第１層の
金属配線と第２層の金属配線の配線禁止領域が従来の標
準セルの場合より小さい面積ですむ。標準セルで作成さ
れたレイアウトブロックの面積は、第１層目の金属配
線、第２層目の金属配線の配線領域としても使用されな
い領域と第１層の金属配線と第２層の金属配線の配線領
域から構成されるので、結果として標準セルで作成され
たレイアウトブロックの面積を小さくすることができ
る。
【００２７】図２は本実施例の半導体集積回路のレイア
ウト設計装置の構成図である。図２において、200は標
準セル配置手段200a、標準セル内の電源・接地配線手段
200b、標準セル内の電源・接地配線と電源・接地の幹線
の配線とを接続する標準セル間配線手段200cから成り、
図１の標準セルを自動配置配線可能な半導体集積回路の
レイアウト設計装置である。201はレイアウト設計装置2
00の入力である複数の標準セルの接続情報からなるネッ
トリスト、202はレイアウト設計装置200の出力である複
数の標準セルから作成されたレイアウトブロックであ
る。
【００２８】図３は図１の標準セルを図２の半導体集積
回路のレイアウト設計装置を用いて作成された複数の標
準セルからなるレイアウトブロックの一例である。
【００２９】図３において、300はレイアウトブロッ
ク、301,302,303はそれぞれ第１セル列、第２セル列、
第３セル列、304,305はそれぞれ第１配線領域列、第２
配線領域列、306,308,310は第１層目の電源の金属配
線、307,309,311は第１層目の接地の金属配線、312は第
２層目の電源の幹線の金属配線、313は第２層目の接地
の幹線の金属配線、314〜319は第１層目の電源あるいは
接地の金属配線と第２層目の電源あるいは接地の幹線の
金属配線を接続するコンタクト、320〜334は標準セル内
のトランジスタ形成拡散領域である。
【００３０】以上ように構成された半導体集積回路のレ
イアウト設計装置について、以下図２、図３を用いてそ
の動作を説明する。
【００３１】まず、複数の標準セルの接続情報からなる
ネットリスト201を半導体集積回路のレイアウト設計装
置200に入力する。
【００３２】（ステップ１）ネットリスト201内に含ま
れる複数の標準セルを、設計制約条件203に従って配置
する。説明を簡単にするために、設計制約として複数の
標準セルからなる標準セル列が３列になるように与える
ものとする。標準セル配置手段200aにより、図３に示す
ように第１セル列301、第２セル列302、第３セル列303
が作成される。
【００３３】（ステップ２）各セル列内の標準セル内の
電源あるいは接地の電気的接続情報がすべて接続される
ように配線する。説明を簡単にするためにセル列に水平
に電源あるいは接地配線を発生するものとする。標準セ
ル内の電源・接地配線手段200bにより、図３に示すよう
に306,308,310は第１層目の電源の金属配線、307,309,3
11は第１層目の接地の金属配線を発生する。
【００３４】（ステップ３）各セル列間の電気的接続情
報がすべて接続されるように配線する。説明を簡単にす
るために、各セル列間の電源あるいは接地の電気的接続
情報のみの配線を示し、標準セル間配線手段200cを用い
て、図３に示すように第２層目の電源の幹線の金属配線
312、第２層目の接地の幹線の金属配線313を発生させ、
第１層目の電源の金属配線306,308,310と第１層目の接
地の金属配線307,309,311に対して、第１層目の電源あ
るいは接地の金属配線と第２層目の電源あるいは接地の
幹線の金属配線を接続するコンタクト314〜319を用いて
電源あるいは接地の電気的接続を行う。
【００３５】以上レイアウト設計装置200の出力として
複数の標準セルから作成されたレイアウトブロック300
を得ることができる。
【００３６】以上のように本実施例によれば、第１層目
の金属配線、第２層目の金属配線の配線領域としても使
用されない領域が、従来の半導体集積回路のレイアウト
設計装置の出力として複数の標準セルから作成されたレ
イアウトブロック内の第１層目の金属配線、第２層目の
金属配線の配線領域としても使用されない領域より小さ
くなることが可能であり、標準セルで作成されたレイア
ウトブロックの面積は、第１層目の金属配線、第２層目
の金属配線の配線領域としても使用されない領域と第１
層の金属配線と第２層の金属配線の配線領域から構成さ
れるので、結果として標準セルで作成されたレイアウト
ブロックの面積を縮小させることが可能である。
【００３７】（実施例２）図４は本発明の第２の実施例
における標準セルの一例である。
【００３８】図４において、400は標準セル、401は標準
セル内のトランジスタ形成拡散領域、402は電源の電気
的接続情報、403は接地の電気的接続情報を表す。404は
この標準セル内で消費する電流量である。
【００３９】標準セル400において、標準セルで消費す
る電流量や発生する雑音に応じて電源あるいは接地の金
属配線の幅を可変にして発生すること可能であり、必要
以上に幅広い電源あるいは接地の金属配線を発生する必
要がなくなる。
【００４０】以上のように本標準セル400によれば、標
準セル内での第１層の金属配線の占める面積を小さくす
ることが可能である。
【００４１】図５は同実施例の半導体集積回路のレイア
ウト設計装置の構成図である。図５において、500は標
準セル配置手段500a、消費する電流量に応じて異なる電
源・接地の電気的接続幅を発生させる標準セル内の電源
・接地配線手段500b、標準セル内の電源・接地配線と電
源・接地の幹線の配線とを接続する標準セル間配線手段
500cから成り、図４の標準セルを自動配置配線可能な半
導体集積回路のレイアウト設計装置である。501はレイ
アウト設計装置500の入力である複数の標準セルの接続
情報からなるネットリスト、502はレイアウト設計装置5
00の出力である複数の標準セルから作成されたレイアウ
トブロックである。
【００４２】図６は図４の標準セルを自動配置配線可能
な図５の半導体集積回路のレイアウト設計装置を用いて
作成された複数の標準セルからなるレイアウトブロック
の一例である。図６において、600はレイアウトブロッ
ク、601,602,603はそれぞれ第１セル列、第２セル列、
第３セル列、604,605はそれぞれ第１配線領域列、第２
配線領域列、606,608,610は第１層目の電源の金属配
線、607,609,611は第１層目の接地の金属配線、612は第
２層目の電源の金属配線、613は第２層目の接地の金属
配線、614〜619は第１層目の電源あるいは接地の金属配
線と第２層目の電源あるいは接地の金属配線を接続する
コンタクト、620〜634は標準セル内のトランジスタ形成
拡散領域である。
【００４３】以上ように構成された半導体集積回路のレ
イアウト設計装置について、以下図５、図６を用いてそ
の動作を説明する。
【００４４】まず、複数の標準セルの接続情報からなる
ネットリスト501を半導体集積回路のレイアウト設計装
置500に入力する。
【００４５】（ステップ１）ネットリスト501内に含ま
れる複数の標準セルを、設計制約条件503に従って配置
する。説明を簡単にするために、設計制約として複数の
標準セルからなる標準セル列が３列になるように与える
ものとする。標準セル配置手段500aにより、図６に示す
ように第１セル列601、第２セル列602、第３セル列603
が作成される。
【００４６】（ステップ２）各セル列内の標準セル内の
電源あるいは接地の電気的接続情報がすべて接続される
ように配線する。説明を簡単にするためにセル列に水平
に電源あるいは接地配線を発生するものとする。第１セ
ル列601、第２セル列602、第３セル列603の中で、セル
１３〜セル１５内のトランジスタ形成拡散領域632〜634
の面積が他のセル内のトランジスタ形成拡散領域よりは
るかに大きいため、第３セル列603で消費する電流が第
１セル列601、第２セル列602で消費する電流より多い。
電源・接地配線手段500b内の電源あるいは接地配線幅調
整手段により、第３セル列603に発生する第１層目の電
源の金属配線610、第１層目の接地の金属配線611の幅
を、エレクトロマイグレーションや雑音が発生しない程
度十分に幅広く設定、発生させる。図６に示すように標
準セル内の電源・接地配線手段500bにより、第１層目の
電源の金属配線606,608,610、第１層目の接地の金属配
線607,609,611を発生している。このとき第３セル列603
に発生する１層目の電源の金属配線610、第１層目の接
地の金属配線611の幅は、第１セル列601、第２セル列60
2に発生する１層目の電源の金属配線606,608、第１層目
の接地の金属配線607,609の幅より幅広い第１層目の金
属配線を発生している。
【００４７】（ステップ３）各セル列間の電気的接続情
報がすべて接続されるように配線する。説明を簡単にす
るために、各セル列間の電源あるいは接地の電気的接続
情報のみの配線を示す。標準セル間配線手段500cを用い
て、図６に示すように第２層目の電源の幹線の金属配線
612、第２層目の接地の幹線の金属配線613を発生させ、
第１層目の電源の金属配線606,608,610と第１層目の接
地の金属配線607,609,611に対して、第１層目の電源あ
るいは接地の金属配線と第２層目の電源あるいは接地の
幹線の金属配線を接続するコンタクト614〜619を用いて
電源あるいは接地の電気的接続を行う。以上本実施例の
半導体集積回路のレイアウト設計装置500の出力として
複数の標準セルから作成されたレイアウトブロック600
を得ることができる。
【００４８】以上のように本実施例によれば、すべての
標準セルの電源の金属配線幅と接地の金属配線幅は、エ
レクトロマイグレーションや雑音が発生しない程度十分
に幅広く設計されているわけではなく、例えば第３セル
列603で消費する電流が第１セル列601、第２セル列602
で消費する電流より多い場合、この点に着目して第３セ
ル列603に発生する１層目の電源の金属配線610、第１層
目の接地の金属配線611の幅のみを大きくするので、標
準セル内での第１層の金属配線の占める面積を必要以上
に大きくしない。結果として標準セルで作成されたレイ
アウトブロック600の面積を縮小させることが可能であ
る。
【００４９】（実施例３）図７は本発明の第３の実施例
の半導体集積回路のレイアウト設計装置の一例である。
【００５０】図７において、700は標準セルが消費する
電流に応じて標準セルを配置する標準セル配置手段700
a、消費する電流量に応じて異なる電源・接地の電気的
接続幅を発生させる標準セル内の電源・接地配線手段70
0b、標準セル内の電源・接地配線と電源・接地の幹線の
配線とを接続する標準セル間配線手段700cから成り、図
４の標準セルを自動配置配線可能な半導体集積回路のレ
イアウト設計装置である。701はレイアウト設計装置700
の入力である複数の標準セルの接続情報からなるネット
リスト、702はレイアウト設計装置700の出力である複数
の標準セルから作成されたレイアウトブロックである。
【００５１】図８は図４の標準セルを自動配置配線可能
な図７の半導体集積回路のレイアウト設計装置を用いて
作成された複数の標準セルからなるレイアウトブロック
の一例である。
【００５２】図８において、800はレイアウトブロッ
ク、801,802,803はそれぞれ第１セル列、第２セル列、
第３セル列、804,805はそれぞれ第１配線領域列、第２
配線領域列、806,808,810は第１層目の電源の金属配
線、807,809,811は第１層目の接地の金属配線、812は第
２層目の電源の金属配線、813は第２層目の接地の金属
配線、814〜819は第１層目の電源あるいは接地の金属配
線と第２層目の電源あるいは接地の金属配線を接続する
コンタクト、820〜834は標準セル内のトランジスタ形成
拡散領域である。
【００５３】以上ように構成された半導体集積回路のレ
イアウト設計装置について、以下図７、図８を用いてそ
の動作を説明する。
【００５４】まず、複数の標準セルの接続情報からなる
ネットリスト701を半導体集積回路のレイアウト設計装
置700に入力する。
【００５５】（ステップ１）ネットリスト701内に含ま
れる複数の標準セルを、設計制約条件に従って配置す
る。説明を簡単にするために、設計制約として複数の標
準セルからなる標準セル列が３列になるように与えるも
のとする。図８に示すように第１セル列801、第２セル
列802、第３セル列803が作成される。
【００５６】図４の標準セル400に備えられた標準セル
自身が消費する電流情報405に応じて消費する電流量が
多い標準セルを電源、接地の電気的接続の幹線の近傍に
配置する手段700aにより、第１セル列801では、消費す
る電流の多いセル１、セル４を第２層目の電源あるいは
接地の幹線の金属配線812,813側であるセル列の左側に
作成する。同様に第２セル列802では、セル７、第３セ
ル列803では、セル１１、セル１３、セル１４、セル１
５を第２層目の電源あるいは接地の幹線の金属配線側で
あるセル列の左側に作成する。
【００５７】（ステップ２）各セル列内の標準セル内の
電源あるいは接地の電気的接続情報がすべて接続される
ように配線する。説明を簡単にするためにセル列に水平
に電源あるいは接地配線を発生するものとする。
【００５８】図８に示すように標準セル内の電源・接地
配線手段700bにより、第１層目の電源の金属配線806,80
8,810、第１層目の接地の金属配線807,809,811を発生し
ている。第１セル列801、第２セル列802、第３セル列80
3の中で、セル１１、セル１３〜１５内のトランジスタ
形成拡散領域830〜833の面積が他のセル内のトランジス
タ形成拡散領域よりはるかに大きいため、第３セル列80
3で消費する電流が第１セル列801、第２セル列802で消
費する電流より多い。電源・接地配線手段700b内の電源
あるいは接地配線幅調整手段により、第３セル列803に
発生する第１層目の電源の金属配線810、第１層目の接
地の金属配線811の幅を、エレクトロマイグレーション
や雑音が発生しない程度十分に幅広く設定、発生させ
る。特に同じセル列内でも、（ステップ１）において各
セル列で消費する電流の多いセルを第２層目の電源ある
いは接地の幹線の金属配線812,813側であるセル列の左
側に作成しているので、各列の電源あるいは接地配線幅
は幹線に近い左側をエレクトロマイグレーションや雑音
が発生しない程度十分に幅広く設定、発生させる。
【００５９】（ステップ３）各セル列間の電気的接続情
報がすべて接続されるように配線する。説明を簡単にす
るために、各セル列間の電源あるいは接地の電気的接続
情報のみの配線を示す。標準セル間配線手段700cを用い
て、図８に示すように第２層目の電源の幹線の金属配線
812、第２層目の接地の幹線の金属配線813を発生させ、
第１層目の電源の金属配線806,808,810と第１層目の接
地の金属配線807,809,811に対して、第１層目の電源あ
るいは接地の金属配線と第２層目の電源あるいは接地の
幹線の金属配線を接続するコンタクト814〜819を用いて
電源あるいは接地の電気的接続を行う。以上本実施例の
半導体集積回路のレイアウト設計装置700の出力として
複数の標準セルから作成されたレイアウトブロック800
を得ることができる。
【００６０】以上のように本実施例によれば、すべての
標準セルの電源の金属配線幅と接地の金属配線幅は、エ
レクトロマイグレーションや雑音が発生しない程度十分
に幅広く設計されているわけではなく、特に同じセル列
内でも、各セル列で消費する電流の多いセルを第２層目
の電源あるいは接地の幹線の金属配線側であるセル列の
左側に作成しているので、各列の電源あるいは接地配線
幅は幹線に近い左側をエレクトロマイグレーションや雑
音が発生しない程度十分に幅広く設定、発生させ、標準
セル内での第１層の金属配線の占める面積を必要以上に
大きくしない。結果として標準セルで作成されたレイア
ウトブロックの面積を縮小させることが可能である。
【００６１】なお、第１〜第３の実施例において、電源
の電気的接続情報、接地の電気的接続情報を１個ずつし
か備えていない場合としたが、各々複数個備えていても
よい。また、標準セル内の複数個の電源あるいは接地の
電気的接続情報間の接続があらかじめ金属配線で行わ
れ、標準セル間の電源あるいは接地の電気的接続情報を
図２のレイアウト設計装置で実行する場合があってもよ
い。また、２層の金属配線のプロセスを想定したが、３
層以上の金属配線プロセスとしてもよい。
【００６２】また、すべての標準セルの電源の電気的接
続情報から接地の電気的接続情報までの間の領域では第
１層の金属配線と第２層の金属配線の配線禁止領域とし
たが、電源の電気的接続情報から接地の電気的接続情報
までの間の領域で第１層の金属配線と第２層の金属配線
の配線を行ってもよい。
【００６３】また、レイアウトブロックとして配線禁止
領域以外で水平方向の電気的接続を第１層の金属配線、
垂直方向の電気的接続を第２層の金属配線で行なうとし
たが、デザインルール、電気的接続ルールを満たしてい
るなら、いずれの配線層をいずれの方向に使用してもよ
い。
【００６４】また、標準セルが消費する電流情報はその
標準セル内で消費する電流量としたが、その標準セル内
で消費する電流量に比例する値であればよい。また、標
準セルのレイアウトに直接数字として書き込まれている
ように示したが、その標準セルが消費する電流情報がわ
かるような形であればどのようなものでもかまわない。
また、第２層目の電源あるいは接地の幹線の金属配線は
セル列の左側に作成するとしたが、上下左右いずれの方
向としてもよい。
【００６５】
【発明の効果】以上のように本発明の標準セルによれ
ば、標準セル方式の標準セルにおいて、標準セル内部間
の電源、接地の電気的接続情報を標準セル内に備えるこ
とにより、第１層の金属配線と第２層の金属配線の配線
禁止領域が従来の標準セルの場合より小さい面積です
み、標準セルで作成されたレイアウトブロックの面積
は、第１層目の金属配線、第２層目の金属配線の配線領
域としても使用されない領域と第１層の金属配線と第２
層の金属配線の配線領域から構成されるので、結果とし
て標準セルで作成されたレイアウトブロックの面積を小
さくすることができる。
【００６６】また本発明の標準セルは、前記セルが消費
する電流情報を備えることにより、標準セル内での第１
層の金属配線の占める面積を小さくすることが可能であ
る。
【００６７】また本発明の半導体集積回路のレイアウト
設計装置によれば、複数の標準セルを配置する標準セル
配置手段と、前記標準セル内の電源、接地の電気的接続
が接続されるように配線する第１の配線手段と、前記標
準セル間の電源、接地の電気的接続が接続されるように
配線する第２の配線手段とを備えることにより、第１層
目の金属配線、第２層目の金属配線の配線領域としても
使用されない領域が従来の半導体集積回路のレイアウト
設計装置の出力として複数の標準セルから作成されたレ
イアウトブロック内の第１層目の金属配線、第２層目の
金属配線の配線領域としても使用されない領域より小さ
くなることが可能であり、標準セルで作成されたレイア
ウトブロックの面積は、第１層目の金属配線、第２層目
の金属配線の配線領域としても使用されない領域と第１
層の金属配線と第２層の金属配線の配線領域から構成さ
れるので、結果として標準セルで作成されたレイアウト
ブロックの面積を縮小させることが可能である。
【００６８】また本発明のレイアウト設計装置の前記第
１の配線手段は、消費する電流量に応じて異なる電源、
接地の電気的接続幅を発生させることにより、すべての
標準セルの電源の金属配線幅と接地の金属配線幅は、エ
レクトロマイグレーションや雑音が発生しない程度十分
に幅広く設計されているわけではなく、消費する電流よ
り多いセル列に発生する１層目の電源の金属配線、第１
層目の接地の金属配線の幅のみを大きくするので、標準
セル内での第１層の金属配線の占める面積を必要以上に
大きくしない。結果として標準セルで作成されたレイア
ウトブロックの面積を縮小させることが可能である。
【００６９】さらに本発明のレイアウト設計装置の前記
標準セル配置手段は、消費する電流量が多い標準セルを
電源、接地の電気的接続の幹線の近傍に配置させること
により、すべての標準セルの電源の金属配線幅と接地の
金属配線幅は、エレクトロマイグレーションや雑音が発
生しない程度十分に幅広く設計されているわけではな
く、特に同じセル列内でも、各セル列で消費する電流の
多いセルを第２層目の電源あるいは接地の幹線の金属配
線側に作成しているので、各列の電源あるいは接地配線
幅は幹線に近い側をエレクトロマイグレーションや雑音
が発生しない程度十分に幅広く設定、発生させ、標準セ
ル内での第１層の金属配線の占める面積を必要以上に大
きくしない。結果として標準セルで作成されたレイアウ
トブロックの面積を縮小させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例における標準セルの構成
図
【図２】同実施例における半導体集積回路のレイアウト
設計装置の構成図
【図３】同実施例における複数の標準セルからなるレイ
アウトブロックの配置図
【図４】本発明の第２の実施例における標準セルの構成
図
【図５】同実施例における半導体集積回路のレイアウト
設計装置の構成図
【図６】同実施例における複数の標準セルからなるレイ
アウトブロックの配置図
【図７】本発明の第３の実施例における半導体集積回路
のレイアウト設計装置の構成図
【図８】同実施例における複数の標準セルからなるレイ
アウトブロックの配置図
【図９】従来における標準セルの構成図
【図１０】従来における半導体集積回路のレイアウト設
計装置の構成図
【図１１】従来における複数の標準セルからなるレイア
ウトブロックの配置図
【符号の説明】
１００,４００ 標準セル １０２,４０２ 電源の電気的接続情報 １０３,４０３ 接地の電気的接続情報 ２００,５００,７００ 半導体集積回路のレイアウト設
計装置 ３０１,６０１,８０１ 第１セル列 ３０２,６０２,８０２ 第２セル列 ３０３,６０３,８０３ 第３セル列 ３０４,６０４,８０４ 第１配線領域列 ３０５,６０５,８０５ 第２配線領域列 ３１２,６１２,８１２ 第２層目の電源の幹線の金属配
線 ３１３,６１３,８１３ 第２層目の接地の幹線の金属配
線 ４０４ 標準セル内で消費する電流量
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ Ｌ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】標準セル方式の標準セルにおいて、標準セ
    ル内部間の電源、接地の電気的接続情報を標準セル内に
    備えた標準セル。
  2. 【請求項２】前記セルが消費する電流情報を備えた請求
    項１記載の標準セル。
  3. 【請求項３】複数の標準セルを配置する標準セル配置手
    段と、 前記標準セル内の電源、接地の電気的接続が接続される
    ように配線する第１の配線手段と、 前記標準セル間の電源、接地の電気的接続が接続される
    ように配線する第２の配線手段とを備えたことを特徴と
    する半導体集積回路のレイアウト設計装置。
  4. 【請求項４】前記第１の配線手段は、消費する電流量に
    応じて異なる電源、接地の電気的接続幅を発生すること
    を特徴とする請求項３記載の半導体集積回路のレイアウ
    ト設計装置。
  5. 【請求項５】前記標準セル配置手段は、消費する電流量
    が多い標準セルを電源、接地の電気的接続の幹線の近傍
    に配置することを特徴とする請求項３叉は４記載の半導
    体集積回路のレイアウト設計装置。
JP6281957A 1994-11-16 1994-11-16 標準セルと半導体集積回路のレイアウト設計装置 Pending JPH08147341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6281957A JPH08147341A (ja) 1994-11-16 1994-11-16 標準セルと半導体集積回路のレイアウト設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6281957A JPH08147341A (ja) 1994-11-16 1994-11-16 標準セルと半導体集積回路のレイアウト設計装置

Publications (1)

Publication Number Publication Date
JPH08147341A true JPH08147341A (ja) 1996-06-07

Family

ID=17646267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6281957A Pending JPH08147341A (ja) 1994-11-16 1994-11-16 標準セルと半導体集積回路のレイアウト設計装置

Country Status (1)

Country Link
JP (1) JPH08147341A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336207B2 (en) 1997-05-27 2002-01-01 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit
US6367061B1 (en) 1996-09-11 2002-04-02 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and manufacturing method therefor, semiconductor macro cell and automatic layout method therefor, and mask processing method
WO2006103897A1 (ja) * 2005-03-09 2006-10-05 Matsushita Electric Industrial Co., Ltd. 半導体装置
WO2010036582A1 (en) * 2008-09-23 2010-04-01 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6367061B1 (en) 1996-09-11 2002-04-02 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and manufacturing method therefor, semiconductor macro cell and automatic layout method therefor, and mask processing method
US6336207B2 (en) 1997-05-27 2002-01-01 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit
WO2006103897A1 (ja) * 2005-03-09 2006-10-05 Matsushita Electric Industrial Co., Ltd. 半導体装置
WO2010036582A1 (en) * 2008-09-23 2010-04-01 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply
US8161446B2 (en) 2008-09-23 2012-04-17 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply

Similar Documents

Publication Publication Date Title
EP0306620B1 (en) Bus structure for integrated circuit chip
JP2668981B2 (ja) 半導体集積回路
EP0074825B1 (en) Manufacture of integrated circuits by masterslice methods
US5388055A (en) Semiconductor integrated circuit having polycell structure and method of designing the same
US7257779B2 (en) Sea-of-cells array of transistors
US20040005738A1 (en) Sea-of-cells array of transistors
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
JPH08147341A (ja) 標準セルと半導体集積回路のレイアウト設計装置
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
EP0021661B1 (en) Semiconductor master-slice device
JPS61193467A (ja) 半導体集積回路装置
JP3349989B2 (ja) 半導体集積回路装置及びそのレイアウト方法及び装置
JP3637125B2 (ja) 半導体集積回路装置
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JP2751742B2 (ja) 自動レイアウト用セル
JPH0729978A (ja) 半導体集積回路
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JPH0823029A (ja) 半導体集積回路装置及びその設計方法
JPH10284609A (ja) 複数電源対応自動配置配線用セル
JPH07176617A (ja) 半導体集積回路装置及びその設計方法
JPH11260925A (ja) 半導体集積回路装置およびその自動配置配線方法
JP2707705B2 (ja) マスタースライス方式の半導体集積装置
JPS59132144A (ja) 半導体集積回路装置の製造方法
CN101470762A (zh) 电源绕线的规划方法及电源绕线架构
JPH01241146A (ja) 半導体集積回路装置及びその製造方法