JPH08124935A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH08124935A JPH08124935A JP25392694A JP25392694A JPH08124935A JP H08124935 A JPH08124935 A JP H08124935A JP 25392694 A JP25392694 A JP 25392694A JP 25392694 A JP25392694 A JP 25392694A JP H08124935 A JPH08124935 A JP H08124935A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- conductivity type
- collector
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】高耐圧型トランジスタの上層電極の電界の影響
による耐圧の低下を防止した高耐圧型のトランジスタを
得る。 【構成】ベース領域25、エミッタ領域26、コレクタ
コンタクト領域27を拡散で形成する。層間絶縁膜31
を介してコレクタコンタクト領域27の上を上層の配線
32a、32bが横断する。1層目の電極配線により、
上層の配線32a、32bの下部に拡張電極33を配置
し、拡張電極33にはコレクタと同電位を与える。
による耐圧の低下を防止した高耐圧型のトランジスタを
得る。 【構成】ベース領域25、エミッタ領域26、コレクタ
コンタクト領域27を拡散で形成する。層間絶縁膜31
を介してコレクタコンタクト領域27の上を上層の配線
32a、32bが横断する。1層目の電極配線により、
上層の配線32a、32bの下部に拡張電極33を配置
し、拡張電極33にはコレクタと同電位を与える。
Description
【0001】
【産業上の利用分野】本発明は、バイポーラ型ICに組
み込まれる、特に高耐圧型のNPNトランジスタの耐圧
改善に関する。
み込まれる、特に高耐圧型のNPNトランジスタの耐圧
改善に関する。
【0002】
【従来の技術】図7は、バイポーラ型ICに組み込まれ
るNPN型のトランジスタを示す平面図、図8は図7の
AA線断面図である。バイポーラ型ICは、はP型半導
体基板1の上に形成したN型のエピタキシャル層をP+
分離領域2で接合分離して多数の島領域3を形成し、各
島領域3に個々の回路素子を形成したものである。4は
N+型の埋め込み層を示す。
るNPN型のトランジスタを示す平面図、図8は図7の
AA線断面図である。バイポーラ型ICは、はP型半導
体基板1の上に形成したN型のエピタキシャル層をP+
分離領域2で接合分離して多数の島領域3を形成し、各
島領域3に個々の回路素子を形成したものである。4は
N+型の埋め込み層を示す。
【0003】NPNトランジスタは、島領域3の表面に
P型のベース領域5を形成し、該ベース領域の表面にN
+型のエミッタ領域6を形成し、島領域3をコレクタと
して構成される。7はN+型のコレクタコンタクト領域
である。エピタキシャル層の表面はシリコン酸化膜8で
被覆され、該シリコン酸化膜8を開口したコンタクトホ
ール9を通してアルミ電極が各拡散領域にコンタクトす
る。
P型のベース領域5を形成し、該ベース領域の表面にN
+型のエミッタ領域6を形成し、島領域3をコレクタと
して構成される。7はN+型のコレクタコンタクト領域
である。エピタキシャル層の表面はシリコン酸化膜8で
被覆され、該シリコン酸化膜8を開口したコンタクトホ
ール9を通してアルミ電極が各拡散領域にコンタクトす
る。
【0004】この例では、NPNトランジスタを高耐圧
型とする為にいくつかの手段を施してある。そのひとつ
が1層目のアルミ電極によりベース・コレクタ接合の表
面をリング状に覆うベース電極10aの形状である。こ
のベース電極10aはコレクタ側に延在しており、ベー
ス・コレクタ接合に生じる空乏層がエピタキシャル層表
面でベース領域5側に屈曲して電界集中を起こすことを
防止する役目を果たす。
型とする為にいくつかの手段を施してある。そのひとつ
が1層目のアルミ電極によりベース・コレクタ接合の表
面をリング状に覆うベース電極10aの形状である。こ
のベース電極10aはコレクタ側に延在しており、ベー
ス・コレクタ接合に生じる空乏層がエピタキシャル層表
面でベース領域5側に屈曲して電界集中を起こすことを
防止する役目を果たす。
【0005】ベース電極10aをこのようなリング状に
形成したため、一層目の電極の上に層間絶縁膜11を形
成し、2層目のアルミ電極から成るベース電極12a、
エミッタ電極12bで他の回路素子との電気接続を行っ
ている。コレクタ電極10cは特に支障がない限り1層
目電極で形成する。もう一つがベース領域5の周囲を取
り囲むコレクタコンタクト領域7である。リング状に囲
むことによって、島領域3表面にP型反転層が生じた場
合のベース・分離領域2間の耐圧低下を防止する、いわ
ゆるチャンネルストッパとしての役割を持たせてある。
形成したため、一層目の電極の上に層間絶縁膜11を形
成し、2層目のアルミ電極から成るベース電極12a、
エミッタ電極12bで他の回路素子との電気接続を行っ
ている。コレクタ電極10cは特に支障がない限り1層
目電極で形成する。もう一つがベース領域5の周囲を取
り囲むコレクタコンタクト領域7である。リング状に囲
むことによって、島領域3表面にP型反転層が生じた場
合のベース・分離領域2間の耐圧低下を防止する、いわ
ゆるチャンネルストッパとしての役割を持たせてある。
【0006】
【発明が解決しようとする課題】NPNトランジスタ
は、回路的にエミッタ接地で使用される場合が殆どであ
る。そのため、例えばこのトランジスタに200Vの電
圧を印可したとすると、2層目のエミッタ電極10cか
ら島領域2の表面に対して200Vに相当する電界が加
わることになる。
は、回路的にエミッタ接地で使用される場合が殆どであ
る。そのため、例えばこのトランジスタに200Vの電
圧を印可したとすると、2層目のエミッタ電極10cか
ら島領域2の表面に対して200Vに相当する電界が加
わることになる。
【0007】図9を参照して、NPNトランジスタは動
作状態においてベース・コレクタ接合が逆バイアスされ
るから、ベース・コレクタ接合に生じた空乏層11が前
記エミッタ電極12bの電界によりエミッタ電極12b
の下部で伸長され(図示符号12)、高濃度拡散層であ
るコレクタコンタクト領域7の端部で停止する。同様に
コレクタコンタクト領域7と分離領域2との間の島領域
3表面にも空乏層11が形成される。
作状態においてベース・コレクタ接合が逆バイアスされ
るから、ベース・コレクタ接合に生じた空乏層11が前
記エミッタ電極12bの電界によりエミッタ電極12b
の下部で伸長され(図示符号12)、高濃度拡散層であ
るコレクタコンタクト領域7の端部で停止する。同様に
コレクタコンタクト領域7と分離領域2との間の島領域
3表面にも空乏層11が形成される。
【0008】図10はコレクタコンタクト領域7端部で
の電界の分布状態を示す図である。同図を参照して、濃
度的にコレクタコンタクト領域7より外側には空乏層1
2が広がらないので、電界の分布はコレクタコンタクト
領域7の端部で集中することになる。そのためコレクタ
コンタクト領域7の端部で電界集中を起こしてしまい、
例えば電極を配置していない状態で耐圧(VCBO)20
0Vのものでも、エミッタ電極10cを延在させたこと
によって100V近くにまで低下してしまうという欠点
があった。
の電界の分布状態を示す図である。同図を参照して、濃
度的にコレクタコンタクト領域7より外側には空乏層1
2が広がらないので、電界の分布はコレクタコンタクト
領域7の端部で集中することになる。そのためコレクタ
コンタクト領域7の端部で電界集中を起こしてしまい、
例えば電極を配置していない状態で耐圧(VCBO)20
0Vのものでも、エミッタ電極10cを延在させたこと
によって100V近くにまで低下してしまうという欠点
があった。
【0009】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、表面上を低い電位が与えられる
電極が延在し、島領域表面に空乏層の広がりを抑制する
ような高濃度不純物拡散層を具備する場合に、該高濃度
層に電気的に接続され、前記低電位電極とは層間絶縁さ
れ、絶縁膜上に空乏層が広がってくる方向に拡張された
拡張電極を具備することにより、耐圧の低下がない半導
体集積回路装置を提供するものである。
に鑑みなされたもので、表面上を低い電位が与えられる
電極が延在し、島領域表面に空乏層の広がりを抑制する
ような高濃度不純物拡散層を具備する場合に、該高濃度
層に電気的に接続され、前記低電位電極とは層間絶縁さ
れ、絶縁膜上に空乏層が広がってくる方向に拡張された
拡張電極を具備することにより、耐圧の低下がない半導
体集積回路装置を提供するものである。
【0010】
【作用】本発明によれば、拡張電極がN+型の拡散層よ
りベース側に突出し拡張電極にコレクタと同電位が与え
られるので、拡張電極の下部の島領域表面には上層配線
の電界の影響がない。よって上層配線の影響により伸長
された空乏層はN+型の拡散層まで達しない。
りベース側に突出し拡張電極にコレクタと同電位が与え
られるので、拡張電極の下部の島領域表面には上層配線
の電界の影響がない。よって上層配線の影響により伸長
された空乏層はN+型の拡散層まで達しない。
【0011】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1はNPNトランジスタを示す平
面図、図2は図1のBB線断面図である。これらの図に
おいて、P型のシリコン半導体基板21の上に気相成長
法によりN型のエピタキシャル層を形成し、該エピタキ
シャル層の表面から基板21まで達するP+型の分離領
域22を拡散することで複数の島領域23を形成する。
島領域23底部の基板21表面にはN+型の埋め込み層
24を形成する。
ら詳細に説明する。図1はNPNトランジスタを示す平
面図、図2は図1のBB線断面図である。これらの図に
おいて、P型のシリコン半導体基板21の上に気相成長
法によりN型のエピタキシャル層を形成し、該エピタキ
シャル層の表面から基板21まで達するP+型の分離領
域22を拡散することで複数の島領域23を形成する。
島領域23底部の基板21表面にはN+型の埋め込み層
24を形成する。
【0012】島領域23表面にP型不純物を選択拡散す
ることによりP型のベース領域25を形成し、続いてN
型不純物を選択拡散することによりベース領域25の表
面にN+型のエミッタ領域26を、島領域23の表面に
はN+型のコレクタコンタクト領域27を形成する。島
領域23をコレクタとする。島領域の表面はシリコン酸
化膜28で被覆され、酸化膜28を開口したコンタクト
ホール29を介して各拡散領域に1層目アルミ配線によ
る電極がオーミックコンタクトする。1層目アルミ電極
によるベース電極30aはベース領域25の表面にオー
ミックコンタクトすると共に、ベース・コレクタ接合の
上を覆うようにリング状に形成している。30bは1層
目のエミッタ電極、30cは1層目のコレクタ電極であ
る。
ることによりP型のベース領域25を形成し、続いてN
型不純物を選択拡散することによりベース領域25の表
面にN+型のエミッタ領域26を、島領域23の表面に
はN+型のコレクタコンタクト領域27を形成する。島
領域23をコレクタとする。島領域の表面はシリコン酸
化膜28で被覆され、酸化膜28を開口したコンタクト
ホール29を介して各拡散領域に1層目アルミ配線によ
る電極がオーミックコンタクトする。1層目アルミ電極
によるベース電極30aはベース領域25の表面にオー
ミックコンタクトすると共に、ベース・コレクタ接合の
上を覆うようにリング状に形成している。30bは1層
目のエミッタ電極、30cは1層目のコレクタ電極であ
る。
【0013】1層目アルミ電極の上は層間絶縁膜31で
被覆され、層間絶縁膜31を開口したスルーホールを介
して2層目のアルミ電極がコンタクトする。2層目のア
ルミ電極によるエミッタ電極32bはエミッタ電極30
bとコンタクトして層間絶縁膜31の上を延在する。同
様に2層目のアルミ電極によるベース電極32aはベー
ス電極30aとコンタクトして層間絶縁膜31の上を延
在する。
被覆され、層間絶縁膜31を開口したスルーホールを介
して2層目のアルミ電極がコンタクトする。2層目のア
ルミ電極によるエミッタ電極32bはエミッタ電極30
bとコンタクトして層間絶縁膜31の上を延在する。同
様に2層目のアルミ電極によるベース電極32aはベー
ス電極30aとコンタクトして層間絶縁膜31の上を延
在する。
【0014】コレクタコンタクト領域27はベース領域
25の周囲をリング状に囲む。その一部にコレクタ電極
30cがコンタクトする。そして、2層目のエミッタ電
極32bが横断する部分に、1層目電極配線によって拡
張電極33を形成する。拡張電極33はシリコン酸化膜
28のコンタクトホール29を介してコレクタコンタク
ト領域27にコンタクトし、シリコン酸化膜27の上を
ベース領域25に向かって拡張されている。拡張された
端部は、少なくともN+コレクタコンタクト領域27の
端よりベース領域25に接近している。反対側の端も同
様に、分離領域22に向かって少なくともコレクタコン
タクト領域27の端より拡張されている。
25の周囲をリング状に囲む。その一部にコレクタ電極
30cがコンタクトする。そして、2層目のエミッタ電
極32bが横断する部分に、1層目電極配線によって拡
張電極33を形成する。拡張電極33はシリコン酸化膜
28のコンタクトホール29を介してコレクタコンタク
ト領域27にコンタクトし、シリコン酸化膜27の上を
ベース領域25に向かって拡張されている。拡張された
端部は、少なくともN+コレクタコンタクト領域27の
端よりベース領域25に接近している。反対側の端も同
様に、分離領域22に向かって少なくともコレクタコン
タクト領域27の端より拡張されている。
【0015】上記NPNトランジスタには、その動作時
において、エミッタに接地電位(GND)又はその近傍
の電位が、コレクタに電源電位(VCC)又はその近傍
の電位が印加される。かかる構成によれば、ベースとエ
ミッタ電極32a、32bの下に拡張電極33を配置
し、拡張電極33にはコレクタと同電位を与えるので、
拡張電極33の下部の島領域23表面にはコレクタと同
電位の電界が与えられることになり、2層目のベースと
エミッタ電極32a、32bの電界は緩和されることに
なる。
において、エミッタに接地電位(GND)又はその近傍
の電位が、コレクタに電源電位(VCC)又はその近傍
の電位が印加される。かかる構成によれば、ベースとエ
ミッタ電極32a、32bの下に拡張電極33を配置
し、拡張電極33にはコレクタと同電位を与えるので、
拡張電極33の下部の島領域23表面にはコレクタと同
電位の電界が与えられることになり、2層目のベースと
エミッタ電極32a、32bの電界は緩和されることに
なる。
【0016】図3はエミッタ電極32bの下部を拡大し
た断面図である。トランジスタの動作状態においてベー
スエミッタ接合に形成された空乏層は2層目のエミッタ
電極32bの影響により島領域23の表面に伸長される
(符号12)が、前述したとおり拡張電極33の下部に
はコレクタと同電位の電界が与えられ、エミッタ電極3
2bの電界の影響が無くなるので、前記空乏層12の伸
長は拡張電極33の端部で止まる。但し、従来のように
高濃度拡散層の存在により伸長が停止するのとは異な
り、電界の強さが変わることにより空乏層12の伸びが
止まるので、電界集中の度合いは極めて小さい。従っ
て、伸長された空乏層12による耐圧(VCBO)の低
下がない。
た断面図である。トランジスタの動作状態においてベー
スエミッタ接合に形成された空乏層は2層目のエミッタ
電極32bの影響により島領域23の表面に伸長される
(符号12)が、前述したとおり拡張電極33の下部に
はコレクタと同電位の電界が与えられ、エミッタ電極3
2bの電界の影響が無くなるので、前記空乏層12の伸
長は拡張電極33の端部で止まる。但し、従来のように
高濃度拡散層の存在により伸長が停止するのとは異な
り、電界の強さが変わることにより空乏層12の伸びが
止まるので、電界集中の度合いは極めて小さい。従っ
て、伸長された空乏層12による耐圧(VCBO)の低
下がない。
【0017】図4は本発明の第2の実施例を示す平面図
である。図1の構成において、コレクタ電極30cをコ
レクタコンタクト領域27に沿うようにリング状に形成
している。よってコレクタ電極30cと拡張電極とが一
体化する。コレクタコンタクト領域27の全長に渡って
コンタクトさせるか一部でコンタクトさせるかは任意で
ある。ICでは多数の素子を接続する電極配線が縦横に
延在するので、トランジスタの上部を横断する電極配線
はベース、エミッタ電極32a、32bに限られるもの
ではない。本実施例では、空乏層12の伸長を停止する
コレクタコンタクト領域の全てに拡張電極33を形成し
たので、トランジスタ上のどこに配線を配置しても良
い。
である。図1の構成において、コレクタ電極30cをコ
レクタコンタクト領域27に沿うようにリング状に形成
している。よってコレクタ電極30cと拡張電極とが一
体化する。コレクタコンタクト領域27の全長に渡って
コンタクトさせるか一部でコンタクトさせるかは任意で
ある。ICでは多数の素子を接続する電極配線が縦横に
延在するので、トランジスタの上部を横断する電極配線
はベース、エミッタ電極32a、32bに限られるもの
ではない。本実施例では、空乏層12の伸長を停止する
コレクタコンタクト領域の全てに拡張電極33を形成し
たので、トランジスタ上のどこに配線を配置しても良
い。
【0018】図5は本発明の第3の実施例を示す平面図
である。コレクタコンタクト領域27にチャンネルスト
ッパとしての機能を持たせない場合である。また、ベー
ス電極32aとエミッタ電極32b以外の低電位の電極
34がトランジスタ上を横断する場合を示している。コ
レクタコンタクト領域27の全体を覆うようにして拡張
電極33をコレクタ電極30cと一体化させて形成して
いる。トランジスタの上部を横断する電極34の配置に
よって拡張電極33を形成するので、図1の構成よりは
パターンサイズを小さくできる。
である。コレクタコンタクト領域27にチャンネルスト
ッパとしての機能を持たせない場合である。また、ベー
ス電極32aとエミッタ電極32b以外の低電位の電極
34がトランジスタ上を横断する場合を示している。コ
レクタコンタクト領域27の全体を覆うようにして拡張
電極33をコレクタ電極30cと一体化させて形成して
いる。トランジスタの上部を横断する電極34の配置に
よって拡張電極33を形成するので、図1の構成よりは
パターンサイズを小さくできる。
【0019】
【発明の効果】以上に説明した通り、本発明によれば上
部配線電界の影響によって伸長された空乏層12を拡張
電極33の電界によりコレクタコンタクト領域27まで
達しないように形成したので、トランジスタの耐圧(V
CBO)の低下を防止できるという効果を有する。ま
た、トランジスタの上部の任意の位置に上層の配線を配
置できるので、レイアウトの自由度が増すという効果を
も有する。
部配線電界の影響によって伸長された空乏層12を拡張
電極33の電界によりコレクタコンタクト領域27まで
達しないように形成したので、トランジスタの耐圧(V
CBO)の低下を防止できるという効果を有する。ま
た、トランジスタの上部の任意の位置に上層の配線を配
置できるので、レイアウトの自由度が増すという効果を
も有する。
【図1】本発明を説明するための平面図である。
【図2】図1のBB線断面図である。
【図3】図2の拡大断面図である。
【図4】本発明の第2の実施例を説明するための平面図
である。
である。
【図5】本発明の第3の実施例を説明するための平面図
である。
である。
【図6】図5のCC線断面図である。
【図7】従来例を説明するための断面図である。
【図8】図7のAA線断面図である。
【図9】従来例を説明するための拡大断面図である。
【図10】従来例を説明するための拡大断面図である。
Claims (5)
- 【請求項1】 一導電型の半導体基板と、該基板の上に
形成した逆導電型のエピタキシャル層と、該エピタキシ
ャル層を分離して多数の島領域を形成する一導電型の分
離領域と、前記島領域の表面に形成した前記島領域との
間で空乏層を形成する一導電型の拡散領域と、前記島領
域の表面に前記一導電型拡散領域とは離して形成した逆
導電型の高濃度拡散領域と、前記高濃度拡散領域の上を
横断し前記島領域に与えられる電位より低い電位が与え
られる電極配線とを具備する半導体集積回路装置におい
て、 前記電極配線の下部に、前記高濃度拡散領域の表面にオ
ーミックコンタクトし、絶縁膜上を延在して前記一導電
型拡散領域に向かって拡張され且つ前記電極配線とは層
間絶縁された拡張電極を具備することを特徴とする半導
体集積回路装置。 - 【請求項2】 一導電型の半導体基板と、該基板の上に
形成した逆導電型のエピタキシャル層と、該エピタキシ
ャル層を分離して多数の島領域を形成する一導電型の分
離領域と、前記島領域をコレクタとし前記島領域の表面
に形成した一導電型のベース領域と、該ベース領域の表
面に形成した逆導電型のエミッタ領域と、前記島領域の
表面に前記ベース領域とは離して形成した逆導電型のコ
ンタクト領域と、前記コンタクト領域の上を横断し前記
コレクタに与えられる電位より低い電位が与えられる電
極配線とを具備する半導体集積回路装置において、 前記電極配線の下部に、前記コンタクト領域の表面にオ
ーミックコンタクトし、絶縁膜上を延在して前記ベース
領域に向かって拡張され且つ前記電極配線とは層間絶縁
された拡張電極を具備することを特徴とする半導体集積
回路装置。 - 【請求項3】前記拡張電極がコレクタ電極を兼ねること
を特徴とする請求項2記載の半導体集積回路装置。 - 【請求項4】前記コレクタコンタクト領域が前記ベース
領域の全周を囲み前記拡張電極が前記コレクタコンタク
ト領域に沿って前記ベース領域を囲むことを特徴とする
請求項3記載の半導体集積回路装置。 - 【請求項5】前記拡張電極が単独で独立していることを
特徴とする請求項2記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25392694A JPH08124935A (ja) | 1994-10-19 | 1994-10-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25392694A JPH08124935A (ja) | 1994-10-19 | 1994-10-19 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08124935A true JPH08124935A (ja) | 1996-05-17 |
Family
ID=17257952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25392694A Pending JPH08124935A (ja) | 1994-10-19 | 1994-10-19 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08124935A (ja) |
-
1994
- 1994-10-19 JP JP25392694A patent/JPH08124935A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
US5327006A (en) | Thin, dielectrically isolated island resident transistor structure having low collector resistance | |
US5889310A (en) | Semiconductor device with high breakdown voltage island region | |
US20010040266A1 (en) | Integrated circuit with highly efficient junction insulation | |
CN107316900B (zh) | 双载流子接面晶体管布局结构 | |
JP2954854B2 (ja) | 集積回路チップ | |
JP3302275B2 (ja) | 半導体デバイス | |
US5874767A (en) | Semiconductor device including a lateral power device | |
US3755722A (en) | Resistor isolation for double mesa transistors | |
JP2002203956A (ja) | 半導体装置 | |
JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
JPH08124935A (ja) | 半導体集積回路装置 | |
US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
JP3217484B2 (ja) | 高耐圧半導体装置 | |
JPH055373B2 (ja) | ||
JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
US5777376A (en) | Pnp-type bipolar transistor | |
JPH07115126A (ja) | 半導体集積回路装置 | |
JP2000260891A (ja) | 半導体装置 | |
JPH04262569A (ja) | 半導体装置 | |
JPS6364058B2 (ja) | ||
JPH0474478A (ja) | ダイオード | |
JPH06216401A (ja) | 半導体集積回路装置 | |
JPH04275432A (ja) | 半導体装置 | |
JPH05283418A (ja) | バイポーラ集積回路装置 |