JPH04262569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04262569A JPH04262569A JP3042804A JP4280491A JPH04262569A JP H04262569 A JPH04262569 A JP H04262569A JP 3042804 A JP3042804 A JP 3042804A JP 4280491 A JP4280491 A JP 4280491A JP H04262569 A JPH04262569 A JP H04262569A
- Authority
- JP
- Japan
- Prior art keywords
- type
- lateral
- pnptr
- collector
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関するも
ので、特にバイポーラ半導体装置の改良に関する。
ので、特にバイポーラ半導体装置の改良に関する。
【0002】
【従来の技術】従来、同一基板にアイソレーションで区
切られたnpnトランジスタ、ラテラルpnpトランジ
スタおよび基板コレクタpnpトランジスタを形成する
半導体装置として、図4に示した構造のものが多用され
ている。
切られたnpnトランジスタ、ラテラルpnpトランジ
スタおよび基板コレクタpnpトランジスタを形成する
半導体装置として、図4に示した構造のものが多用され
ている。
【0003】図4において、Aはnpnトランジスタ領
域、Bはラテラルpnpトランジスタ領域、Cは基板コ
レクタpnpトランジスタ領域であり、1はp型基板、
2はn型埋込層、3はp型アイソレーション、4はn型
エピタキシャル層、6は深い高濃度n型層、7aはp型
ベース、7bはp型エミッタ、7cはp型コレクタ、8
aはn型コレクタコンタクト部、8bはn型エミッタ部
、8cはn型ベースコンタクト部である。
域、Bはラテラルpnpトランジスタ領域、Cは基板コ
レクタpnpトランジスタ領域であり、1はp型基板、
2はn型埋込層、3はp型アイソレーション、4はn型
エピタキシャル層、6は深い高濃度n型層、7aはp型
ベース、7bはp型エミッタ、7cはp型コレクタ、8
aはn型コレクタコンタクト部、8bはn型エミッタ部
、8cはn型ベースコンタクト部である。
【0004】
【発明が解決しようとする課題】上記構成の半導体装置
にあっては、ラテラルpnpトランジスタ(以後、トラ
ンジスタをTrと略記する)や基板コレクタpnpTr
の特性は、npnTrの特性から決められたエピタキシ
ャル層の比抵抗によって左右される。通常、エピタキシ
ャル層の比抵抗は高くせざるを得ないため、ラテラルp
npTr、基板コレクタpnpTrの正常な特性を得る
ためには、必要なベース幅を確保しなければならない。 そのため、ラテラルpnpTrのベース幅は、マスク設
計の段階で、ある程度広くせざるを得ず、結果として、
ラテラルpnpTrのセルサイズは大きくなる。
にあっては、ラテラルpnpトランジスタ(以後、トラ
ンジスタをTrと略記する)や基板コレクタpnpTr
の特性は、npnTrの特性から決められたエピタキシ
ャル層の比抵抗によって左右される。通常、エピタキシ
ャル層の比抵抗は高くせざるを得ないため、ラテラルp
npTr、基板コレクタpnpTrの正常な特性を得る
ためには、必要なベース幅を確保しなければならない。 そのため、ラテラルpnpTrのベース幅は、マスク設
計の段階で、ある程度広くせざるを得ず、結果として、
ラテラルpnpTrのセルサイズは大きくなる。
【0005】また、基板コレクタpnpTrを正常に動
作させるため、必要なエピタキシャル層が確保されなけ
ればならない。よって素子分離のためのp型層(アイソ
レーション)の横広がりや、その形成にかかわる熱処理
時間の増加などで、設計ルールを大きくとらざるを得ず
、集積度に制限を与えている。また、上記の従来構造で
は、ラテラルpnpTrも基板コレクタpnpTrも、
低濃度の均一ベースであるため、アーリー電圧が低く、
特にラテラルpnpTrのfTはnpnTrの2桁程度
低い値にしかならないという問題がある。
作させるため、必要なエピタキシャル層が確保されなけ
ればならない。よって素子分離のためのp型層(アイソ
レーション)の横広がりや、その形成にかかわる熱処理
時間の増加などで、設計ルールを大きくとらざるを得ず
、集積度に制限を与えている。また、上記の従来構造で
は、ラテラルpnpTrも基板コレクタpnpTrも、
低濃度の均一ベースであるため、アーリー電圧が低く、
特にラテラルpnpTrのfTはnpnTrの2桁程度
低い値にしかならないという問題がある。
【0006】
【発明の目的】本発明の目的は、npnTrの特性をほ
とんど落とすことなく、同時に作り込まれるラテラルp
npTrと基板コレクタpnpTrの電気特性を向上さ
せ、併せて集積度を向上させることを可能にする半導体
装置を得ることにある。
とんど落とすことなく、同時に作り込まれるラテラルp
npTrと基板コレクタpnpTrの電気特性を向上さ
せ、併せて集積度を向上させることを可能にする半導体
装置を得ることにある。
【0007】
【課題を解決するための手段】本発明は、同一基板にア
イソレーションで区切られたnpnTr、ラテラルpn
pTrおよび基板コレクタpnpTrが形成された半導
体装置において、ラテラルpnpTrのp型エミッタ領
域がn型ウエル領域内に形成されるとともに基板コレク
タpnpTrのp型エミッタ領域がn型ウエル領域内に
形成されていることを要旨とする。
イソレーションで区切られたnpnTr、ラテラルpn
pTrおよび基板コレクタpnpTrが形成された半導
体装置において、ラテラルpnpTrのp型エミッタ領
域がn型ウエル領域内に形成されるとともに基板コレク
タpnpTrのp型エミッタ領域がn型ウエル領域内に
形成されていることを要旨とする。
【0008】
【作用】上記構成の半導体装置においては、n型ウエル
領域は、ラテラルpnpTrと基板コレクタpnpTr
のベース領域にエミッタから注入されたキャリアにとっ
てコレクタに向かう方向に加速電界となるように働く。 そのため、npnTrの電気特性を低下させることなく
、ラテラルpnpTrと基板コレクタpnpTrの電気
特性を向上させることが可能となる。
領域は、ラテラルpnpTrと基板コレクタpnpTr
のベース領域にエミッタから注入されたキャリアにとっ
てコレクタに向かう方向に加速電界となるように働く。 そのため、npnTrの電気特性を低下させることなく
、ラテラルpnpTrと基板コレクタpnpTrの電気
特性を向上させることが可能となる。
【0009】
【実施例】図1および図2は、本発明の一実施例を示す
もので、図4と同一または類似する部分に同じ符号が付
されている。
もので、図4と同一または類似する部分に同じ符号が付
されている。
【0010】同図において、AはnpnTr領域、Bは
ラテラルpnpTr領域、Cは基板コレクタpnpTr
領域であり、ラテラルpnpTr領域Bおよび基板コレ
クタpnpTr領域Cにおいては、n型ベース領域8c
およびp型エミッタ領域7bがそれぞれn型ウエル領域
nw内に形成されている。
ラテラルpnpTr領域、Cは基板コレクタpnpTr
領域であり、ラテラルpnpTr領域Bおよび基板コレ
クタpnpTr領域Cにおいては、n型ベース領域8c
およびp型エミッタ領域7bがそれぞれn型ウエル領域
nw内に形成されている。
【0011】すなわち、本発明の特徴点は、ラテラルp
npTrと基板コレクタpnpTrのn型ベース領域に
エミッタから注入されたキャリアにとってコレクタに向
かう方向に加速電界となるようなn型ウエル層nwを形
成することにある。このn型ウエル層nwは、図1に示
すように、npnTrのコレクタコンタクト部8aの直
下の深いn型層と同時に形成することができる。
npTrと基板コレクタpnpTrのn型ベース領域に
エミッタから注入されたキャリアにとってコレクタに向
かう方向に加速電界となるようなn型ウエル層nwを形
成することにある。このn型ウエル層nwは、図1に示
すように、npnTrのコレクタコンタクト部8aの直
下の深いn型層と同時に形成することができる。
【0012】図3のグラフは、上記ラテラルpnpTr
と基板コレクタpnpTrの活性ベース領域の電流の流
れ方向の不純物濃度プロフィルを示したものである。こ
のグラフに示すように、ラテラルpnpTrにおいては
、エミッタ7bからコレクタ7cに向かう方向に、nw
不純物の濃度勾配ができ、また基板コレクタpnpTr
においては、エミッタ7bからコレクタとなる基板の方
向にnw不純物の濃度勾配ができることになる。
と基板コレクタpnpTrの活性ベース領域の電流の流
れ方向の不純物濃度プロフィルを示したものである。こ
のグラフに示すように、ラテラルpnpTrにおいては
、エミッタ7bからコレクタ7cに向かう方向に、nw
不純物の濃度勾配ができ、また基板コレクタpnpTr
においては、エミッタ7bからコレクタとなる基板の方
向にnw不純物の濃度勾配ができることになる。
【0013】
【発明の効果】以上に述べたように、本発明によれば、
npnTrの電気特性を低下させることなく、ラテラル
pnpTrと基板コレクタpnpTrの電気特性を向上
させることができる。また、この構造を実現するために
は、エピタキシャル層を薄くすることと、ラテラルpn
pTrのベース幅を狭くすることが必要となり、結果と
して集積度を向上させることが可能となる。よって、ベ
ース抵抗の減少、fTの向上、アーリー電圧の増加、電
流容量の増大などの特性向上が、耐圧やhFEの大幅な
低下を招くことなく実現できる。
npnTrの電気特性を低下させることなく、ラテラル
pnpTrと基板コレクタpnpTrの電気特性を向上
させることができる。また、この構造を実現するために
は、エピタキシャル層を薄くすることと、ラテラルpn
pTrのベース幅を狭くすることが必要となり、結果と
して集積度を向上させることが可能となる。よって、ベ
ース抵抗の減少、fTの向上、アーリー電圧の増加、電
流容量の増大などの特性向上が、耐圧やhFEの大幅な
低下を招くことなく実現できる。
【図1】本発明の一実施例を示す半導体装置の断面模式
図である。
図である。
【図2】ラテラルpnpTr領域の平面図である。
【図3】不純物濃度プロフィルを示すグラフである。
【図4】従来の半導体装置の断面模式図である。
A npnTr領域
B ラテラルpnpTr領域
C 基板コレクタpnpTr領域
1 p型基板
2 n型埋込層
3 p型アイソレーション
4 n型エピタキシャル層
5 n型ウエル層
6 深い高濃度n型層
7a p型ベース
7b p型エミッタ
7c p型コレクタ
8a n型コレクタコンタクト部
8b n型エミッタ部
8c n型ベースコンタクト部
Claims (1)
- 【請求項1】 同一基板にアイソレーションで区切ら
れたnpnトランジスタ、ラテラルpnpトランジスタ
および基板コレクタpnpトランジスタが形成された半
導体装置において、ラテラルpnpトランジスタのp型
エミッタ領域がn型ウエル領域内に形成されるとともに
基板コレクタpnpトランジスタのp型エミッタ領域が
n型ウエル領域内に形成されていることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042804A JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042804A JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04262569A true JPH04262569A (ja) | 1992-09-17 |
Family
ID=12646152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3042804A Pending JPH04262569A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04262569A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100258436B1 (ko) * | 1996-10-11 | 2000-06-01 | 김덕중 | 상보형 쌍극성 트랜지스터 및 그 제조 방법 |
JP2005191388A (ja) * | 2003-12-26 | 2005-07-14 | Mitsumi Electric Co Ltd | ラテラルpnpトランジスタ |
-
1991
- 1991-02-15 JP JP3042804A patent/JPH04262569A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100258436B1 (ko) * | 1996-10-11 | 2000-06-01 | 김덕중 | 상보형 쌍극성 트랜지스터 및 그 제조 방법 |
JP2005191388A (ja) * | 2003-12-26 | 2005-07-14 | Mitsumi Electric Co Ltd | ラテラルpnpトランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0347593B2 (ja) | ||
JPH07326773A (ja) | ダイオードおよびその製造方法 | |
JPS643347B2 (ja) | ||
JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
JPH0216017B2 (ja) | ||
JPH06104459A (ja) | 半導体装置 | |
JPH04262569A (ja) | 半導体装置 | |
JPS6239547B2 (ja) | ||
JPS62177968A (ja) | ゲ−トタ−ンオフサイリスタ | |
JPH0236558A (ja) | 半導体装置 | |
US20240006477A1 (en) | SUPER-ß BIPOLAR JUNCTION TRANSISTOR AND MANUFACTURING METHOD THEREFOR | |
JPH0521442A (ja) | 半導体装置 | |
JP2845469B2 (ja) | 半導体装置 | |
JP2806784B2 (ja) | 半導体装置 | |
JP3068510B2 (ja) | 半導体装置 | |
JPH09293732A (ja) | 高耐圧横型pnpバイポーラトランジスタ | |
JPS6393154A (ja) | 半導体装置 | |
JP2558472B2 (ja) | 半導体集積回路 | |
JPS58210672A (ja) | 半導体装置 | |
JPS62169358A (ja) | 半導体集積回路装置の製法 | |
JPS6084873A (ja) | 半導体装置 | |
JPS6031105B2 (ja) | 半導体装置 | |
JPH02189927A (ja) | 半導体装置 | |
JPS60233856A (ja) | 半導体装置 | |
JPH10135345A (ja) | 半導体集積回路 |