JPH08122407A - 半導体ｉｃ試験装置 - Google Patents
半導体ｉｃ試験装置Info
- Publication number
- JPH08122407A JPH08122407A JP6282878A JP28287894A JPH08122407A JP H08122407 A JPH08122407 A JP H08122407A JP 6282878 A JP6282878 A JP 6282878A JP 28287894 A JP28287894 A JP 28287894A JP H08122407 A JPH08122407 A JP H08122407A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- board
- signal data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体ＩＣ試験装置の製作において信号ケーブ
ルを８割削減できる当該装置に装着の分配装置と対で作
動するチャンネルボードを提供する。 【構成】信号発生器３００と分配装置９００とチャンネ
ルボード７５１、７５５、７５３は直列に接続され、チ
ャンネルボード７５１、７５５、７５３のセレクタ回路
５５１、５５５、５９５が選択信号で選択したチャンネ
ルをチャンネル回路Ｃ１からＣ２２５を経由してＤＵＴ
ピン１から２２５に信号を伝達する。半導体試験に必要
な例えば１００種類の信号を信号発生器より分配装置９
００に入力して分配装置９００は信号データの遅延量を
設定する、チャンネルボード７５１、７５５、７５３は
その信号データを時間的位置で取り出し被試験半導体Ｉ
Ｃ全ピンに信号データを伝達する構成である。
ルを８割削減できる当該装置に装着の分配装置と対で作
動するチャンネルボードを提供する。 【構成】信号発生器３００と分配装置９００とチャンネ
ルボード７５１、７５５、７５３は直列に接続され、チ
ャンネルボード７５１、７５５、７５３のセレクタ回路
５５１、５５５、５９５が選択信号で選択したチャンネ
ルをチャンネル回路Ｃ１からＣ２２５を経由してＤＵＴ
ピン１から２２５に信号を伝達する。半導体試験に必要
な例えば１００種類の信号を信号発生器より分配装置９
００に入力して分配装置９００は信号データの遅延量を
設定する、チャンネルボード７５１、７５５、７５３は
その信号データを時間的位置で取り出し被試験半導体Ｉ
Ｃ全ピンに信号データを伝達する構成である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ＩＣ試験装置に
装着の試験用信号データを分配する分配装置と対で作動
するチャンネルボードに関する。
装着の試験用信号データを分配する分配装置と対で作動
するチャンネルボードに関する。
【０００２】
【従来の技術】従来半導体ＩＣ試験装置（以下テスタと
呼ぶ）は被試験用半導体ＩＣ（以下ＤＵＴと呼ぶ）の各
ピン数に相当する試験回路を持っている、ＤＵＴは４０
００ピンの場合もある。ＤＵＴの各ピンの数に相当する
回路を以下チャンネルと呼ぶ、この数千にも及ぶ全チャ
ンネルに制御信号や試験データ信号を分配する際の各信
号の流れの一実施例を図６に示す。テスタの信号発生器
３００の１００種類の信号を被試験用のＤＵＴの全ピン
に伝達出来るように分配ボード４００と接続され、分配
ボード４００は扇の要に当たる。分配ボード４００は等
分配回路５００を持ち、分配ボード４００を中心にチャ
ンネルボード７０１、７０４、７４５は並列に接続さ
れ、チャンネルボード７０１はセレクタ回路５０１とチ
ャンネル回路Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５を持ち、チ
ャンネル回路よりＤＵＴのピン１、２、３、４、５と接
続されている。チャンネルボード７０４はセレクタ回路
５０４とチャンネル回路Ｃ９６、Ｃ９７、Ｃ９８、Ｃ９
９、Ｃ１００を持ち、チャンネル回路よりＤＵＴのピン
９６、９７、９８、９９、１００と接続されている。チ
ャンネルボード７４５はセレクタ回路５４５とチャンネ
ル回路Ｃ２２１、Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２
２５を持ち、チャンネル回路よりＤＵＴのピン２２１、
２２２、２２３、２２４、２２５と接続されている。分
配ボード４００を中心にチャンネルボード７０１、７０
４、７４５にはケーブル６０１、６０４、６４５と接続
されている。ケーブル６０１、６０４、６４５は各々１
００種類の信号を伝達するケーブルである。テスタでは
数ｎｓｅｃから数百ｎｓｅｃと高速に作動するため、数
千にも及ぶ全チャンネルに同じ位相で制御信号や試験デ
ータ信号を与えられるように分配しなくてはならない、
信号発生器から２２５チャンネルに１００種類の信号を
分配するために（例えば信号の種類としてアルゴリズム
パタンジェネレータの場合は７０種類、スキヤンパタン
ジェネレータの場合は６４種類の信号がある）分配ボー
ドを中心にチャンネルボードを扇型に配置して、ケーブ
ルで接続した。チャンネル１からチャンネル２２５まで
を１本のケーブルで接続しても、その物理的位置によっ
て信号の遅延が発生し、すべてのチャンネルを同じ位相
にすることが大変困難であった。
呼ぶ）は被試験用半導体ＩＣ（以下ＤＵＴと呼ぶ）の各
ピン数に相当する試験回路を持っている、ＤＵＴは４０
００ピンの場合もある。ＤＵＴの各ピンの数に相当する
回路を以下チャンネルと呼ぶ、この数千にも及ぶ全チャ
ンネルに制御信号や試験データ信号を分配する際の各信
号の流れの一実施例を図６に示す。テスタの信号発生器
３００の１００種類の信号を被試験用のＤＵＴの全ピン
に伝達出来るように分配ボード４００と接続され、分配
ボード４００は扇の要に当たる。分配ボード４００は等
分配回路５００を持ち、分配ボード４００を中心にチャ
ンネルボード７０１、７０４、７４５は並列に接続さ
れ、チャンネルボード７０１はセレクタ回路５０１とチ
ャンネル回路Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５を持ち、チ
ャンネル回路よりＤＵＴのピン１、２、３、４、５と接
続されている。チャンネルボード７０４はセレクタ回路
５０４とチャンネル回路Ｃ９６、Ｃ９７、Ｃ９８、Ｃ９
９、Ｃ１００を持ち、チャンネル回路よりＤＵＴのピン
９６、９７、９８、９９、１００と接続されている。チ
ャンネルボード７４５はセレクタ回路５４５とチャンネ
ル回路Ｃ２２１、Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２
２５を持ち、チャンネル回路よりＤＵＴのピン２２１、
２２２、２２３、２２４、２２５と接続されている。分
配ボード４００を中心にチャンネルボード７０１、７０
４、７４５にはケーブル６０１、６０４、６４５と接続
されている。ケーブル６０１、６０４、６４５は各々１
００種類の信号を伝達するケーブルである。テスタでは
数ｎｓｅｃから数百ｎｓｅｃと高速に作動するため、数
千にも及ぶ全チャンネルに同じ位相で制御信号や試験デ
ータ信号を与えられるように分配しなくてはならない、
信号発生器から２２５チャンネルに１００種類の信号を
分配するために（例えば信号の種類としてアルゴリズム
パタンジェネレータの場合は７０種類、スキヤンパタン
ジェネレータの場合は６４種類の信号がある）分配ボー
ドを中心にチャンネルボードを扇型に配置して、ケーブ
ルで接続した。チャンネル１からチャンネル２２５まで
を１本のケーブルで接続しても、その物理的位置によっ
て信号の遅延が発生し、すべてのチャンネルを同じ位相
にすることが大変困難であった。
【０００３】扇の要に当たる分配ボードに装着の等分配
回路の一実施例を図７に示す。等分配回路５００は信号
発生器３００より１００種類の信号データを入力され
る、入力から出力までを同じ位相にするよう設計、調整
された回路である、それはチャンネルボードの枚数に合
った１００種類一組のケーブル用端子を持つ、ケーブル
６０１、６０４、６４５はケーブル用端子に接続され、
それぞれのチャンネルボードと接続する。１００種類に
及ぶデータ信号を各ケーブルに等分配する回路構成であ
る。例えば、２２５ピンのＤＵＴに分配ボードより１０
０種類に及ぶデータ信号を４５枚のチャンネルボードに
分配をする。チャンネルボードは１枚５チャンネルで構
成され、各チャンネルに１００種類に及ぶデータ信号か
ら１っを選択するセレクト機能を持つ、一実施例を図８
に示す。チャンネルボード７０１はセレクタ回路５０１
を持ち入力ケーブル６０１と接続され、セレクタ回路５
０１は信号データ配線回路とセレクタ９５１、９５３、
９５５を持ち選択信号によって信号データの種類を決め
る、セレクタ９５１とチャンネル回路Ｃ１は接続され、
ＤＵＴピン１と接続する、セレクタ９５３も同様にチャ
ンネル回路Ｃ３と接続され、ＤＵＴピン３と接続する、
セレクタ９５５も同様にチャンネル回路Ｃ５と接続さ
れ、ＤＵＴピン５と接続する構成である。分配ボードと
チャンネルボードは１００種類に及ぶ信号データを伝達
するケーブルで接続され、同じ位相でインピーダンスの
マッチングを取りＤＵＴの全ピンに１００種類の信号の
中の１種類の信号を伝達するためには分配ボードとチャ
ンネンルボードのケーブル接続には技術を要した。現在
１０２４チャンネルのテスタでは１信号データ／１チャ
ンネル当たり１２メートル必要としている、この場合チ
ャンネルボード１枚当たり１２８チャンネルあるので、
１２ｍ×１２８ｃｈ＝１，５３６メートル必要であり、
８枚のチャンネルボードではテスタ１台当たり、１２，
２８８メートル必要となる。
回路の一実施例を図７に示す。等分配回路５００は信号
発生器３００より１００種類の信号データを入力され
る、入力から出力までを同じ位相にするよう設計、調整
された回路である、それはチャンネルボードの枚数に合
った１００種類一組のケーブル用端子を持つ、ケーブル
６０１、６０４、６４５はケーブル用端子に接続され、
それぞれのチャンネルボードと接続する。１００種類に
及ぶデータ信号を各ケーブルに等分配する回路構成であ
る。例えば、２２５ピンのＤＵＴに分配ボードより１０
０種類に及ぶデータ信号を４５枚のチャンネルボードに
分配をする。チャンネルボードは１枚５チャンネルで構
成され、各チャンネルに１００種類に及ぶデータ信号か
ら１っを選択するセレクト機能を持つ、一実施例を図８
に示す。チャンネルボード７０１はセレクタ回路５０１
を持ち入力ケーブル６０１と接続され、セレクタ回路５
０１は信号データ配線回路とセレクタ９５１、９５３、
９５５を持ち選択信号によって信号データの種類を決め
る、セレクタ９５１とチャンネル回路Ｃ１は接続され、
ＤＵＴピン１と接続する、セレクタ９５３も同様にチャ
ンネル回路Ｃ３と接続され、ＤＵＴピン３と接続する、
セレクタ９５５も同様にチャンネル回路Ｃ５と接続さ
れ、ＤＵＴピン５と接続する構成である。分配ボードと
チャンネルボードは１００種類に及ぶ信号データを伝達
するケーブルで接続され、同じ位相でインピーダンスの
マッチングを取りＤＵＴの全ピンに１００種類の信号の
中の１種類の信号を伝達するためには分配ボードとチャ
ンネンルボードのケーブル接続には技術を要した。現在
１０２４チャンネルのテスタでは１信号データ／１チャ
ンネル当たり１２メートル必要としている、この場合チ
ャンネルボード１枚当たり１２８チャンネルあるので、
１２ｍ×１２８ｃｈ＝１，５３６メートル必要であり、
８枚のチャンネルボードではテスタ１台当たり、１２，
２８８メートル必要となる。
【０００４】
【発明が解決しようとする課題】上記のようにテスタに
装着の試験用信号データ分配ボードと対のチャンネルボ
ードを接続するケーブルは１０２４チャンネルのテスタ
１台当たり１２，２８８メートル必要とする。４０００
チャンネル等のテスタではケーブルの中にテスタが埋没
する程大量にケーブルを使用する（４８，０００メート
ル）。同じ位相でインピーダンスのマッチングを取りＤ
ＵＴの全ピンに１００種類の信号を選択させるためには
分配ボードとチャンネルボードのケーブル接続には多く
の製作工数と熟練技術を要した。ＤＵＴピンの増加はチ
ャンネルボードの増加になる、ＤＵＴピン数の増加は時
代の流れである、従来の技術では分配ボードとチャンネ
ルボードを接続するケーブルは増加の一途をたどる。テ
スタ製作工数の削減と大量のケーブルを削減させること
が課題となった。
装着の試験用信号データ分配ボードと対のチャンネルボ
ードを接続するケーブルは１０２４チャンネルのテスタ
１台当たり１２，２８８メートル必要とする。４０００
チャンネル等のテスタではケーブルの中にテスタが埋没
する程大量にケーブルを使用する（４８，０００メート
ル）。同じ位相でインピーダンスのマッチングを取りＤ
ＵＴの全ピンに１００種類の信号を選択させるためには
分配ボードとチャンネルボードのケーブル接続には多く
の製作工数と熟練技術を要した。ＤＵＴピンの増加はチ
ャンネルボードの増加になる、ＤＵＴピン数の増加は時
代の流れである、従来の技術では分配ボードとチャンネ
ルボードを接続するケーブルは増加の一途をたどる。テ
スタ製作工数の削減と大量のケーブルを削減させること
が課題となった。
【０００５】
【課題を解決するための手段】従来技術では１００種類
の信号の伝達は従来分配ボードを中心に各チャンネルル
ボードに並列接続を行った。全チャンネルに対してイン
ピーダンスのミスマッチがないこと、信号が同じ位相で
あることが条件であった、信号は超高速であるため影響
は大きく、それを除くため、ケーブルの構造寸法の調節
を行っていた。全チャンネルに対してインピーダンスの
ミスマッチを防止する手段として、各チャンネルボード
を直列に接続してケーブルを使用することを極力避け、
ケーブルの構造寸法による影響を除いた。 全チャンネル（ＤＵＴの全てのピン）に対して同じ位
相の信号を与える手段の一端を担った分配ボードに変わ
って、全チャンネルに対して信号データの遅延量を設定
する手段として分配装置を設けた。 従来技術では分配ボードを中心にチャンネルボードを
ケーブルで並列に接続したが、ケーブルの使用量を避け
る手段として、チャンネルボードを直列に接続した、分
配装置の全チャンネルに対する信号データの遅延量の設
定を時間的位置に合わせて取り出す手段として従来技術
に無い新型のチャンネルボードを設けた。
の信号の伝達は従来分配ボードを中心に各チャンネルル
ボードに並列接続を行った。全チャンネルに対してイン
ピーダンスのミスマッチがないこと、信号が同じ位相で
あることが条件であった、信号は超高速であるため影響
は大きく、それを除くため、ケーブルの構造寸法の調節
を行っていた。全チャンネルに対してインピーダンスの
ミスマッチを防止する手段として、各チャンネルボード
を直列に接続してケーブルを使用することを極力避け、
ケーブルの構造寸法による影響を除いた。 全チャンネル（ＤＵＴの全てのピン）に対して同じ位
相の信号を与える手段の一端を担った分配ボードに変わ
って、全チャンネルに対して信号データの遅延量を設定
する手段として分配装置を設けた。 従来技術では分配ボードを中心にチャンネルボードを
ケーブルで並列に接続したが、ケーブルの使用量を避け
る手段として、チャンネルボードを直列に接続した、分
配装置の全チャンネルに対する信号データの遅延量の設
定を時間的位置に合わせて取り出す手段として従来技術
に無い新型のチャンネルボードを設けた。
【０００６】
【実施例】本発明の一実施例のブロック図を図１に示
す。信号発生器３００と分配装置９００とチャンネルボ
ード７５１から順に７９５まで直列に接続され、各チャ
ンネルボードはチャンネル回路を５チャンネルづつ持
つ、例えばＤＵＴが２２５ピンの場合、チャンネルボー
ドは４５枚必要となる。各チャンネルボードは５チャン
ネルに限定する必要はなく、１２８チャンネルあっても
よくＤＵＴのピン数に応じて設定する。分配装置９００
の制御によってチャンネルボード７５１から７９５の４
５枚が１００種類中のデータ信号を決められた通り指定
のＤＵＴのピンを決め、全チャンネルの信号データの遅
延量を設定する。例えばＤＵＴの２２５ピンには１の信
号を、５ピンには２番の信号を１ピンには１００番の信
号をと分配装置９００の選択信号の通りデータ信号をＤ
ＵＴのピンを決め、信号データの遅延量を設定する。分
配装置９００は全チャンネルの信号データの遅延量を設
定する機能を持ち、チャンネルボードはその信号データ
を時間的位置で取り出す機能を持つ。
す。信号発生器３００と分配装置９００とチャンネルボ
ード７５１から順に７９５まで直列に接続され、各チャ
ンネルボードはチャンネル回路を５チャンネルづつ持
つ、例えばＤＵＴが２２５ピンの場合、チャンネルボー
ドは４５枚必要となる。各チャンネルボードは５チャン
ネルに限定する必要はなく、１２８チャンネルあっても
よくＤＵＴのピン数に応じて設定する。分配装置９００
の制御によってチャンネルボード７５１から７９５の４
５枚が１００種類中のデータ信号を決められた通り指定
のＤＵＴのピンを決め、全チャンネルの信号データの遅
延量を設定する。例えばＤＵＴの２２５ピンには１の信
号を、５ピンには２番の信号を１ピンには１００番の信
号をと分配装置９００の選択信号の通りデータ信号をＤ
ＵＴのピンを決め、信号データの遅延量を設定する。分
配装置９００は全チャンネルの信号データの遅延量を設
定する機能を持ち、チャンネルボードはその信号データ
を時間的位置で取り出す機能を持つ。
【０００７】本発明の一実施例の分配装置９００を図２
に示す。セレクタ９０１、９０２、９０３とフリップフ
ロップＦ１、Ｆ２、Ｆ５、Ｆ２２５はＤＵＴのピン数に
応じて１０２４チャンネル用、４０００チャンネル用の
ようにテスタの大きさに応じて予め設定して置く、信号
発生器の信号の種類の数と同数のセレクタは接続され、
例えば信号発生器３００の１００種類の数と同数の１０
０個のセレクタを接続して設ける。フリップフロップＦ
１、Ｆ２、Ｆ５、Ｆ２２５は直列に接続され、信号デー
タの種類によって１番目の信号をセレクタ９０１、２番
目の信号をセレクタ９０２、セレクタ９０３を１００番
目の信号をと担当セレクタを決め、各セレクタは全チャ
ンネル分のフリップフロップに接続される、各セレクタ
は選択信号によって指定のフリップフロップと接続する
構成である。信号発生器３００の１００種類のデータ信
号をセレクタ９０１、９０２、９０３に入力する、セレ
クタはチャンネル選択信号の指示に従ってフリップフロ
ップＦ１、Ｆ２、Ｆ５、Ｆ２２５にチャンネル選択信号
を入力する、フリップフロップとＤＵＴのピンは接続さ
れ、例えばフリップフロップはＤＵＴのピン数が２２５
であれば同数を接続して設ける。信号発生器３００の１
００種類の信号は１００個のセレクタ９０１、９０２、
９０３に入力される、各セレクタは１から２２５チャン
ネル分のフリップフロップに接続され、選択信号によっ
て各セレクタは指定のフリップフロップを選択する。Ｄ
ＵＴの試験は試験仕様にもとづきＤＵＴの各ピンにどの
種類の信号データを与える、与えないかを設定する。Ｄ
ＵＴを試験する場合は全チャンネルの信号データの遅延
量を設定する必要から最初テスタの基準クロックを全チ
ャンネル分例えばＤＵＴが２２５ピンの場合クロック２
２５発を入力し次の入力で試験を開始する。テスタの基
準クロック２２５発後に１番目の信号データがチャンネ
ル２２５に到達するように設定すると、それは１番目の
信号データはフリップフロップ２２５と接続、同様に２
番目の信号データはフリップフロップ５と接続、１００
番目の信号データはフリップフロップ１と接続するよう
設定する。分配装置９００の出力タイミングチャートを
図４に示す。１番目の信号を２２５チャンネルに、２番
目の信号を５チャンネルに、１００番目の信号を１チャ
ンネルに決定した場合を示す。
に示す。セレクタ９０１、９０２、９０３とフリップフ
ロップＦ１、Ｆ２、Ｆ５、Ｆ２２５はＤＵＴのピン数に
応じて１０２４チャンネル用、４０００チャンネル用の
ようにテスタの大きさに応じて予め設定して置く、信号
発生器の信号の種類の数と同数のセレクタは接続され、
例えば信号発生器３００の１００種類の数と同数の１０
０個のセレクタを接続して設ける。フリップフロップＦ
１、Ｆ２、Ｆ５、Ｆ２２５は直列に接続され、信号デー
タの種類によって１番目の信号をセレクタ９０１、２番
目の信号をセレクタ９０２、セレクタ９０３を１００番
目の信号をと担当セレクタを決め、各セレクタは全チャ
ンネル分のフリップフロップに接続される、各セレクタ
は選択信号によって指定のフリップフロップと接続する
構成である。信号発生器３００の１００種類のデータ信
号をセレクタ９０１、９０２、９０３に入力する、セレ
クタはチャンネル選択信号の指示に従ってフリップフロ
ップＦ１、Ｆ２、Ｆ５、Ｆ２２５にチャンネル選択信号
を入力する、フリップフロップとＤＵＴのピンは接続さ
れ、例えばフリップフロップはＤＵＴのピン数が２２５
であれば同数を接続して設ける。信号発生器３００の１
００種類の信号は１００個のセレクタ９０１、９０２、
９０３に入力される、各セレクタは１から２２５チャン
ネル分のフリップフロップに接続され、選択信号によっ
て各セレクタは指定のフリップフロップを選択する。Ｄ
ＵＴの試験は試験仕様にもとづきＤＵＴの各ピンにどの
種類の信号データを与える、与えないかを設定する。Ｄ
ＵＴを試験する場合は全チャンネルの信号データの遅延
量を設定する必要から最初テスタの基準クロックを全チ
ャンネル分例えばＤＵＴが２２５ピンの場合クロック２
２５発を入力し次の入力で試験を開始する。テスタの基
準クロック２２５発後に１番目の信号データがチャンネ
ル２２５に到達するように設定すると、それは１番目の
信号データはフリップフロップ２２５と接続、同様に２
番目の信号データはフリップフロップ５と接続、１００
番目の信号データはフリップフロップ１と接続するよう
設定する。分配装置９００の出力タイミングチャートを
図４に示す。１番目の信号を２２５チャンネルに、２番
目の信号を５チャンネルに、１００番目の信号を１チャ
ンネルに決定した場合を示す。
【０００８】本発明の一実施例のチャンネルボード７５
１を図３に示す。チャンネルボード１枚当たりチャンネ
ル回路を５チャンネルを持つので、２２５チャンネルの
回路が必要な場合４５枚のチャンネルボードを設定す
る。フリップロップとセレクタは対となって時間的位置
に合わせて信号データを取り出し指定のチャンネル回路
に信号を与える。フリップロップｆ１、ｆ２、ｆ４、ｆ
５は直列に接続して設け、フリップロップｆ１の出力側
にセレクタ９０４は接続され、セレクタ９０４とチャン
ネル回路８０１は接続され、指定の信号をＤＵＴの１ピ
ンに与える。フリップロップｆ２の出力側とセレクタ９
０５は接続され、セレクタ９０５とチャンネル回路８０
２は接続され、指定の信号をＤＵＴの２ピンに与える。
フリップロップｆ４の出力側とセレクタ９０６は接続さ
れ、セレクタ９０６とチャンネル回路８０４は接続さ
れ、指定の信号をＤＵＴの４ピンに与える。フリップロ
ップｆ５の出力側とセレクタ９０７は接続され、セレク
タ９０７とチャンネル回路８０５は接続され、指定の信
号をＤＵＴの５ピンに与える。
１を図３に示す。チャンネルボード１枚当たりチャンネ
ル回路を５チャンネルを持つので、２２５チャンネルの
回路が必要な場合４５枚のチャンネルボードを設定す
る。フリップロップとセレクタは対となって時間的位置
に合わせて信号データを取り出し指定のチャンネル回路
に信号を与える。フリップロップｆ１、ｆ２、ｆ４、ｆ
５は直列に接続して設け、フリップロップｆ１の出力側
にセレクタ９０４は接続され、セレクタ９０４とチャン
ネル回路８０１は接続され、指定の信号をＤＵＴの１ピ
ンに与える。フリップロップｆ２の出力側とセレクタ９
０５は接続され、セレクタ９０５とチャンネル回路８０
２は接続され、指定の信号をＤＵＴの２ピンに与える。
フリップロップｆ４の出力側とセレクタ９０６は接続さ
れ、セレクタ９０６とチャンネル回路８０４は接続さ
れ、指定の信号をＤＵＴの４ピンに与える。フリップロ
ップｆ５の出力側とセレクタ９０７は接続され、セレク
タ９０７とチャンネル回路８０５は接続され、指定の信
号をＤＵＴの５ピンに与える。
【０００９】テスタの基準クロックが最初に２２５発入
力されると、チャンネルボードのフリップフロップｆ１
は１００番目の信号データを選択、フリップフロップｆ
５は２番目の信号データを選択、フリップフロップｆ２
２５は１番目の信号データを選択するよう設定された場
合、ＤＵＴの１ピンには１００番目の信号データが、Ｄ
ＵＴの５ピンには２番目の信号データが、ＤＵＴの２２
５ピンには１００番目の信号データが読みだされる。次
の基準クロックが入力されると信号データ全体が１つシ
フトするため、ＤＵＴの１ピンには０、５ピンには１、
２２５ピンには０が読みだされる。
力されると、チャンネルボードのフリップフロップｆ１
は１００番目の信号データを選択、フリップフロップｆ
５は２番目の信号データを選択、フリップフロップｆ２
２５は１番目の信号データを選択するよう設定された場
合、ＤＵＴの１ピンには１００番目の信号データが、Ｄ
ＵＴの５ピンには２番目の信号データが、ＤＵＴの２２
５ピンには１００番目の信号データが読みだされる。次
の基準クロックが入力されると信号データ全体が１つシ
フトするため、ＤＵＴの１ピンには０、５ピンには１、
２２５ピンには０が読みだされる。
【００１０】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に掲載されるような効果を奏する。テス
タに分配装置を設けることによって信号データの遅延量
を設定して、分配における時間的位置に合わせて信号デ
ータを取り出すチャンネルボードを設けた。 （１）従来のテスタ１台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは１０２４チャンネル
のテスタ１台当たり１２，２８８メートル必要とした
が、本発明によってケーブルの使用量は８割削減でき
た。 （２）従来のテスタ１台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは４０００チャンネル
のテスタではケーブルの中にテスタが埋没する程大量に
ケーブルを必要とした（４８，０００メートル）が、本
発明によってケーブルの使用量は８割削減できた。 （３）同じ位相でインピーダンスのマッチングを取りＤ
ＵＴの全ピンに１００種類の信号の中の１種類の信号を
選択させるためには分配ボードとチャンネンルボードの
ケーブル接続には多くの製作工数と熟練技術を要した、
それは従来１２，２８８メートルとか４８，０００メー
トルのケーブル接続には多くの製作工数と熟練技術を要
したが本発明によってケーブルを８割削減できたので、
製作工数も少なく、特別な技術も要しなくなった。 （４）ＤＵＴピンの増加はチャンネルボードの増加にな
る、ＤＵＴピン数の増加は時代の流れである、従来の技
術では分配ボードとチャンネンルボードを接続するケー
ブルは増加の一途をたどるが、本発明によって何千チャ
ンネル必要となっても、ケーブルの使用量は従来技術に
対して８割削減される。
ているので以下に掲載されるような効果を奏する。テス
タに分配装置を設けることによって信号データの遅延量
を設定して、分配における時間的位置に合わせて信号デ
ータを取り出すチャンネルボードを設けた。 （１）従来のテスタ１台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは１０２４チャンネル
のテスタ１台当たり１２，２８８メートル必要とした
が、本発明によってケーブルの使用量は８割削減でき
た。 （２）従来のテスタ１台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは４０００チャンネル
のテスタではケーブルの中にテスタが埋没する程大量に
ケーブルを必要とした（４８，０００メートル）が、本
発明によってケーブルの使用量は８割削減できた。 （３）同じ位相でインピーダンスのマッチングを取りＤ
ＵＴの全ピンに１００種類の信号の中の１種類の信号を
選択させるためには分配ボードとチャンネンルボードの
ケーブル接続には多くの製作工数と熟練技術を要した、
それは従来１２，２８８メートルとか４８，０００メー
トルのケーブル接続には多くの製作工数と熟練技術を要
したが本発明によってケーブルを８割削減できたので、
製作工数も少なく、特別な技術も要しなくなった。 （４）ＤＵＴピンの増加はチャンネルボードの増加にな
る、ＤＵＴピン数の増加は時代の流れである、従来の技
術では分配ボードとチャンネンルボードを接続するケー
ブルは増加の一途をたどるが、本発明によって何千チャ
ンネル必要となっても、ケーブルの使用量は従来技術に
対して８割削減される。
【図１】本発明の一実施例のブロック図である。
【図２】本発明のテスタに装着の分配装置の一実施例の
ブロック図である。
ブロック図である。
【図３】本発明の分配装置と対のチャンネルボードの一
実施例のブロック図である。
実施例のブロック図である。
【図４】本発明の一実施例の分配装置の出力のタイミン
グチャートである。
グチャートである。
【図５】本発明の一実施例の分配装置と対のチャンネル
ボードのタイミングチャートである。
ボードのタイミングチャートである。
【図６】従来技術の一実施例のブロック図である。
【図７】従来技術の一実施例の等分配回路のブロック図
である。
である。
【図８】従来技術の一実施例のチャンネルボードのブロ
ック図である。
ック図である。
１、２、３、４、５、９６、９７、９８、９９ Ｄ
ＵＴピン １００、２２１、２２２、２２３、２２４、２２５ Ｄ
ＵＴピン ３００ 信号発生器 ４００ 分配ボード ５００ 等分配回路 ９００ 分配装置 ５５１、５５５、５９５ セレクタ回路 ５０１、５０４、５４５ セレクタ回路 ６０１、６０４、６４５ ケーブル ７５１、７５５、７９５ チャンネルボード ７０１、７０４、７４５ チャンネルボード Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ９６ チャンネル回
路 Ｃ９８、Ｃ９９、Ｃ１００、Ｃ２２１ チャンネル回
路 Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２２５ チャンネル
回路 Ｆ１、Ｆ２、Ｆ５、Ｆ２２５ フリップフロップ ｆ１、ｆ２、ｆ４、ｆ５ フリップフロップ ９０１、９０２、９０３、 セレクタ ９０４、９０５、９０６、９０７ セレクタ ９５１、９５３、９５５ セレクタ
ＵＴピン １００、２２１、２２２、２２３、２２４、２２５ Ｄ
ＵＴピン ３００ 信号発生器 ４００ 分配ボード ５００ 等分配回路 ９００ 分配装置 ５５１、５５５、５９５ セレクタ回路 ５０１、５０４、５４５ セレクタ回路 ６０１、６０４、６４５ ケーブル ７５１、７５５、７９５ チャンネルボード ７０１、７０４、７４５ チャンネルボード Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ９６ チャンネル回
路 Ｃ９８、Ｃ９９、Ｃ１００、Ｃ２２１ チャンネル回
路 Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２２５ チャンネル
回路 Ｆ１、Ｆ２、Ｆ５、Ｆ２２５ フリップフロップ ｆ１、ｆ２、ｆ４、ｆ５ フリップフロップ ９０１、９０２、９０３、 セレクタ ９０４、９０５、９０６、９０７ セレクタ ９５１、９５３、９５５ セレクタ
Claims (2)
- 【請求項１】半導体ＩＣ試験装置に装着の試験用信号デ
ータを分配する分配装置（９００）は、信号発生器（３
００）の信号データを入力するセレクタ（９０１、９０
２、９０３）を設け、各セレクタ（９０１、９０２、９
０３）よりそれぞれ選択信号によって選択された信号を
入力するよう接続したフリップフロップ（Ｆ１、Ｆ２、
Ｆ５、Ｆ２２５）を直列に接続して設け、 その直列に接続したフリップフロップ（Ｆ１、Ｆ２、Ｆ
５、Ｆ２２５）の出力を次段のチャンネルボード（７５
１）に接続する、 以上を具備することを特徴とする半導体ＩＣ試験装置に
関する。 - 【請求項２】半導体ＩＣ試験装置に装着のチャンネルボ
ード（７５１、７５５、７９７）は、分配装置（９０
０）の出力を入力するチャンネルボード（７５１、７５
５、７９５）を設け、直列に接続した各々のチャンネル
ボード（７５１、７５５、７９５）に各々セレクタ回路
（５５１、５５５、５９５）と各々セレクタ回路に接続
したチャンネル回路（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、
Ｃ９６、Ｃ９７、Ｃ９８、Ｃ９９、Ｃ１００、Ｃ２２
１、Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２２５）を設
け、 チャンネル回路（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ
５、Ｃ９６、Ｃ９７、Ｃ９８、Ｃ９９、Ｃ１００、Ｃ２
２１、Ｃ２２２、Ｃ２２３、Ｃ２２４、Ｃ２２５）は被
試験用半導体ＩＣのピン（１、２、３、４、５、９６、
９７、９８、９９、１００、２２１、２２２、２２３、
２２４、２２５）に一対で接続できるように設け、 以上を具備することを特徴とする半導体ＩＣ試験装置に
関する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282878A JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282878A JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08122407A true JPH08122407A (ja) | 1996-05-17 |
Family
ID=17658260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6282878A Pending JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08122407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104678278A (zh) * | 2013-11-28 | 2015-06-03 | 英业达科技有限公司 | 由连接配置提供信号的集成电路测试结构及其测试方法 |
-
1994
- 1994-10-21 JP JP6282878A patent/JPH08122407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104678278A (zh) * | 2013-11-28 | 2015-06-03 | 英业达科技有限公司 | 由连接配置提供信号的集成电路测试结构及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0008380B1 (en) | Electronic circuit assembly for testing module interconnections | |
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| US7511517B2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
| JPH02171668A (ja) | 電子素子のテスト方法 | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| EP1666896A1 (en) | Test apparatus | |
| JPH0691140B2 (ja) | 半導体集積回路 | |
| JP4354235B2 (ja) | 試験装置及び調整方法 | |
| JP4351677B2 (ja) | 試験装置 | |
| JPH08122407A (ja) | 半導体ｉｃ試験装置 | |
| KR0163967B1 (ko) | 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 | |
| WO2005026758A1 (ja) | 試験装置 | |
| US8170164B2 (en) | Transfer clocks for a multi-channel architecture | |
| JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
| US11340294B2 (en) | Boundary test circuit, memory and boundary test method | |
| US6271677B1 (en) | Semiconductor integrated circuit and method for testing the semiconductor integrated circuit | |
| JP2602337Y2 (ja) | 診断の高速化回路 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| JPH06138186A (ja) | プリント基板実装回路の試験方法 | |
| JPH08226956A (ja) | テスト容易化回路 | |
| JPH04291178A (ja) | Ｌｓｉ試験用インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |