JPH08122407A - 半導体ic試験装置 - Google Patents
半導体ic試験装置Info
- Publication number
- JPH08122407A JPH08122407A JP6282878A JP28287894A JPH08122407A JP H08122407 A JPH08122407 A JP H08122407A JP 6282878 A JP6282878 A JP 6282878A JP 28287894 A JP28287894 A JP 28287894A JP H08122407 A JPH08122407 A JP H08122407A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- board
- signal data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体IC試験装置の製作において信号ケーブ
ルを8割削減できる当該装置に装着の分配装置と対で作
動するチャンネルボードを提供する。 【構成】信号発生器300と分配装置900とチャンネ
ルボード751、755、753は直列に接続され、チ
ャンネルボード751、755、753のセレクタ回路
551、555、595が選択信号で選択したチャンネ
ルをチャンネル回路C1からC225を経由してDUT
ピン1から225に信号を伝達する。半導体試験に必要
な例えば100種類の信号を信号発生器より分配装置9
00に入力して分配装置900は信号データの遅延量を
設定する、チャンネルボード751、755、753は
その信号データを時間的位置で取り出し被試験半導体I
C全ピンに信号データを伝達する構成である。
ルを8割削減できる当該装置に装着の分配装置と対で作
動するチャンネルボードを提供する。 【構成】信号発生器300と分配装置900とチャンネ
ルボード751、755、753は直列に接続され、チ
ャンネルボード751、755、753のセレクタ回路
551、555、595が選択信号で選択したチャンネ
ルをチャンネル回路C1からC225を経由してDUT
ピン1から225に信号を伝達する。半導体試験に必要
な例えば100種類の信号を信号発生器より分配装置9
00に入力して分配装置900は信号データの遅延量を
設定する、チャンネルボード751、755、753は
その信号データを時間的位置で取り出し被試験半導体I
C全ピンに信号データを伝達する構成である。
Description
【0001】
【産業上の利用分野】本発明は、半導体IC試験装置に
装着の試験用信号データを分配する分配装置と対で作動
するチャンネルボードに関する。
装着の試験用信号データを分配する分配装置と対で作動
するチャンネルボードに関する。
【0002】
【従来の技術】従来半導体IC試験装置(以下テスタと
呼ぶ)は被試験用半導体IC(以下DUTと呼ぶ)の各
ピン数に相当する試験回路を持っている、DUTは40
00ピンの場合もある。DUTの各ピンの数に相当する
回路を以下チャンネルと呼ぶ、この数千にも及ぶ全チャ
ンネルに制御信号や試験データ信号を分配する際の各信
号の流れの一実施例を図6に示す。テスタの信号発生器
300の100種類の信号を被試験用のDUTの全ピン
に伝達出来るように分配ボード400と接続され、分配
ボード400は扇の要に当たる。分配ボード400は等
分配回路500を持ち、分配ボード400を中心にチャ
ンネルボード701、704、745は並列に接続さ
れ、チャンネルボード701はセレクタ回路501とチ
ャンネル回路C1、C2、C3、C4、C5を持ち、チ
ャンネル回路よりDUTのピン1、2、3、4、5と接
続されている。チャンネルボード704はセレクタ回路
504とチャンネル回路C96、C97、C98、C9
9、C100を持ち、チャンネル回路よりDUTのピン
96、97、98、99、100と接続されている。チ
ャンネルボード745はセレクタ回路545とチャンネ
ル回路C221、C222、C223、C224、C2
25を持ち、チャンネル回路よりDUTのピン221、
222、223、224、225と接続されている。分
配ボード400を中心にチャンネルボード701、70
4、745にはケーブル601、604、645と接続
されている。ケーブル601、604、645は各々1
00種類の信号を伝達するケーブルである。テスタでは
数nsecから数百nsecと高速に作動するため、数
千にも及ぶ全チャンネルに同じ位相で制御信号や試験デ
ータ信号を与えられるように分配しなくてはならない、
信号発生器から225チャンネルに100種類の信号を
分配するために(例えば信号の種類としてアルゴリズム
パタンジェネレータの場合は70種類、スキヤンパタン
ジェネレータの場合は64種類の信号がある)分配ボー
ドを中心にチャンネルボードを扇型に配置して、ケーブ
ルで接続した。チャンネル1からチャンネル225まで
を1本のケーブルで接続しても、その物理的位置によっ
て信号の遅延が発生し、すべてのチャンネルを同じ位相
にすることが大変困難であった。
呼ぶ)は被試験用半導体IC(以下DUTと呼ぶ)の各
ピン数に相当する試験回路を持っている、DUTは40
00ピンの場合もある。DUTの各ピンの数に相当する
回路を以下チャンネルと呼ぶ、この数千にも及ぶ全チャ
ンネルに制御信号や試験データ信号を分配する際の各信
号の流れの一実施例を図6に示す。テスタの信号発生器
300の100種類の信号を被試験用のDUTの全ピン
に伝達出来るように分配ボード400と接続され、分配
ボード400は扇の要に当たる。分配ボード400は等
分配回路500を持ち、分配ボード400を中心にチャ
ンネルボード701、704、745は並列に接続さ
れ、チャンネルボード701はセレクタ回路501とチ
ャンネル回路C1、C2、C3、C4、C5を持ち、チ
ャンネル回路よりDUTのピン1、2、3、4、5と接
続されている。チャンネルボード704はセレクタ回路
504とチャンネル回路C96、C97、C98、C9
9、C100を持ち、チャンネル回路よりDUTのピン
96、97、98、99、100と接続されている。チ
ャンネルボード745はセレクタ回路545とチャンネ
ル回路C221、C222、C223、C224、C2
25を持ち、チャンネル回路よりDUTのピン221、
222、223、224、225と接続されている。分
配ボード400を中心にチャンネルボード701、70
4、745にはケーブル601、604、645と接続
されている。ケーブル601、604、645は各々1
00種類の信号を伝達するケーブルである。テスタでは
数nsecから数百nsecと高速に作動するため、数
千にも及ぶ全チャンネルに同じ位相で制御信号や試験デ
ータ信号を与えられるように分配しなくてはならない、
信号発生器から225チャンネルに100種類の信号を
分配するために(例えば信号の種類としてアルゴリズム
パタンジェネレータの場合は70種類、スキヤンパタン
ジェネレータの場合は64種類の信号がある)分配ボー
ドを中心にチャンネルボードを扇型に配置して、ケーブ
ルで接続した。チャンネル1からチャンネル225まで
を1本のケーブルで接続しても、その物理的位置によっ
て信号の遅延が発生し、すべてのチャンネルを同じ位相
にすることが大変困難であった。
【0003】扇の要に当たる分配ボードに装着の等分配
回路の一実施例を図7に示す。等分配回路500は信号
発生器300より100種類の信号データを入力され
る、入力から出力までを同じ位相にするよう設計、調整
された回路である、それはチャンネルボードの枚数に合
った100種類一組のケーブル用端子を持つ、ケーブル
601、604、645はケーブル用端子に接続され、
それぞれのチャンネルボードと接続する。100種類に
及ぶデータ信号を各ケーブルに等分配する回路構成であ
る。例えば、225ピンのDUTに分配ボードより10
0種類に及ぶデータ信号を45枚のチャンネルボードに
分配をする。チャンネルボードは1枚5チャンネルで構
成され、各チャンネルに100種類に及ぶデータ信号か
ら1っを選択するセレクト機能を持つ、一実施例を図8
に示す。チャンネルボード701はセレクタ回路501
を持ち入力ケーブル601と接続され、セレクタ回路5
01は信号データ配線回路とセレクタ951、953、
955を持ち選択信号によって信号データの種類を決め
る、セレクタ951とチャンネル回路C1は接続され、
DUTピン1と接続する、セレクタ953も同様にチャ
ンネル回路C3と接続され、DUTピン3と接続する、
セレクタ955も同様にチャンネル回路C5と接続さ
れ、DUTピン5と接続する構成である。分配ボードと
チャンネルボードは100種類に及ぶ信号データを伝達
するケーブルで接続され、同じ位相でインピーダンスの
マッチングを取りDUTの全ピンに100種類の信号の
中の1種類の信号を伝達するためには分配ボードとチャ
ンネンルボードのケーブル接続には技術を要した。現在
1024チャンネルのテスタでは1信号データ/1チャ
ンネル当たり12メートル必要としている、この場合チ
ャンネルボード1枚当たり128チャンネルあるので、
12m×128ch=1,536メートル必要であり、
8枚のチャンネルボードではテスタ1台当たり、12,
288メートル必要となる。
回路の一実施例を図7に示す。等分配回路500は信号
発生器300より100種類の信号データを入力され
る、入力から出力までを同じ位相にするよう設計、調整
された回路である、それはチャンネルボードの枚数に合
った100種類一組のケーブル用端子を持つ、ケーブル
601、604、645はケーブル用端子に接続され、
それぞれのチャンネルボードと接続する。100種類に
及ぶデータ信号を各ケーブルに等分配する回路構成であ
る。例えば、225ピンのDUTに分配ボードより10
0種類に及ぶデータ信号を45枚のチャンネルボードに
分配をする。チャンネルボードは1枚5チャンネルで構
成され、各チャンネルに100種類に及ぶデータ信号か
ら1っを選択するセレクト機能を持つ、一実施例を図8
に示す。チャンネルボード701はセレクタ回路501
を持ち入力ケーブル601と接続され、セレクタ回路5
01は信号データ配線回路とセレクタ951、953、
955を持ち選択信号によって信号データの種類を決め
る、セレクタ951とチャンネル回路C1は接続され、
DUTピン1と接続する、セレクタ953も同様にチャ
ンネル回路C3と接続され、DUTピン3と接続する、
セレクタ955も同様にチャンネル回路C5と接続さ
れ、DUTピン5と接続する構成である。分配ボードと
チャンネルボードは100種類に及ぶ信号データを伝達
するケーブルで接続され、同じ位相でインピーダンスの
マッチングを取りDUTの全ピンに100種類の信号の
中の1種類の信号を伝達するためには分配ボードとチャ
ンネンルボードのケーブル接続には技術を要した。現在
1024チャンネルのテスタでは1信号データ/1チャ
ンネル当たり12メートル必要としている、この場合チ
ャンネルボード1枚当たり128チャンネルあるので、
12m×128ch=1,536メートル必要であり、
8枚のチャンネルボードではテスタ1台当たり、12,
288メートル必要となる。
【0004】
【発明が解決しようとする課題】上記のようにテスタに
装着の試験用信号データ分配ボードと対のチャンネルボ
ードを接続するケーブルは1024チャンネルのテスタ
1台当たり12,288メートル必要とする。4000
チャンネル等のテスタではケーブルの中にテスタが埋没
する程大量にケーブルを使用する(48,000メート
ル)。同じ位相でインピーダンスのマッチングを取りD
UTの全ピンに100種類の信号を選択させるためには
分配ボードとチャンネルボードのケーブル接続には多く
の製作工数と熟練技術を要した。DUTピンの増加はチ
ャンネルボードの増加になる、DUTピン数の増加は時
代の流れである、従来の技術では分配ボードとチャンネ
ルボードを接続するケーブルは増加の一途をたどる。テ
スタ製作工数の削減と大量のケーブルを削減させること
が課題となった。
装着の試験用信号データ分配ボードと対のチャンネルボ
ードを接続するケーブルは1024チャンネルのテスタ
1台当たり12,288メートル必要とする。4000
チャンネル等のテスタではケーブルの中にテスタが埋没
する程大量にケーブルを使用する(48,000メート
ル)。同じ位相でインピーダンスのマッチングを取りD
UTの全ピンに100種類の信号を選択させるためには
分配ボードとチャンネルボードのケーブル接続には多く
の製作工数と熟練技術を要した。DUTピンの増加はチ
ャンネルボードの増加になる、DUTピン数の増加は時
代の流れである、従来の技術では分配ボードとチャンネ
ルボードを接続するケーブルは増加の一途をたどる。テ
スタ製作工数の削減と大量のケーブルを削減させること
が課題となった。
【0005】
【課題を解決するための手段】従来技術では100種類
の信号の伝達は従来分配ボードを中心に各チャンネルル
ボードに並列接続を行った。全チャンネルに対してイン
ピーダンスのミスマッチがないこと、信号が同じ位相で
あることが条件であった、信号は超高速であるため影響
は大きく、それを除くため、ケーブルの構造寸法の調節
を行っていた。全チャンネルに対してインピーダンスの
ミスマッチを防止する手段として、各チャンネルボード
を直列に接続してケーブルを使用することを極力避け、
ケーブルの構造寸法による影響を除いた。 全チャンネル(DUTの全てのピン)に対して同じ位
相の信号を与える手段の一端を担った分配ボードに変わ
って、全チャンネルに対して信号データの遅延量を設定
する手段として分配装置を設けた。 従来技術では分配ボードを中心にチャンネルボードを
ケーブルで並列に接続したが、ケーブルの使用量を避け
る手段として、チャンネルボードを直列に接続した、分
配装置の全チャンネルに対する信号データの遅延量の設
定を時間的位置に合わせて取り出す手段として従来技術
に無い新型のチャンネルボードを設けた。
の信号の伝達は従来分配ボードを中心に各チャンネルル
ボードに並列接続を行った。全チャンネルに対してイン
ピーダンスのミスマッチがないこと、信号が同じ位相で
あることが条件であった、信号は超高速であるため影響
は大きく、それを除くため、ケーブルの構造寸法の調節
を行っていた。全チャンネルに対してインピーダンスの
ミスマッチを防止する手段として、各チャンネルボード
を直列に接続してケーブルを使用することを極力避け、
ケーブルの構造寸法による影響を除いた。 全チャンネル(DUTの全てのピン)に対して同じ位
相の信号を与える手段の一端を担った分配ボードに変わ
って、全チャンネルに対して信号データの遅延量を設定
する手段として分配装置を設けた。 従来技術では分配ボードを中心にチャンネルボードを
ケーブルで並列に接続したが、ケーブルの使用量を避け
る手段として、チャンネルボードを直列に接続した、分
配装置の全チャンネルに対する信号データの遅延量の設
定を時間的位置に合わせて取り出す手段として従来技術
に無い新型のチャンネルボードを設けた。
【0006】
【実施例】本発明の一実施例のブロック図を図1に示
す。信号発生器300と分配装置900とチャンネルボ
ード751から順に795まで直列に接続され、各チャ
ンネルボードはチャンネル回路を5チャンネルづつ持
つ、例えばDUTが225ピンの場合、チャンネルボー
ドは45枚必要となる。各チャンネルボードは5チャン
ネルに限定する必要はなく、128チャンネルあっても
よくDUTのピン数に応じて設定する。分配装置900
の制御によってチャンネルボード751から795の4
5枚が100種類中のデータ信号を決められた通り指定
のDUTのピンを決め、全チャンネルの信号データの遅
延量を設定する。例えばDUTの225ピンには1の信
号を、5ピンには2番の信号を1ピンには100番の信
号をと分配装置900の選択信号の通りデータ信号をD
UTのピンを決め、信号データの遅延量を設定する。分
配装置900は全チャンネルの信号データの遅延量を設
定する機能を持ち、チャンネルボードはその信号データ
を時間的位置で取り出す機能を持つ。
す。信号発生器300と分配装置900とチャンネルボ
ード751から順に795まで直列に接続され、各チャ
ンネルボードはチャンネル回路を5チャンネルづつ持
つ、例えばDUTが225ピンの場合、チャンネルボー
ドは45枚必要となる。各チャンネルボードは5チャン
ネルに限定する必要はなく、128チャンネルあっても
よくDUTのピン数に応じて設定する。分配装置900
の制御によってチャンネルボード751から795の4
5枚が100種類中のデータ信号を決められた通り指定
のDUTのピンを決め、全チャンネルの信号データの遅
延量を設定する。例えばDUTの225ピンには1の信
号を、5ピンには2番の信号を1ピンには100番の信
号をと分配装置900の選択信号の通りデータ信号をD
UTのピンを決め、信号データの遅延量を設定する。分
配装置900は全チャンネルの信号データの遅延量を設
定する機能を持ち、チャンネルボードはその信号データ
を時間的位置で取り出す機能を持つ。
【0007】本発明の一実施例の分配装置900を図2
に示す。セレクタ901、902、903とフリップフ
ロップF1、F2、F5、F225はDUTのピン数に
応じて1024チャンネル用、4000チャンネル用の
ようにテスタの大きさに応じて予め設定して置く、信号
発生器の信号の種類の数と同数のセレクタは接続され、
例えば信号発生器300の100種類の数と同数の10
0個のセレクタを接続して設ける。フリップフロップF
1、F2、F5、F225は直列に接続され、信号デー
タの種類によって1番目の信号をセレクタ901、2番
目の信号をセレクタ902、セレクタ903を100番
目の信号をと担当セレクタを決め、各セレクタは全チャ
ンネル分のフリップフロップに接続される、各セレクタ
は選択信号によって指定のフリップフロップと接続する
構成である。信号発生器300の100種類のデータ信
号をセレクタ901、902、903に入力する、セレ
クタはチャンネル選択信号の指示に従ってフリップフロ
ップF1、F2、F5、F225にチャンネル選択信号
を入力する、フリップフロップとDUTのピンは接続さ
れ、例えばフリップフロップはDUTのピン数が225
であれば同数を接続して設ける。信号発生器300の1
00種類の信号は100個のセレクタ901、902、
903に入力される、各セレクタは1から225チャン
ネル分のフリップフロップに接続され、選択信号によっ
て各セレクタは指定のフリップフロップを選択する。D
UTの試験は試験仕様にもとづきDUTの各ピンにどの
種類の信号データを与える、与えないかを設定する。D
UTを試験する場合は全チャンネルの信号データの遅延
量を設定する必要から最初テスタの基準クロックを全チ
ャンネル分例えばDUTが225ピンの場合クロック2
25発を入力し次の入力で試験を開始する。テスタの基
準クロック225発後に1番目の信号データがチャンネ
ル225に到達するように設定すると、それは1番目の
信号データはフリップフロップ225と接続、同様に2
番目の信号データはフリップフロップ5と接続、100
番目の信号データはフリップフロップ1と接続するよう
設定する。分配装置900の出力タイミングチャートを
図4に示す。1番目の信号を225チャンネルに、2番
目の信号を5チャンネルに、100番目の信号を1チャ
ンネルに決定した場合を示す。
に示す。セレクタ901、902、903とフリップフ
ロップF1、F2、F5、F225はDUTのピン数に
応じて1024チャンネル用、4000チャンネル用の
ようにテスタの大きさに応じて予め設定して置く、信号
発生器の信号の種類の数と同数のセレクタは接続され、
例えば信号発生器300の100種類の数と同数の10
0個のセレクタを接続して設ける。フリップフロップF
1、F2、F5、F225は直列に接続され、信号デー
タの種類によって1番目の信号をセレクタ901、2番
目の信号をセレクタ902、セレクタ903を100番
目の信号をと担当セレクタを決め、各セレクタは全チャ
ンネル分のフリップフロップに接続される、各セレクタ
は選択信号によって指定のフリップフロップと接続する
構成である。信号発生器300の100種類のデータ信
号をセレクタ901、902、903に入力する、セレ
クタはチャンネル選択信号の指示に従ってフリップフロ
ップF1、F2、F5、F225にチャンネル選択信号
を入力する、フリップフロップとDUTのピンは接続さ
れ、例えばフリップフロップはDUTのピン数が225
であれば同数を接続して設ける。信号発生器300の1
00種類の信号は100個のセレクタ901、902、
903に入力される、各セレクタは1から225チャン
ネル分のフリップフロップに接続され、選択信号によっ
て各セレクタは指定のフリップフロップを選択する。D
UTの試験は試験仕様にもとづきDUTの各ピンにどの
種類の信号データを与える、与えないかを設定する。D
UTを試験する場合は全チャンネルの信号データの遅延
量を設定する必要から最初テスタの基準クロックを全チ
ャンネル分例えばDUTが225ピンの場合クロック2
25発を入力し次の入力で試験を開始する。テスタの基
準クロック225発後に1番目の信号データがチャンネ
ル225に到達するように設定すると、それは1番目の
信号データはフリップフロップ225と接続、同様に2
番目の信号データはフリップフロップ5と接続、100
番目の信号データはフリップフロップ1と接続するよう
設定する。分配装置900の出力タイミングチャートを
図4に示す。1番目の信号を225チャンネルに、2番
目の信号を5チャンネルに、100番目の信号を1チャ
ンネルに決定した場合を示す。
【0008】本発明の一実施例のチャンネルボード75
1を図3に示す。チャンネルボード1枚当たりチャンネ
ル回路を5チャンネルを持つので、225チャンネルの
回路が必要な場合45枚のチャンネルボードを設定す
る。フリップロップとセレクタは対となって時間的位置
に合わせて信号データを取り出し指定のチャンネル回路
に信号を与える。フリップロップf1、f2、f4、f
5は直列に接続して設け、フリップロップf1の出力側
にセレクタ904は接続され、セレクタ904とチャン
ネル回路801は接続され、指定の信号をDUTの1ピ
ンに与える。フリップロップf2の出力側とセレクタ9
05は接続され、セレクタ905とチャンネル回路80
2は接続され、指定の信号をDUTの2ピンに与える。
フリップロップf4の出力側とセレクタ906は接続さ
れ、セレクタ906とチャンネル回路804は接続さ
れ、指定の信号をDUTの4ピンに与える。フリップロ
ップf5の出力側とセレクタ907は接続され、セレク
タ907とチャンネル回路805は接続され、指定の信
号をDUTの5ピンに与える。
1を図3に示す。チャンネルボード1枚当たりチャンネ
ル回路を5チャンネルを持つので、225チャンネルの
回路が必要な場合45枚のチャンネルボードを設定す
る。フリップロップとセレクタは対となって時間的位置
に合わせて信号データを取り出し指定のチャンネル回路
に信号を与える。フリップロップf1、f2、f4、f
5は直列に接続して設け、フリップロップf1の出力側
にセレクタ904は接続され、セレクタ904とチャン
ネル回路801は接続され、指定の信号をDUTの1ピ
ンに与える。フリップロップf2の出力側とセレクタ9
05は接続され、セレクタ905とチャンネル回路80
2は接続され、指定の信号をDUTの2ピンに与える。
フリップロップf4の出力側とセレクタ906は接続さ
れ、セレクタ906とチャンネル回路804は接続さ
れ、指定の信号をDUTの4ピンに与える。フリップロ
ップf5の出力側とセレクタ907は接続され、セレク
タ907とチャンネル回路805は接続され、指定の信
号をDUTの5ピンに与える。
【0009】テスタの基準クロックが最初に225発入
力されると、チャンネルボードのフリップフロップf1
は100番目の信号データを選択、フリップフロップf
5は2番目の信号データを選択、フリップフロップf2
25は1番目の信号データを選択するよう設定された場
合、DUTの1ピンには100番目の信号データが、D
UTの5ピンには2番目の信号データが、DUTの22
5ピンには100番目の信号データが読みだされる。次
の基準クロックが入力されると信号データ全体が1つシ
フトするため、DUTの1ピンには0、5ピンには1、
225ピンには0が読みだされる。
力されると、チャンネルボードのフリップフロップf1
は100番目の信号データを選択、フリップフロップf
5は2番目の信号データを選択、フリップフロップf2
25は1番目の信号データを選択するよう設定された場
合、DUTの1ピンには100番目の信号データが、D
UTの5ピンには2番目の信号データが、DUTの22
5ピンには100番目の信号データが読みだされる。次
の基準クロックが入力されると信号データ全体が1つシ
フトするため、DUTの1ピンには0、5ピンには1、
225ピンには0が読みだされる。
【0010】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に掲載されるような効果を奏する。テス
タに分配装置を設けることによって信号データの遅延量
を設定して、分配における時間的位置に合わせて信号デ
ータを取り出すチャンネルボードを設けた。 (1)従来のテスタ1台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは1024チャンネル
のテスタ1台当たり12,288メートル必要とした
が、本発明によってケーブルの使用量は8割削減でき
た。 (2)従来のテスタ1台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは4000チャンネル
のテスタではケーブルの中にテスタが埋没する程大量に
ケーブルを必要とした(48,000メートル)が、本
発明によってケーブルの使用量は8割削減できた。 (3)同じ位相でインピーダンスのマッチングを取りD
UTの全ピンに100種類の信号の中の1種類の信号を
選択させるためには分配ボードとチャンネンルボードの
ケーブル接続には多くの製作工数と熟練技術を要した、
それは従来12,288メートルとか48,000メー
トルのケーブル接続には多くの製作工数と熟練技術を要
したが本発明によってケーブルを8割削減できたので、
製作工数も少なく、特別な技術も要しなくなった。 (4)DUTピンの増加はチャンネルボードの増加にな
る、DUTピン数の増加は時代の流れである、従来の技
術では分配ボードとチャンネンルボードを接続するケー
ブルは増加の一途をたどるが、本発明によって何千チャ
ンネル必要となっても、ケーブルの使用量は従来技術に
対して8割削減される。
ているので以下に掲載されるような効果を奏する。テス
タに分配装置を設けることによって信号データの遅延量
を設定して、分配における時間的位置に合わせて信号デ
ータを取り出すチャンネルボードを設けた。 (1)従来のテスタ1台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは1024チャンネル
のテスタ1台当たり12,288メートル必要とした
が、本発明によってケーブルの使用量は8割削減でき
た。 (2)従来のテスタ1台当たりの分配ボードと対のチャ
ンネルボードを接続するケーブルは4000チャンネル
のテスタではケーブルの中にテスタが埋没する程大量に
ケーブルを必要とした(48,000メートル)が、本
発明によってケーブルの使用量は8割削減できた。 (3)同じ位相でインピーダンスのマッチングを取りD
UTの全ピンに100種類の信号の中の1種類の信号を
選択させるためには分配ボードとチャンネンルボードの
ケーブル接続には多くの製作工数と熟練技術を要した、
それは従来12,288メートルとか48,000メー
トルのケーブル接続には多くの製作工数と熟練技術を要
したが本発明によってケーブルを8割削減できたので、
製作工数も少なく、特別な技術も要しなくなった。 (4)DUTピンの増加はチャンネルボードの増加にな
る、DUTピン数の増加は時代の流れである、従来の技
術では分配ボードとチャンネンルボードを接続するケー
ブルは増加の一途をたどるが、本発明によって何千チャ
ンネル必要となっても、ケーブルの使用量は従来技術に
対して8割削減される。
【図1】本発明の一実施例のブロック図である。
【図2】本発明のテスタに装着の分配装置の一実施例の
ブロック図である。
ブロック図である。
【図3】本発明の分配装置と対のチャンネルボードの一
実施例のブロック図である。
実施例のブロック図である。
【図4】本発明の一実施例の分配装置の出力のタイミン
グチャートである。
グチャートである。
【図5】本発明の一実施例の分配装置と対のチャンネル
ボードのタイミングチャートである。
ボードのタイミングチャートである。
【図6】従来技術の一実施例のブロック図である。
【図7】従来技術の一実施例の等分配回路のブロック図
である。
である。
【図8】従来技術の一実施例のチャンネルボードのブロ
ック図である。
ック図である。
1、2、3、4、5、96、97、98、99 D
UTピン 100、221、222、223、224、225 D
UTピン 300 信号発生器 400 分配ボード 500 等分配回路 900 分配装置 551、555、595 セレクタ回路 501、504、545 セレクタ回路 601、604、645 ケーブル 751、755、795 チャンネルボード 701、704、745 チャンネルボード C1、C2、C3、C4、C5、C96 チャンネル回
路 C98、C99、C100、C221 チャンネル回
路 C222、C223、C224、C225 チャンネル
回路 F1、F2、F5、F225 フリップフロップ f1、f2、f4、f5 フリップフロップ 901、902、903、 セレクタ 904、905、906、907 セレクタ 951、953、955 セレクタ
UTピン 100、221、222、223、224、225 D
UTピン 300 信号発生器 400 分配ボード 500 等分配回路 900 分配装置 551、555、595 セレクタ回路 501、504、545 セレクタ回路 601、604、645 ケーブル 751、755、795 チャンネルボード 701、704、745 チャンネルボード C1、C2、C3、C4、C5、C96 チャンネル回
路 C98、C99、C100、C221 チャンネル回
路 C222、C223、C224、C225 チャンネル
回路 F1、F2、F5、F225 フリップフロップ f1、f2、f4、f5 フリップフロップ 901、902、903、 セレクタ 904、905、906、907 セレクタ 951、953、955 セレクタ
Claims (2)
- 【請求項1】半導体IC試験装置に装着の試験用信号デ
ータを分配する分配装置(900)は、信号発生器(3
00)の信号データを入力するセレクタ(901、90
2、903)を設け、各セレクタ(901、902、9
03)よりそれぞれ選択信号によって選択された信号を
入力するよう接続したフリップフロップ(F1、F2、
F5、F225)を直列に接続して設け、 その直列に接続したフリップフロップ(F1、F2、F
5、F225)の出力を次段のチャンネルボード(75
1)に接続する、 以上を具備することを特徴とする半導体IC試験装置に
関する。 - 【請求項2】半導体IC試験装置に装着のチャンネルボ
ード(751、755、797)は、分配装置(90
0)の出力を入力するチャンネルボード(751、75
5、795)を設け、直列に接続した各々のチャンネル
ボード(751、755、795)に各々セレクタ回路
(551、555、595)と各々セレクタ回路に接続
したチャンネル回路(C1、C2、C3、C4、C5、
C96、C97、C98、C99、C100、C22
1、C222、C223、C224、C225)を設
け、 チャンネル回路(C1、C2、C3、C4、C
5、C96、C97、C98、C99、C100、C2
21、C222、C223、C224、C225)は被
試験用半導体ICのピン(1、2、3、4、5、96、
97、98、99、100、221、222、223、
224、225)に一対で接続できるように設け、 以上を具備することを特徴とする半導体IC試験装置に
関する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6282878A JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ic試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6282878A JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ic試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08122407A true JPH08122407A (ja) | 1996-05-17 |
Family
ID=17658260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6282878A Pending JPH08122407A (ja) | 1994-10-21 | 1994-10-21 | 半導体ic試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08122407A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104678278A (zh) * | 2013-11-28 | 2015-06-03 | 英业达科技有限公司 | 由连接配置提供信号的集成电路测试结构及其测试方法 |
-
1994
- 1994-10-21 JP JP6282878A patent/JPH08122407A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104678278A (zh) * | 2013-11-28 | 2015-06-03 | 英业达科技有限公司 | 由连接配置提供信号的集成电路测试结构及其测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0008380B1 (en) | Electronic circuit assembly for testing module interconnections | |
DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
US7511517B2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
JPH02171668A (ja) | 電子素子のテスト方法 | |
US5487074A (en) | Boundary scan testing using clocked signal | |
EP1666896A1 (en) | Test apparatus | |
JPH0691140B2 (ja) | 半導体集積回路 | |
JP4354235B2 (ja) | 試験装置及び調整方法 | |
JP4351677B2 (ja) | 試験装置 | |
JPH08122407A (ja) | 半導体ic試験装置 | |
KR0163967B1 (ko) | 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 | |
WO2005026758A1 (ja) | 試験装置 | |
US8170164B2 (en) | Transfer clocks for a multi-channel architecture | |
JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
US11340294B2 (en) | Boundary test circuit, memory and boundary test method | |
US6271677B1 (en) | Semiconductor integrated circuit and method for testing the semiconductor integrated circuit | |
JP2602337Y2 (ja) | 診断の高速化回路 | |
JP2648001B2 (ja) | 半導体集積回路 | |
JP2647209B2 (ja) | 電気回路の試験方法 | |
JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
JPS60120269A (ja) | 半導体テスト装置 | |
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
JPH06138186A (ja) | プリント基板実装回路の試験方法 | |
JPH08226956A (ja) | テスト容易化回路 | |
JPH04291178A (ja) | Lsi試験用インタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |