JP4354235B2 - 試験装置及び調整方法 - Google Patents
試験装置及び調整方法 Download PDFInfo
- Publication number
- JP4354235B2 JP4354235B2 JP2003322091A JP2003322091A JP4354235B2 JP 4354235 B2 JP4354235 B2 JP 4354235B2 JP 2003322091 A JP2003322091 A JP 2003322091A JP 2003322091 A JP2003322091 A JP 2003322091A JP 4354235 B2 JP4354235 B2 JP 4354235B2
- Authority
- JP
- Japan
- Prior art keywords
- reference clock
- circuit
- signal
- signal supply
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
(1)複数の信号供給部30が、タイミング信号を出力するタイミングの調整
(2)テストモジュール14の特性に応じた、タイミング信号の位相の調整
(3)複数の信号供給部30を組み合わせた場合における、それぞれの信号供給部30に与えられる基準クロックの位相の調整
まず、複数の信号供給部30が、タイミング信号を出力するタイミングの調整について、図3から図6を用いて説明する。
入力される基準クロック、タイミング信号、フェイルタイミング信号等を受け取り、縦続接続されたフリップフロップは、基準クロックに応じて、受け取った信号を順次次段のフリップフロップに受け渡す。
Claims (13)
- 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するためのタイミング信号を、基準クロックと同期して出力する複数の信号供給部と、
前記基準クロックを、前記複数の信号供給部における、それぞれの信号供給部に分配する基準クロック分配回路と、
前記信号供給部が出力する前記基準クロックを受け取り、前記基準クロック分配回路を介して、前記基準クロックを前記信号供給部にループして入力するループ回路と、
前記信号供給部において前記基準クロックがループする周期を測定するカウンタ部と、
前記カウンタ部が測定したそれぞれの前記信号供給部における前記周期に基づいて、それぞれの前記信号供給部における前記基準クロックの遅延量を調整する制御部と
を備え、
それぞれの前記信号供給部は、
前記基準クロック分配回路から受け取った前記基準クロックを、前記信号供給部の各ブロックに分配する基準クロック通過経路と、
前記基準クロック通過経路の所定の分配点から前記基準クロックが分配され、分配された前記基準クロックに同期して、前記タイミング信号を出力する同期回路と
を有し、
前記ループ回路は、前記分配点を通過した前記基準クロックを受け取る試験装置。 - 前記基準クロック通過経路は、前記基準クロックを前記信号供給部のそれぞれのブロックに分配するための複数の分配点を有し、前記同期回路に前記基準クロックを分配する前記分配点を、前記複数の分配点のうち最も下流に有する
請求項1に記載の試験装置。 - それぞれの前記信号供給部は、
前記基準クロック通過経路における第1分配点から前記基準クロックが分配され、分配された前記基準クロックに基づいて複数の前記タイミング信号を生成するジェネレート回路と、
前記ジェネレート回路が生成した前記複数のタイミング信号のうち、いずれかの前記タイミング信号を選択する第1マトリクス回路と
を更に有し、
前記同期回路は、前記基準クロック通過経路において前記第1分配点より下流に設けられた第2分配点から前記基準クロックが分配され、分配された前記基準クロックに同期して、前記第1マトリクス回路が選択した前記タイミング信号を出力し、
前記ループ回路は、前記第2分配点を通過した前記基準クロックを受け取り、受け取った前記基準クロックをループさせる
請求項1に記載の試験装置。 - それぞれの前記信号供給部は、前記基準クロック通過経路に設けられ前記基準クロックを遅延させる基準クロック用可変遅延回路を更に有し、
前記制御部は、前記カウンタ部が測定したそれぞれの前記信号供給部における前記周期に基づいて、それぞれの前記基準クロック用可変遅延回路の遅延時間を制御することにより、前記同期回路に前記基準クロックが分配されるタイミングを略同一にする
請求項1から3のいずれかに記載の試験装置。 - 前記基準クロックを生成する基準クロック生成部と、
前記電子デバイスの試験に用いる試験パターンを、前記電子デバイスに供給する複数のテストモジュールと
を更に備え、
それぞれの前記信号供給部は、前記基準クロック生成部から受け取った前記基準クロックに基づいて、前記複数のテストモジュールのいずれかを動作させる前記タイミング信号を生成し、前記基準クロックと前記タイミング信号とを同期して出力する
請求項1から4のいずれかに記載の試験装置。 - それぞれの前記信号供給部は、位相の異なる複数の前記タイミング信号を生成し、
前記制御部は、前記信号供給部が生成した前記複数のタイミング信号のうちいずれの前記タイミング信号を、前記複数のテストモジュールのそれぞれに供給させるかを切り替えることにより、前記複数のテストモジュールのそれぞれが、前記電子デバイスに前記試験パターンを供給するタイミングを制御する
請求項5に記載の試験装置。 - 前記ループ回路は、前記複数の信号供給部が出力する前記基準クロックを順次選択してループさせ、
前記カウンタ部は、前記ループ回路が順次ループさせた前記基準クロックに対応する前記信号供給部における前記周期を測定する
請求項5に記載の試験装置。 - 前記ループ回路は、順次選択したそれぞれの前記基準クロックを、略同一の経路でループさせて前記信号供給部に入力する
請求項7に記載の試験装置。 - 前記基準クロック生成部が生成した前記基準クロックを受け取り、受け取った前記基準クロックをそれぞれの前記信号供給部に分配する基準クロック分配回路を更に備え、
前記ループ回路は、順次選択したそれぞれの前記基準クロックを、同一の経路で前記基準クロック分配回路にループし、
前記基準クロック分配回路は、前記ループ回路から受け取った前記基準クロックを、対応する前記信号供給部に入力する
請求項8に記載の試験装置。 - 前記ループ回路は、一の前記信号供給部から受け取る前記基準クロックを連続してループさせ、
前記カウンタ部は、予め定められた時間に、前記基準クロックが何回ループしたかを計数することにより、当該信号供給部における前記周期を測定する
請求項1から9のいずれかに記載の試験装置。 - 前記試験装置は、前記複数のテストモジュールから、一の前記電子デバイスに前記試験パターンを供給可能であり、
前記制御部は、一の前記電子デバイスに前記試験パターンを供給する前記複数のテストモジュールに前記タイミング信号を供給する前記信号供給部における前記周期を略同一とする
請求項5から9のいずれかに記載の試験装置。 - それぞれの前記信号供給部は、タイミング信号を生成するタイミング供給部を複数有し、
それぞれの前記タイミング供給部に、前記同期回路が設けられる
請求項1から11のいずれかに記載の試験装置。 - 電子デバイスを試験するためのタイミング信号を、基準クロックと同期して出力する複数の信号供給部と、前記基準クロックを、前記複数の信号供給部における、それぞれの信号供給部に分配する基準クロック分配回路とを備える試験装置において、前記信号供給部が前記タイミング信号を調整する調整方法であって、
前記信号供給部が出力する前記基準クロックを受け取り、前記基準クロック分配回路を介して、前記基準クロックを前記信号供給部にループして入力するループ段階と、
前記信号供給部において前記基準クロックがループする周期を測定するカウンタ段階と、
前記カウンタ段階において測定したそれぞれの前記信号供給部における前記周期に基づいて、それぞれの前記信号供給部における前記基準クロックの遅延量を調整する制御段階と
を備え、
それぞれの前記信号供給部は、
前記基準クロック分配回路から受け取った前記基準クロックを、前記信号供給部の各ブロックに分配する基準クロック通過経路と、
前記基準クロック通過経路の所定の分配点から前記基準クロックが分配され、分配された前記基準クロックに同期して、前記タイミング信号を出力する同期回路と
を有し、
前記ループ段階において、前記分配点を通過した前記基準クロックを受け取り、前記信号供給部にループして入力する調整方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322091A JP4354235B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び調整方法 |
US10/938,857 US7263643B2 (en) | 2003-09-12 | 2004-09-10 | Test apparatus and testing method |
PCT/JP2004/013233 WO2005026756A1 (ja) | 2003-09-12 | 2004-09-10 | 試験装置及び試験方法 |
EP04787873A EP1666901A4 (en) | 2003-09-12 | 2004-09-10 | TEST APPARATUS AND TEST METHOD |
CNB2004800261398A CN100458458C (zh) | 2003-09-12 | 2004-09-10 | 测试装置及测试方法 |
KR1020067005078A KR20060129165A (ko) | 2003-09-12 | 2004-09-10 | 시험 장치 및 시험 방법 |
TW093127622A TWI340250B (en) | 2003-09-12 | 2004-09-13 | Test apparatus and test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322091A JP4354235B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005091037A JP2005091037A (ja) | 2005-04-07 |
JP4354235B2 true JP4354235B2 (ja) | 2009-10-28 |
Family
ID=34308659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003322091A Expired - Fee Related JP4354235B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び調整方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7263643B2 (ja) |
EP (1) | EP1666901A4 (ja) |
JP (1) | JP4354235B2 (ja) |
KR (1) | KR20060129165A (ja) |
CN (1) | CN100458458C (ja) |
TW (1) | TWI340250B (ja) |
WO (1) | WO2005026756A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080104448A1 (en) * | 2006-10-30 | 2008-05-01 | Kenji Tamura | Testing apparatus for semiconductor device |
US7734976B2 (en) * | 2006-11-30 | 2010-06-08 | Electro Scientific Industries, Inc. | Synchronizing control of test instruments |
US7876118B2 (en) | 2009-02-05 | 2011-01-25 | Advantest Corporation | Test equipment |
JP5633132B2 (ja) * | 2009-09-30 | 2014-12-03 | 日本電気株式会社 | データ伝送システム及び方法、データ送信装置及び受信装置 |
CN102323543B (zh) * | 2011-06-13 | 2013-10-23 | 重庆斯凯力科技有限公司 | 基于虚拟仪器测试温控开关的方法 |
JP2014109531A (ja) * | 2012-12-04 | 2014-06-12 | Toshiba Corp | 半導体検査装置および半導体検査方法 |
CN103728150B (zh) * | 2014-01-17 | 2016-08-17 | 徐州徐工施维英机械有限公司 | 一种混凝土搅拌站的故障检测***和方法 |
CN104750151B (zh) * | 2015-01-29 | 2017-02-01 | 重庆川仪自动化股份有限公司 | 基于pci总线的矩阵电路在温压补偿***中的控制方法 |
CN114764118A (zh) * | 2021-01-14 | 2022-07-19 | 深圳比特微电子科技有限公司 | 测试电路、测试方法和包括测试电路的计算*** |
TWI779714B (zh) * | 2021-07-12 | 2022-10-01 | 瑞昱半導體股份有限公司 | 延遲電路測試方法以及測試電路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2510973B2 (ja) * | 1985-02-01 | 1996-06-26 | 株式会社日立製作所 | 半導体試験装置 |
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
JP3799067B2 (ja) * | 1992-06-05 | 2006-07-19 | 株式会社日立製作所 | Ic試験装置 |
JP3475686B2 (ja) * | 1997-01-10 | 2003-12-08 | 株式会社日立製作所 | Ic試験装置及び信号生成装置 |
JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
JP2002074988A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置および半導体装置のテスト方法 |
JP4651804B2 (ja) * | 2000-11-02 | 2011-03-16 | 株式会社アドバンテスト | 半導体試験装置 |
US6570397B2 (en) * | 2001-08-07 | 2003-05-27 | Agilent Technologies, Inc. | Timing calibration and timing calibration verification of electronic circuit testers |
JP4351677B2 (ja) * | 2003-09-03 | 2009-10-28 | 株式会社アドバンテスト | 試験装置 |
-
2003
- 2003-09-12 JP JP2003322091A patent/JP4354235B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-10 WO PCT/JP2004/013233 patent/WO2005026756A1/ja active Application Filing
- 2004-09-10 US US10/938,857 patent/US7263643B2/en not_active Expired - Fee Related
- 2004-09-10 KR KR1020067005078A patent/KR20060129165A/ko not_active Application Discontinuation
- 2004-09-10 CN CNB2004800261398A patent/CN100458458C/zh active Active
- 2004-09-10 EP EP04787873A patent/EP1666901A4/en not_active Withdrawn
- 2004-09-13 TW TW093127622A patent/TWI340250B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060129165A (ko) | 2006-12-15 |
TW200510745A (en) | 2005-03-16 |
JP2005091037A (ja) | 2005-04-07 |
CN1849518A (zh) | 2006-10-18 |
WO2005026756A1 (ja) | 2005-03-24 |
CN100458458C (zh) | 2009-02-04 |
EP1666901A4 (en) | 2009-08-26 |
US7263643B2 (en) | 2007-08-28 |
EP1666901A1 (en) | 2006-06-07 |
US20050138504A1 (en) | 2005-06-23 |
TWI340250B (en) | 2011-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332392B2 (ja) | 試験装置 | |
JP4354235B2 (ja) | 試験装置及び調整方法 | |
JP2002511590A (ja) | 自動試験装置のための高速リアルタイム状態相互接続 | |
JP4351677B2 (ja) | 試験装置 | |
JP4354236B2 (ja) | 試験装置 | |
JP4721762B2 (ja) | 試験装置 | |
JP4350474B2 (ja) | 試験装置及び書込制御回路 | |
JP2006170761A (ja) | 半導体集積回路テストシステム | |
JP3459036B2 (ja) | Ic試験装置のデータ転送装置 | |
JP2769588B2 (ja) | Ic試験装置内のデータ出力タイミング同期方式 | |
JPH03267779A (ja) | 集積回路試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |