JPH08116092A - 半導体発光素子およびその製法 - Google Patents
半導体発光素子およびその製法Info
- Publication number
- JPH08116092A JPH08116092A JP21562595A JP21562595A JPH08116092A JP H08116092 A JPH08116092 A JP H08116092A JP 21562595 A JP21562595 A JP 21562595A JP 21562595 A JP21562595 A JP 21562595A JP H08116092 A JPH08116092 A JP H08116092A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- compound semiconductor
- emitting device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 格子定数の不整合や熱膨張係数の相違に基づ
く結晶欠陥や転位の発生を極力抑え、かつ、劈開するこ
とができる半導体発光素子およびその製法を提供する。 【解決手段】 ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＩｎＰな
どのIII −Ｖ族化合物半導体基板３のＡｓまたはＰ原子
を最表面とする主面に、チッ化ガリウム系化合物半導体
４〜９を積層して発光素子を構成する。
く結晶欠陥や転位の発生を極力抑え、かつ、劈開するこ
とができる半導体発光素子およびその製法を提供する。 【解決手段】 ＧａＡｓ、ＩｎＡｓ、ＧａＰ、ＩｎＰな
どのIII −Ｖ族化合物半導体基板３のＡｓまたはＰ原子
を最表面とする主面に、チッ化ガリウム系化合物半導体
４〜９を積層して発光素子を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光素子およ
びその製法に関する。さらに詳しくは、青色発光に好適
なチッ化ガリウム系化合物半導体を用いた半導体発光素
子およびその製法に関する。
びその製法に関する。さらに詳しくは、青色発光に好適
なチッ化ガリウム系化合物半導体を用いた半導体発光素
子およびその製法に関する。
【０００２】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
【０００３】また、半導体発光素子とは、ｐｎ接合また
はｐｉｎなどダブルヘテロ接合を有する発光ダイオード
（以下、ＬＥＤという）、スーパルミネッセントダイオ
ード（ＳＬＤ）または半導体レーザダイオード（ＬＤ）
などの光を発生する半導体素子をいう。
はｐｉｎなどダブルヘテロ接合を有する発光ダイオード
（以下、ＬＥＤという）、スーパルミネッセントダイオ
ード（ＳＬＤ）または半導体レーザダイオード（ＬＤ）
などの光を発生する半導体素子をいう。
【０００４】
【従来の技術】従来青色のＬＥＤは赤色や緑色に比べて
輝度が小さく実用化に難点があったが、近年チッ化ガリ
ウム系化合物半導体を用い、Ｍｇをドーパントした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。
輝度が小さく実用化に難点があったが、近年チッ化ガリ
ウム系化合物半導体を用い、Ｍｇをドーパントした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。
【０００５】従来のチッ化ガリウム系のＬＥＤは、たと
えば図５に示されるような構造になっている。このＬＥ
Ｄを製造するには、まずサファイア（Ａｌ2 Ｏ3 単結
晶）基板２１に４００〜７００℃の低温で有機金属化合
物気相成長法（以下、ＭＯＣＶＤ法という）によりキャ
リアガスＨ2 とともに有機金属化合物ガスであるトリメ
チルガリウム（以下、ＴＭＧという）およびアンモニア
（ＮＨ3 ）を供給し、ＧａＮからなる低温バッファ層２
２を０．０１〜０．２μｍ程度形成し、ついで７００〜
１２００℃の高温で同じガスを供給し同じ組成のｎ型の
ＧａＮからなる高温バッファ層２３を２〜５μｍ程度形
成する。
えば図５に示されるような構造になっている。このＬＥ
Ｄを製造するには、まずサファイア（Ａｌ2 Ｏ3 単結
晶）基板２１に４００〜７００℃の低温で有機金属化合
物気相成長法（以下、ＭＯＣＶＤ法という）によりキャ
リアガスＨ2 とともに有機金属化合物ガスであるトリメ
チルガリウム（以下、ＴＭＧという）およびアンモニア
（ＮＨ3 ）を供給し、ＧａＮからなる低温バッファ層２
２を０．０１〜０．２μｍ程度形成し、ついで７００〜
１２００℃の高温で同じガスを供給し同じ組成のｎ型の
ＧａＮからなる高温バッファ層２３を２〜５μｍ程度形
成する。
【０００６】ついで前述のガスにさらにトリメチルアル
ミニウム（以下、ＴＭＡという）のガスを供給してｎ型
のＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）からなるｎ型クラッ
ド層２４を０．１〜０．３μｍ程度形成し、ダブルヘテ
ロ接合形成のためのｎ型クラッド層を形成する。これら
のｎ型層を形成するには、ＳｉＨ4 などの原料ガスを同
時に導入する。
ミニウム（以下、ＴＭＡという）のガスを供給してｎ型
のＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）からなるｎ型クラッ
ド層２４を０．１〜０．３μｍ程度形成し、ダブルヘテ
ロ接合形成のためのｎ型クラッド層を形成する。これら
のｎ型層を形成するには、ＳｉＨ4 などの原料ガスを同
時に導入する。
【０００７】つぎに、クラッド層の組成よりＡｌの量を
減らしＩｎの量を多くしてバンドギャップエネルギーが
クラッド層のそれより小さくなる材料、たとえばＧａy
Ｉｎ1-y Ｎ（０＜ｙ≦１）からなる活性層２５を形成す
る。
減らしＩｎの量を多くしてバンドギャップエネルギーが
クラッド層のそれより小さくなる材料、たとえばＧａy
Ｉｎ1-y Ｎ（０＜ｙ≦１）からなる活性層２５を形成す
る。
【０００８】ついで、ｎ型クラッド層の形成と同じ原料
ガスにさらにｐ型不純物としてのＭｇまたはＺｎのため
のビスシクロペンタジエニルマグネシウム（以下、Ｃｐ
2 Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎと
いう）の有機金属化合物ガスを加えて反応管に導入し、
ｐ型Ａｌx Ｇａ1-x Ｎからなるｐ型クラッド層２６を形
成する。
ガスにさらにｐ型不純物としてのＭｇまたはＺｎのため
のビスシクロペンタジエニルマグネシウム（以下、Ｃｐ
2 Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎと
いう）の有機金属化合物ガスを加えて反応管に導入し、
ｐ型Ａｌx Ｇａ1-x Ｎからなるｐ型クラッド層２６を形
成する。
【０００９】さらにキャップ層２７とするため、前述と
同様のガスを供給してｐ型のＧａＮ層を気相成長させ
る。
同様のガスを供給してｐ型のＧａＮ層を気相成長させ
る。
【００１０】そののち、ＳｉＯ2 などの保護膜を半導体
の成長層表面全面に設け、４００〜８００℃、２０〜６
０分間程度のアニールを行い、ｐ型層であるキャップ層
２７およびｐ型クラッド層２６の活性化を図る。ついで
保護膜を除去したのちｎ型の電極を形成するため、レジ
ストを塗布しパターニングして、図５に示されるよう
に、成長した各半導体層の一部をアルゴンガスおよび塩
素ガス雰囲気でのドライエッチングを行ってｎ型ＧａＮ
からなる高温バッファ層２３を露出させる。ついでＡ
ｕ、Ａｌなどの金属膜をスパッタリングなどにより形成
して両電極２８、２９を形成し、ダイシングすることに
よりＬＥＤチップを形成している。
の成長層表面全面に設け、４００〜８００℃、２０〜６
０分間程度のアニールを行い、ｐ型層であるキャップ層
２７およびｐ型クラッド層２６の活性化を図る。ついで
保護膜を除去したのちｎ型の電極を形成するため、レジ
ストを塗布しパターニングして、図５に示されるよう
に、成長した各半導体層の一部をアルゴンガスおよび塩
素ガス雰囲気でのドライエッチングを行ってｎ型ＧａＮ
からなる高温バッファ層２３を露出させる。ついでＡ
ｕ、Ａｌなどの金属膜をスパッタリングなどにより形成
して両電極２８、２９を形成し、ダイシングすることに
よりＬＥＤチップを形成している。
【００１１】
【発明が解決しようとする課題】従来のチッ化ガリウム
系化合物半導体を用いた半導体発光素子は裏面側がサフ
ァイア基板で絶縁体であるため、裏面側の電極をとるた
めにエッチングなどの複雑なプロセスが必要となる。
系化合物半導体を用いた半導体発光素子は裏面側がサフ
ァイア基板で絶縁体であるため、裏面側の電極をとるた
めにエッチングなどの複雑なプロセスが必要となる。
【００１２】また、サファイア基板は高温に耐えること
ができ、比較的種々の結晶面に合わせることができるた
め有利に用いられているが、サファイア基板とチッ化ガ
リウム系化合物半導体結晶との格子定数はそれぞれ４．
７５８Åと３．１８９Åで相当異なり、さらに熱膨脹係
数も異なるため、図６のＡに示されるように、サファイ
ア基板と接するバッファ層に転位や結晶欠陥が発生し、
その結晶欠陥が動作層であるチッ化ガリウム系化合物半
導体単結晶層にも進展し動作領域が狭くなるとともに、
半導体層の光学的品質も低下するという問題がある。
ができ、比較的種々の結晶面に合わせることができるた
め有利に用いられているが、サファイア基板とチッ化ガ
リウム系化合物半導体結晶との格子定数はそれぞれ４．
７５８Åと３．１８９Åで相当異なり、さらに熱膨脹係
数も異なるため、図６のＡに示されるように、サファイ
ア基板と接するバッファ層に転位や結晶欠陥が発生し、
その結晶欠陥が動作層であるチッ化ガリウム系化合物半
導体単結晶層にも進展し動作領域が狭くなるとともに、
半導体層の光学的品質も低下するという問題がある。
【００１３】さらに、サファイア基板を劈開することは
できず、前述の構造では劈開により半導体発光素子チッ
プを製造することができないため、半導体レーザのよう
に端面が精度のよい平行な２つの鏡面を必要とするデバ
イスには不向きであるという問題がある。
できず、前述の構造では劈開により半導体発光素子チッ
プを製造することができないため、半導体レーザのよう
に端面が精度のよい平行な２つの鏡面を必要とするデバ
イスには不向きであるという問題がある。
【００１４】本発明はこのような問題を解決し、格子定
数の不整合や熱膨張係数の相違に基づく結晶欠陥や転位
の発生を極力抑えた半導体発光素子およびその製法を提
供することを目的とする。
数の不整合や熱膨張係数の相違に基づく結晶欠陥や転位
の発生を極力抑えた半導体発光素子およびその製法を提
供することを目的とする。
【００１５】本発明のさらに他の目的は半導体レーザの
ように端面に平行な２つの鏡面を必要とする半導体発光
素子にもチッ化ガリウム系化合物半導体を用いて劈開に
より端面の鏡面をうることができる半導体発光素子およ
びその製法を提供することを目的とする。
ように端面に平行な２つの鏡面を必要とする半導体発光
素子にもチッ化ガリウム系化合物半導体を用いて劈開に
より端面の鏡面をうることができる半導体発光素子およ
びその製法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の半導体発光素子
は、III-Ｖ族化合物半導体基板上に積層されたチッ化ガ
リウム系化合物半導体層を構成要素とする。
は、III-Ｖ族化合物半導体基板上に積層されたチッ化ガ
リウム系化合物半導体層を構成要素とする。
【００１７】前記チッ化ガリウム系化合物半導体層が、
前記III-Ｖ族化合物半導体のＶ族の原子を最表面とした
基板上に積層されることにより、界面での格子整合が好
ましいものとなる。
前記III-Ｖ族化合物半導体のＶ族の原子を最表面とした
基板上に積層されることにより、界面での格子整合が好
ましいものとなる。
【００１８】前記III-Ｖ族化合物半導体基板がガリウム
ヒ素であると、バッファ層にガリウムを含む構造の半導
体発光素子のために好ましい。
ヒ素であると、バッファ層にガリウムを含む構造の半導
体発光素子のために好ましい。
【００１９】前記III-Ｖ族化合物半導体基板がインジウ
ムヒ素であると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
ムヒ素であると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
【００２０】前記III-Ｖ族化合物半導体基板がガリウム
リンであると、バッファ層にガリウムを含む、または発
光波長が５５０ｎｍ以上の半導体発光素子のために好ま
しい。
リンであると、バッファ層にガリウムを含む、または発
光波長が５５０ｎｍ以上の半導体発光素子のために好ま
しい。
【００２１】前記III-Ｖ族化合物半導体基板がインジウ
ムリンであると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
ムリンであると、バッファ層にインジウムを含む構造の
半導体発光素子のために好ましい。
【００２２】前記チッ化ガリウム系化合物半導体層が、
ｐ型層およびｎ型層を含む複数の層であり、かつ発光の
ための活性層を有することが、簡単に発光素子を実現す
るための構造として好ましい。
ｐ型層およびｎ型層を含む複数の層であり、かつ発光の
ための活性層を有することが、簡単に発光素子を実現す
るための構造として好ましい。
【００２３】前記チッ化ガリウム系化合物半導体層が、
バッファ層、下部クラッド層、活性層、上部クラッド
層、キャップ層からなることが、発光素子が実現するた
めの構造として好ましい。
バッファ層、下部クラッド層、活性層、上部クラッド
層、キャップ層からなることが、発光素子が実現するた
めの構造として好ましい。
【００２４】前記バッファ層がｎ型Ｇａz Ｉｎ1-z Ｎ
（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記活性層がＧａy Ｉｎ1-y Ｎ
（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記キャップ層がｐ型ＧａＮで
あると、ダブルヘテロ構造を有する発光素子を実現する
ために好ましい。
（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記活性層がＧａy Ｉｎ1-y Ｎ
（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記キャップ層がｐ型ＧａＮで
あると、ダブルヘテロ構造を有する発光素子を実現する
ために好ましい。
【００２５】本発明の半導体発光素子の製法は、III-Ｖ
族化合物半導体基板を用意する工程、前記III-Ｖ族化合
物半導体基板の主面上にチッ化ガリウム系化合物半導体
バッファ層を積層する工程、前記バッファ層上にチッ化
ガリウム系化合物半導体からなる下部クラッド層、活性
層、上部クラッド層およびキャップ層を結晶格子を整合
させて順次積層する工程、前記キャップ層上および前記
III-Ｖ族化合物半導体基板の裏面に電極を形成する工
程、および素子ごとにチップを劈開する工程を有する。
族化合物半導体基板を用意する工程、前記III-Ｖ族化合
物半導体基板の主面上にチッ化ガリウム系化合物半導体
バッファ層を積層する工程、前記バッファ層上にチッ化
ガリウム系化合物半導体からなる下部クラッド層、活性
層、上部クラッド層およびキャップ層を結晶格子を整合
させて順次積層する工程、前記キャップ層上および前記
III-Ｖ族化合物半導体基板の裏面に電極を形成する工
程、および素子ごとにチップを劈開する工程を有する。
【００２６】前記バッファ層を積層する工程は、低温に
より低温バッファ層を形成する工程と、それに続いて高
温で高温バッファ層を形成する工程であることが、クラ
ッド層や活性層の結晶欠陥や転位の発生を防止する上で
好ましい。
より低温バッファ層を形成する工程と、それに続いて高
温で高温バッファ層を形成する工程であることが、クラ
ッド層や活性層の結晶欠陥や転位の発生を防止する上で
好ましい。
【００２７】前記バッファ層がｎ型Ｇａz Ｉｎ1-z Ｎ
（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記活性層がＧａy Ｉｎ1-y Ｎ
（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記キャップ層がｐ型ＧａＮで
あることが、ダブルヘテロ構造を有する発光素子を実現
するために好ましい。
（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記活性層がＧａy Ｉｎ1-y Ｎ
（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記キャップ層がｐ型ＧａＮで
あることが、ダブルヘテロ構造を有する発光素子を実現
するために好ましい。
【００２８】前記III-Ｖ族化合物半導体基板が、Ｖ族の
原子を最表面とする面を主面として用意されていること
が、界面での良好な格子整合のために好ましい。
原子を最表面とする面を主面として用意されていること
が、界面での良好な格子整合のために好ましい。
【００２９】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子を製法に従って説明する。図１は本
発明の半導体発光素子の製法の一実施形態の工程断面説
明図、図２〜４は本発明の半導体発光素子の具体的な実
施例の断面説明図である。
明の半導体発光素子を製法に従って説明する。図１は本
発明の半導体発光素子の製法の一実施形態の工程断面説
明図、図２〜４は本発明の半導体発光素子の具体的な実
施例の断面説明図である。
【００３０】まず、図１（ａ）に示されるように、Ｇａ
Ａｓ基板、ＩｎＡｓ基板、ＧａＰ基板もしくはＩｎＰ基
板などのIII-Ｖ族化合物半導体基板３を用意する。いず
れの基板３を用いるときも主面は（１１１）面を使用
し、また、最表面にＶ族原子、すなわちＡｓもしくはＰ
が露呈した状態とする（以下、（１１１）Ａ面とい
う）。このような基板をうるには、Ｘ線回折で（１１
１）面方向を決定して、（１１１）面に平行に切断し、
表面の原子半径が大きい方の面が（１１１）Ａ面である
ため、表面をトンネル電流顕微鏡で観察して（１１１）
Ａ面が基板表面になるように加工することによりえられ
る。
Ａｓ基板、ＩｎＡｓ基板、ＧａＰ基板もしくはＩｎＰ基
板などのIII-Ｖ族化合物半導体基板３を用意する。いず
れの基板３を用いるときも主面は（１１１）面を使用
し、また、最表面にＶ族原子、すなわちＡｓもしくはＰ
が露呈した状態とする（以下、（１１１）Ａ面とい
う）。このような基板をうるには、Ｘ線回折で（１１
１）面方向を決定して、（１１１）面に平行に切断し、
表面の原子半径が大きい方の面が（１１１）Ａ面である
ため、表面をトンネル電流顕微鏡で観察して（１１１）
Ａ面が基板表面になるように加工することによりえられ
る。
【００３１】つぎに図１（ｂ）に示されるように、この
基板３を反応炉内に配設し、チッ化ガリウム系化合物半
導体Ａｌv Ｇａw Ｉｎ1-v-w Ｎ（０≦ｖ＜１、０＜ｗ≦
１、０＜ｘ＋ｗ≦１）からなる低温バッファ層４を０．
０１〜０．２μｍ程度、高温バッファ層５を２〜５μｍ
程度設ける。チッ化ガリウム系化合物半導体を成長させ
て直接クラッド層や活性層となるチッ化ガリウム系化合
物半導体単結晶としようとすると、格子不整合に基づく
結晶欠陥や転位が発生してしまうが、低温バッファ層４
および高温バッファ層５を設けることで、クラッド層や
活性層は、きれいな結晶状態でえられるが、高温バッフ
ァ層５はクラッド層の一部とすることもできる。この低
温バッファ層４は、ＭＯＣＶＤ法によって４００〜７０
０℃で、多結晶膜として０．０１〜０．２μｍ成長させ
られるものである。これに続いて、７００〜１２００℃
の高温で高温バッファ層５が成長させられる。この高温
バッファ層５を成長する際に低温で多結晶膜として成長
した低温バッファ層４も単結晶化し、高温バッファ層５
と整合化される。
基板３を反応炉内に配設し、チッ化ガリウム系化合物半
導体Ａｌv Ｇａw Ｉｎ1-v-w Ｎ（０≦ｖ＜１、０＜ｗ≦
１、０＜ｘ＋ｗ≦１）からなる低温バッファ層４を０．
０１〜０．２μｍ程度、高温バッファ層５を２〜５μｍ
程度設ける。チッ化ガリウム系化合物半導体を成長させ
て直接クラッド層や活性層となるチッ化ガリウム系化合
物半導体単結晶としようとすると、格子不整合に基づく
結晶欠陥や転位が発生してしまうが、低温バッファ層４
および高温バッファ層５を設けることで、クラッド層や
活性層は、きれいな結晶状態でえられるが、高温バッフ
ァ層５はクラッド層の一部とすることもできる。この低
温バッファ層４は、ＭＯＣＶＤ法によって４００〜７０
０℃で、多結晶膜として０．０１〜０．２μｍ成長させ
られるものである。これに続いて、７００〜１２００℃
の高温で高温バッファ層５が成長させられる。この高温
バッファ層５を成長する際に低温で多結晶膜として成長
した低温バッファ層４も単結晶化し、高温バッファ層５
と整合化される。
【００３２】つぎに図１（ｃ）に示されるように、ｎ型
クラッド層６、ノンドープまたはｎ型もしくはｐ型の活
性層７、ｐ型クラッド層８、キャップ層９を順次形成す
る。クラッド層６、８は通常０．１〜２μｍ程度の厚さ
に形成され、活性層７は０．０２〜０．２μｍ程度の厚
さに形成される。活性層７は結晶欠陥や転位が発生しえ
ない程度に非常に薄く形成されるが、クラッド層は薄く
するのに限界があり、厚いため、これらが異種材料で構
成されると歪みが入り易く、高温バッファ層５とともに
厚い層は同じ組成の材料で形成されることが好ましい。
クラッド層６、ノンドープまたはｎ型もしくはｐ型の活
性層７、ｐ型クラッド層８、キャップ層９を順次形成す
る。クラッド層６、８は通常０．１〜２μｍ程度の厚さ
に形成され、活性層７は０．０２〜０．２μｍ程度の厚
さに形成される。活性層７は結晶欠陥や転位が発生しえ
ない程度に非常に薄く形成されるが、クラッド層は薄く
するのに限界があり、厚いため、これらが異種材料で構
成されると歪みが入り易く、高温バッファ層５とともに
厚い層は同じ組成の材料で形成されることが好ましい。
【００３３】前述のクラッド層などの半導体層でｎ型層
にするためには、Ｓｉ、Ｇｅ、Ｓｎ、ＴｅなどをＳｉＨ
4 、ＧｅＨ4 、ＳｎＨ4 、ＴｅＨ4 などのガスとして反
応ガス内に混入することによりえられる。またｐ型層を
形成するためには、ＭｇやＺｎをＣｐ2 ＭｇやＤＭＺｎ
の有機金属ガスとして原料ガスに混入することによりｐ
型層とすることができる。このｐ型層はキャップ層９上
にＳｉＯ2 などからなる保護膜を設けて４００〜８００
℃でアニール処理をすることにより、または電子線を照
射することによりＭｇと化合したＨ（キャリヤガスとし
てのＨ2 や反応ガスであるＮＨ3 ガスのＨが化合する）
を切り離してＭｇを動き易くし、低抵抗化することがで
きる。
にするためには、Ｓｉ、Ｇｅ、Ｓｎ、ＴｅなどをＳｉＨ
4 、ＧｅＨ4 、ＳｎＨ4 、ＴｅＨ4 などのガスとして反
応ガス内に混入することによりえられる。またｐ型層を
形成するためには、ＭｇやＺｎをＣｐ2 ＭｇやＤＭＺｎ
の有機金属ガスとして原料ガスに混入することによりｐ
型層とすることができる。このｐ型層はキャップ層９上
にＳｉＯ2 などからなる保護膜を設けて４００〜８００
℃でアニール処理をすることにより、または電子線を照
射することによりＭｇと化合したＨ（キャリヤガスとし
てのＨ2 や反応ガスであるＮＨ3 ガスのＨが化合する）
を切り離してＭｇを動き易くし、低抵抗化することがで
きる。
【００３４】この例では、活性層７の両側をｐ型層とｎ
型層の両クラッド層６、８により挟むダブルヘテロ接合
構造とされ、クラッド層６、８は活性層７のバンドギャ
ップエネルギーより大きなバンドギャップエネルギーを
有する材料で構成されている。前述のＡｌv Ｇａw Ｉｎ
1-v-w Ｎの材料でバンドギャップエネルギーを大きくす
るには、ｖを大きくし、１−ｖ−ｗを小さくすることに
よりえられる。このようなバンドギャップエネルギーを
有するクラッド層６、８でサンドイッチ構造とすること
により、活性層に注入されたキャリアが発光層である活
性層とクラッド層のあいだにできるエネルギー障壁で閉
じ込められるため、単純な同一材料でｐｎ接合を作った
ホモ接合構造より発光再結合の確立が格段に向上し、発
光効率も高くなる。しかし本発明の製法はこのようなダ
ブルヘテロ接合構造に限定されることはなく、ホモ接合
やヘテロ接合のｐｎ接合でも成長する半導体層の組成を
変えるだけで同様に適用される。また、半導体レーザで
ストライプ溝を形成することにより屈折率導波構造とす
る半導体発光素子なども同様に製造できる。なお、キャ
ップ層９は電極との接触抵抗を減少させるためのもの
で、０．２〜２μｍ程度の厚さに形成される。
型層の両クラッド層６、８により挟むダブルヘテロ接合
構造とされ、クラッド層６、８は活性層７のバンドギャ
ップエネルギーより大きなバンドギャップエネルギーを
有する材料で構成されている。前述のＡｌv Ｇａw Ｉｎ
1-v-w Ｎの材料でバンドギャップエネルギーを大きくす
るには、ｖを大きくし、１−ｖ−ｗを小さくすることに
よりえられる。このようなバンドギャップエネルギーを
有するクラッド層６、８でサンドイッチ構造とすること
により、活性層に注入されたキャリアが発光層である活
性層とクラッド層のあいだにできるエネルギー障壁で閉
じ込められるため、単純な同一材料でｐｎ接合を作った
ホモ接合構造より発光再結合の確立が格段に向上し、発
光効率も高くなる。しかし本発明の製法はこのようなダ
ブルヘテロ接合構造に限定されることはなく、ホモ接合
やヘテロ接合のｐｎ接合でも成長する半導体層の組成を
変えるだけで同様に適用される。また、半導体レーザで
ストライプ溝を形成することにより屈折率導波構造とす
る半導体発光素子なども同様に製造できる。なお、キャ
ップ層９は電極との接触抵抗を減少させるためのもの
で、０．２〜２μｍ程度の厚さに形成される。
【００３５】つぎに、前述のように、半導体層の表面に
ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＧａＡｓ、ＩｎＰなどの保護膜
を設けて４００〜８００℃で２０〜６０分間程度のアニ
ール処理を行うか、保護膜を設けないで、直接表面から
３〜２０ｋＶ程度の加速電圧の電子線照射をする。その
結果、ｐ型層のドーパントであるＭｇとＨとの結合が切
られ、活性化が達成され、ｐ型層の低抵抗化が図られ
る。
ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＧａＡｓ、ＩｎＰなどの保護膜
を設けて４００〜８００℃で２０〜６０分間程度のアニ
ール処理を行うか、保護膜を設けないで、直接表面から
３〜２０ｋＶ程度の加速電圧の電子線照射をする。その
結果、ｐ型層のドーパントであるＭｇとＨとの結合が切
られ、活性化が達成され、ｐ型層の低抵抗化が図られ
る。
【００３６】ついで、Ａｕ、Ａｌなどの電極材料を蒸着
やスパッタ法などにより成膜し、裏面側には全面に下部
（ｎ側）電極１１が形成され、表面側はＬＥＤのばあい
は発光領域を確保するため、または半導体レーザのばあ
いは電流注入領域を規制するため、中心部のみパターニ
ングして上部（ｐ側）電極１０が形成され、そののち各
チップに劈開することにより、図１（ｄ）に斜視図で示
されるように半導体発光素子チップが形成される。
やスパッタ法などにより成膜し、裏面側には全面に下部
（ｎ側）電極１１が形成され、表面側はＬＥＤのばあい
は発光領域を確保するため、または半導体レーザのばあ
いは電流注入領域を規制するため、中心部のみパターニ
ングして上部（ｐ側）電極１０が形成され、そののち各
チップに劈開することにより、図１（ｄ）に斜視図で示
されるように半導体発光素子チップが形成される。
【００３７】この半導体発光素子チップをリードフレー
ムに載置し、ワイヤボンディングしたのちエポキシ樹脂
でモールドすることによりＬＥＤが完成する。
ムに載置し、ワイヤボンディングしたのちエポキシ樹脂
でモールドすることによりＬＥＤが完成する。
【００３８】本発明によれば、チッ化ガリウム系化合物
半導体層を成長するための基板として、ＧａＡｓ基板、
ＩｎＡｓ基板、ＧａＰ基板もしくはＩｎＰ基板などのII
I-Ｖ族化合物半導体基板を用いるため、半導体成長層と
基板との格子定数や熱膨張係数は非常に近くなり、界面
での格子欠陥や転位は発生しにくい。とくに、従来用い
られていたサファイア基板と比べて、熱膨脹係数はＧａ
Ｎに近くなるので、製造工程中の熱処理による格子の歪
みの発生率が著しく低下する。
半導体層を成長するための基板として、ＧａＡｓ基板、
ＩｎＡｓ基板、ＧａＰ基板もしくはＩｎＰ基板などのII
I-Ｖ族化合物半導体基板を用いるため、半導体成長層と
基板との格子定数や熱膨張係数は非常に近くなり、界面
での格子欠陥や転位は発生しにくい。とくに、従来用い
られていたサファイア基板と比べて、熱膨脹係数はＧａ
Ｎに近くなるので、製造工程中の熱処理による格子の歪
みの発生率が著しく低下する。
【００３９】これらの基板の主面としては、従来のサフ
ァイア基板のＣ面にも最も近い面が選ばれ、かつ、最表
面がＶ族の原子となる状態で用いることにより、チッ化
ガリウム系化合物半導体層とのあいだに格子不整合が発
生し難く、かつ、それに基因して動作層とするチッ化ガ
リウム系化合物半導体単結晶層にまで転位や結晶欠陥が
広がり難くなる。最表面がＶ族の原子であると、基板表
面のチッ化が行われやすく、積層されるチッ化ガリウム
系化合物半導体層の結晶面が規則正しく揃い易くなる。
ァイア基板のＣ面にも最も近い面が選ばれ、かつ、最表
面がＶ族の原子となる状態で用いることにより、チッ化
ガリウム系化合物半導体層とのあいだに格子不整合が発
生し難く、かつ、それに基因して動作層とするチッ化ガ
リウム系化合物半導体単結晶層にまで転位や結晶欠陥が
広がり難くなる。最表面がＶ族の原子であると、基板表
面のチッ化が行われやすく、積層されるチッ化ガリウム
系化合物半導体層の結晶面が規則正しく揃い易くなる。
【００４０】さらに、バッファ層とクラッド層の１μｍ
以上に厚く形成される層の半導体単結晶層の組成を同じ
にすることにより、きれいな劈開面がえられ、鏡面がえ
られ易くなる。
以上に厚く形成される層の半導体単結晶層の組成を同じ
にすることにより、きれいな劈開面がえられ、鏡面がえ
られ易くなる。
【００４１】また、バッファ層のIII 族原子と同じ原子
を含む基板材料を使えばバッファ層と基板との界面の歪
が小さいという効果もある。
を含む基板材料を使えばバッファ層と基板との界面の歪
が小さいという効果もある。
【００４２】
【実施例】つぎに、さらに具体的な発光素子により本発
明を詳細に説明する。
明を詳細に説明する。
【００４３】実施例１ 図２は本発明の製法により製造したチッ化ガリウム系化
合物半導体を用いたダブルヘテロ接合ＬＥＤの断面説明
図である。チッ化ガリウム系化合物半導体としてＡｌv
Ｇａw Ｉｎ1-v-w Ｎ（０≦ｖ＜１、０＜ｗ≦１、０＜ｖ
＋ｗ≦１）を用い、Ａｌ、Ｇａ、Ｉｎの比率を変えるこ
とによりダブルヘテロ接合を形成したものである。
合物半導体を用いたダブルヘテロ接合ＬＥＤの断面説明
図である。チッ化ガリウム系化合物半導体としてＡｌv
Ｇａw Ｉｎ1-v-w Ｎ（０≦ｖ＜１、０＜ｗ≦１、０＜ｖ
＋ｗ≦１）を用い、Ａｌ、Ｇａ、Ｉｎの比率を変えるこ
とによりダブルヘテロ接合を形成したものである。
【００４４】まず、前述の図１（ａ）に示されるような
５０〜５００μｍの厚さに形成されたＧａＡｓ、ＩｎＡ
ｓ、ＧａＰまたはＩｎＰからなる基板の表面に４００〜
７００℃の低温でｎ型Ａｌv Ｇａw Ｉｎ1-v-w Ｎ（０≦
ｖ＜１、０＜ｗ≦１、０＜ｖ＋ｗ≦１、たとえばｖ＝
０、ｗ＝１）からなる低温バッファ層４を０．０１〜
０．２μｍ程度ＭＯＣＶＤ法により成長し、ついで７０
０〜１２００℃の高温で低温バッファ層４と同じ組成の
ｎ型Ａｌv Ｇａw Ｉｎ1-v-w Ｎからなる高温バッファ層
５を２〜５μｍ程度の厚さに設けた。さらに７００〜１
２００℃でｎ型Ａｌx Ｇａy Ｉｎ1-x-y Ｎ（０＜ｘ＜
１、０＜ｙ＜１、０＜ｘ＋ｙ≦１、ｖ≦ｘ、たとえばｘ
＋ｙ＝１）からなるｎ型クラッド層６を０．１〜２μｍ
程度の厚さに設け、ノンドープのＡｌp Ｇａq Ｉｎ
1-p-q Ｎ（０≦ｐ＜１、０＜ｑ≦１、０＜ｐ＋ｑ＜１、
ｐ＜ｘ、１−ｐ−ｑ＞１−ｘ−ｙ、たとえばｐ＝０）か
らなる活性層７を０．０２〜０．１μｍ程度の厚さに成
長させ、さらにｐ型Ａｌx Ｇａy Ｉｎ1-x-y Ｎからなる
ｐ型クラッド層８を０．１〜２μｍ程度成長させた。そ
の上にＡｌr Ｇａs Ｉｎ1-r-s Ｎ（０≦ｒ＜１、０＜ｓ
≦１、０＜ｒ＋ｓ≦１、ｒ≦ｘ）からなるキャップ層９
を０．２〜２μｍ程度の厚さ設ける。
５０〜５００μｍの厚さに形成されたＧａＡｓ、ＩｎＡ
ｓ、ＧａＰまたはＩｎＰからなる基板の表面に４００〜
７００℃の低温でｎ型Ａｌv Ｇａw Ｉｎ1-v-w Ｎ（０≦
ｖ＜１、０＜ｗ≦１、０＜ｖ＋ｗ≦１、たとえばｖ＝
０、ｗ＝１）からなる低温バッファ層４を０．０１〜
０．２μｍ程度ＭＯＣＶＤ法により成長し、ついで７０
０〜１２００℃の高温で低温バッファ層４と同じ組成の
ｎ型Ａｌv Ｇａw Ｉｎ1-v-w Ｎからなる高温バッファ層
５を２〜５μｍ程度の厚さに設けた。さらに７００〜１
２００℃でｎ型Ａｌx Ｇａy Ｉｎ1-x-y Ｎ（０＜ｘ＜
１、０＜ｙ＜１、０＜ｘ＋ｙ≦１、ｖ≦ｘ、たとえばｘ
＋ｙ＝１）からなるｎ型クラッド層６を０．１〜２μｍ
程度の厚さに設け、ノンドープのＡｌp Ｇａq Ｉｎ
1-p-q Ｎ（０≦ｐ＜１、０＜ｑ≦１、０＜ｐ＋ｑ＜１、
ｐ＜ｘ、１−ｐ−ｑ＞１−ｘ−ｙ、たとえばｐ＝０）か
らなる活性層７を０．０２〜０．１μｍ程度の厚さに成
長させ、さらにｐ型Ａｌx Ｇａy Ｉｎ1-x-y Ｎからなる
ｐ型クラッド層８を０．１〜２μｍ程度成長させた。そ
の上にＡｌr Ｇａs Ｉｎ1-r-s Ｎ（０≦ｒ＜１、０＜ｓ
≦１、０＜ｒ＋ｓ≦１、ｒ≦ｘ）からなるキャップ層９
を０．２〜２μｍ程度の厚さ設ける。
【００４５】前記構造で、両クラッド層６、８は同じ組
成で、かつ、これらの層は活性層７の組成よりバンドギ
ャップエネルギーが大きい組成で形成されている。すな
わち、Ａｌの量を多くして、Ｉｎの量を少なくすること
によりバンドギャップエネルギーの大きい材料がえら
れ、バンドギャップエネルギーの大きい材料からなるク
ラッド層６、８によりバンドギャップエネルギーが小さ
い材料からなる活性層７がサンドイッチされる構造にな
っており、活性層に注入されたキャリアをエネルギー障
壁で閉じ込め、発光効率を高くしている。
成で、かつ、これらの層は活性層７の組成よりバンドギ
ャップエネルギーが大きい組成で形成されている。すな
わち、Ａｌの量を多くして、Ｉｎの量を少なくすること
によりバンドギャップエネルギーの大きい材料がえら
れ、バンドギャップエネルギーの大きい材料からなるク
ラッド層６、８によりバンドギャップエネルギーが小さ
い材料からなる活性層７がサンドイッチされる構造にな
っており、活性層に注入されたキャリアをエネルギー障
壁で閉じ込め、発光効率を高くしている。
【００４６】そののち前述のように電子線照射によりｐ
型層の低抵抗化を図り、電極を形成して劈開することに
より０．５カンデラ（ｃｄ）の輝度のダブルヘテロ接合
の青色ＬＥＤがえられた。
型層の低抵抗化を図り、電極を形成して劈開することに
より０．５カンデラ（ｃｄ）の輝度のダブルヘテロ接合
の青色ＬＥＤがえられた。
【００４７】本実施例によれば、バンドギャップエネル
ギーの小さい材料からなる活性層をサンドイッチ構造と
するダブルヘテロ接合としているため、発光効率を高め
ることができるとともに、クラッド層やバッファ層など
の厚い半導体層は同じ組成の材料で構成し、異なる組成
の半導体層は結晶欠陥が生じない程度の薄さに形成され
ているため、欠陥のない膜質の優れた半導体層がえら
れ、さらに劈開が容易となる。
ギーの小さい材料からなる活性層をサンドイッチ構造と
するダブルヘテロ接合としているため、発光効率を高め
ることができるとともに、クラッド層やバッファ層など
の厚い半導体層は同じ組成の材料で構成し、異なる組成
の半導体層は結晶欠陥が生じない程度の薄さに形成され
ているため、欠陥のない膜質の優れた半導体層がえら
れ、さらに劈開が容易となる。
【００４８】実施例２ 本実施例は半導体レーザの実施例で、図３に断面説明図
が示されるように、各層の形成および電極の形成までは
実施例１と全く同様に形成し、電極形成後に上部電極１
１の両側のキャップ層９およびｐ型クラッド層８の上部
をエッチングしてメサ型形状にしたものである。このよ
うな構造にすることにより電流を活性層の中心部だけに
集中させることができ、しかも劈開により端面が鏡面に
なっているため、端面で反射させて発振させることがで
き、出力が０．２ｍＷの青色半導体レーザがえられた。
が示されるように、各層の形成および電極の形成までは
実施例１と全く同様に形成し、電極形成後に上部電極１
１の両側のキャップ層９およびｐ型クラッド層８の上部
をエッチングしてメサ型形状にしたものである。このよ
うな構造にすることにより電流を活性層の中心部だけに
集中させることができ、しかも劈開により端面が鏡面に
なっているため、端面で反射させて発振させることがで
き、出力が０．２ｍＷの青色半導体レーザがえられた。
【００４９】実施例３ 本実施例はｐｎ接合のＬＥＤの実施例で、図４にその断
面説明図が示されるように、ＧａＡｓ基板、ＩｎＡｓ基
板、ＧａＰ基板もしくはＩｎＰ基板などのなかから選ば
れたIII-Ｖ族化合物半導体基板３にｎ型ＧａＮからなる
低温バッファ層４を０．０１〜０．２μｍ程度、ｎ型Ｇ
ａＮからなる高温バッファ層５を２〜５μｍ程度の厚さ
だけ実施例１と同様の条件で成長し、そののちｎ型Ａｌ
t Ｇａ1-t Ｎ（０≦ｔ＜１）からなるｎ型層１２を０．
１〜１μｍ程度、ｐ型Ｉｎu Ｇａ1-u Ｎ（０≦ｕ＜１）
からなるｐ型層（活性層）１３を０．１〜１μｍ程度、
それぞれ成膜し、ついでｐ型Ａｌz Ｇａ1-z Ｎ（０≦ｚ
＜１）からなるキャップ層１４を成膜し、ｐ型層１３に
３〜２０ｋＶの加速電圧で電子線照射をし、アニールを
行ったのち、下部（ｎ側）電極１１および上部（ｐ側）
電極１０を形成し、ヘテロ接合のｐｎ接合ＬＥＤを製造
した。このヘテロ接合構造とすることによりホモ接合の
ｐｎ接合ＬＥＤよりも発光効率が増大し、０．２カンデ
ラ（ｃｄ）の輝度の青色ＬＥＤがえられた。
面説明図が示されるように、ＧａＡｓ基板、ＩｎＡｓ基
板、ＧａＰ基板もしくはＩｎＰ基板などのなかから選ば
れたIII-Ｖ族化合物半導体基板３にｎ型ＧａＮからなる
低温バッファ層４を０．０１〜０．２μｍ程度、ｎ型Ｇ
ａＮからなる高温バッファ層５を２〜５μｍ程度の厚さ
だけ実施例１と同様の条件で成長し、そののちｎ型Ａｌ
t Ｇａ1-t Ｎ（０≦ｔ＜１）からなるｎ型層１２を０．
１〜１μｍ程度、ｐ型Ｉｎu Ｇａ1-u Ｎ（０≦ｕ＜１）
からなるｐ型層（活性層）１３を０．１〜１μｍ程度、
それぞれ成膜し、ついでｐ型Ａｌz Ｇａ1-z Ｎ（０≦ｚ
＜１）からなるキャップ層１４を成膜し、ｐ型層１３に
３〜２０ｋＶの加速電圧で電子線照射をし、アニールを
行ったのち、下部（ｎ側）電極１１および上部（ｐ側）
電極１０を形成し、ヘテロ接合のｐｎ接合ＬＥＤを製造
した。このヘテロ接合構造とすることによりホモ接合の
ｐｎ接合ＬＥＤよりも発光効率が増大し、０．２カンデ
ラ（ｃｄ）の輝度の青色ＬＥＤがえられた。
【００５０】
【発明の効果】本発明によれば、基板が絶縁基板でない
ため、下部側の電極を基板の裏面に形成すればよく、従
来のように上面側からエッチングして下部の導電型層を
露出させて電極を形成する必要がない。そのため、ドラ
イエッチング工程が不要になり、構造プロセスが簡単に
なるとともにエッチング時に発生しやすいコンタミネー
ションによる抵抗に基因する特性劣化も生じない。
ため、下部側の電極を基板の裏面に形成すればよく、従
来のように上面側からエッチングして下部の導電型層を
露出させて電極を形成する必要がない。そのため、ドラ
イエッチング工程が不要になり、構造プロセスが簡単に
なるとともにエッチング時に発生しやすいコンタミネー
ションによる抵抗に基因する特性劣化も生じない。
【００５１】基板材料の特性として、ガリウムヒ素は、
バッファ層にガリウムを含む構造、インジウムヒ素は、
バッファ層にインジウムを含む構造、ガリウムリンは、
５５０ｎｍ以上の波長の発光素子、またはバッファ層に
ガリウムを含む構造、インジウムリンは、バッファ層に
インジウムを含む構造の各半導体発光素子で特性のすぐ
れた発光素子がえられる。
バッファ層にガリウムを含む構造、インジウムヒ素は、
バッファ層にインジウムを含む構造、ガリウムリンは、
５５０ｎｍ以上の波長の発光素子、またはバッファ層に
ガリウムを含む構造、インジウムリンは、バッファ層に
インジウムを含む構造の各半導体発光素子で特性のすぐ
れた発光素子がえられる。
【００５２】基板となる化合物半導体結晶の格子定数な
どが近いため整合しやすく、結晶欠陥や転位の発生を防
止できる。その結果、半導体層が高品質になり、素子の
発光効率や寿命が向上する。また、クラッド層などの厚
い層と同種の結晶が揃うことになり容易に劈開すること
ができ、簡単に鏡面をうることができる。その結果、青
色の半導体レーザも容易にうることができる。
どが近いため整合しやすく、結晶欠陥や転位の発生を防
止できる。その結果、半導体層が高品質になり、素子の
発光効率や寿命が向上する。また、クラッド層などの厚
い層と同種の結晶が揃うことになり容易に劈開すること
ができ、簡単に鏡面をうることができる。その結果、青
色の半導体レーザも容易にうることができる。
【図１】本発明の半導体発光素子の一実施形態を製造工
程に従って示す図である。
程に従って示す図である。
【図２】本発明の半導体発光素子の一実施例のＬＥＤの
断面説明図である。
断面説明図である。
【図３】本発明の半導体発光素子の他の実施例の半導体
レーザの断面説明図である。
レーザの断面説明図である。
【図４】本発明の半導体発光素子のさらに他の実施例の
ＬＥＤの断面説明図である。
ＬＥＤの断面説明図である。
【図５】従来のＧａＮ系ＬＥＤの断面説明図である。
【図６】従来のサファイア基板上に形成されたバッファ
層に発生する転位の状況を説明する図である。
層に発生する転位の状況を説明する図である。
３ 基板 ４ 低温バッファ層 ５ 高温バッファ層 ６ ｎ型クラッド層 ７ 活性層 ８ ｐ型クラッド層 １２ ｎ型層 １３ ｐ型層
Claims (13)
- 【請求項１】 III-Ｖ族化合物半導体基板上に積層され
たチッ化ガリウム系化合物半導体層を構成要素とする半
導体発光素子。 - 【請求項２】 前記チッ化ガリウム系化合物半導体層
が、前記III-Ｖ族化合物半導体のＶ族の原子を最表面と
する面を主面とした基板上に積層されている請求項１記
載の半導体発光素子。 - 【請求項３】 前記III-Ｖ族化合物半導体基板が、ガリ
ウムヒ素である請求項１または２記載の半導体発光素
子。 - 【請求項４】 前記III-Ｖ族化合物半導体基板が、イン
ジウムヒ素である請求項１または２記載の半導体発光素
子。 - 【請求項５】 前記III-Ｖ族化合物半導体基板が、ガリ
ウムリンである請求項１または２記載の半導体発光素
子。 - 【請求項６】 前記III-Ｖ族化合物半導体基板が、イン
ジウムリンである請求項１または２記載の半導体発光素
子。 - 【請求項７】 前記チッ化ガリウム系化合物半導体層
が、ｐ型層およびｎ型層を含む複数の層であり、かつ、
発光のための活性層を有する請求項１、２、３、４、５
または６記載の半導体発光素子。 - 【請求項８】 前記チッ化ガリウム系化合物半導体層
が、バッファ層、下部クラッド層、活性層、上部クラッ
ド層、キャップ層からなる請求項１、２、３、４、５、
６または７記載の半導体発光素子。 - 【請求項９】 前記バッファ層がｎ型Ｇａz Ｉｎ1-z Ｎ
（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記活性層がＧａyＩｎ1-y Ｎ
（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇａ
1-x Ｎ（０＜ｘ＜１）、前記キャップ層がｐ型ＧａＮで
ある請求項８記載の半導体発光素子。 - 【請求項１０】 III-Ｖ族化合物半導体基板を用意する
工程、前記III-Ｖ族化合物半導体基板の主面上にチッ化
ガリウム系化合物半導体バッファ層を積層する工程、前
記バッファ層上にチッ化ガリウム系化合物半導体からな
る下部クラッド層、活性層、上部クラッド層およびキャ
ップ層を結晶格子を整合させて順次積層する工程、前記
キャップ層上および前記III-Ｖ族化合物半導体基板の裏
面に電極を形成する工程、および素子ごとにチップを劈
開する工程、からなる半導体発光素子の製法。 - 【請求項１１】 前記バッファ層を積層する工程は、低
温により低温バッファ層を形成する工程と、それに続い
て高温で高温バッファ層を形成する工程とからなる請求
項１０記載の半導体発光素子の製法。 - 【請求項１２】 前記バッファ層がｎ型Ｇａz Ｉｎ1-z
Ｎ（０＜ｚ≦１）、前記下部クラッド層がｎ型Ａｌx Ｇ
ａ1-x Ｎ（０≦ｘ＜１）、前記活性層がＧａy Ｉｎ1-y
Ｎ（０＜ｙ≦１）、前記上部クラッド層がｐ型Ａｌx Ｇ
ａ1-x Ｎ（０≦ｘ＜１）、前記キャップ層がｐ型ＧａＮ
である請求項１０または１１記載の半導体発光素子の製
法。 - 【請求項１３】 前記III-Ｖ族化合物半導体基板が、Ｖ
族の原子を最表面とする面を主面として用意されている
請求項８、９または１０記載の半導体発光素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21562595A JPH08116092A (ja) | 1994-08-26 | 1995-08-24 | 半導体発光素子およびその製法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20248194 | 1994-08-26 | ||
| JP21562595A JPH08116092A (ja) | 1994-08-26 | 1995-08-24 | 半導体発光素子およびその製法 |
| JP6-202481 | 1998-08-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116092A true JPH08116092A (ja) | 1996-05-07 |
Family
ID=26513413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21562595A Pending JPH08116092A (ja) | 1994-08-26 | 1995-08-24 | 半導体発光素子およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116092A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264835A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | 化合物半導体発光素子およびその製造方法 |
| JPH08264836A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | 化合物半導体発光素子およびその製造方法 |
| EP0817282A2 (en) * | 1996-06-25 | 1998-01-07 | Sumitomo Electric Industries, Ltd | Semiconductor device |
| KR100501015B1 (ko) * | 1996-05-31 | 2005-10-12 | 스미토모덴키고교가부시키가이샤 | 발광소자와발광소자용웨이퍼및그제조방법 |
| JP2009272656A (ja) * | 2009-08-20 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体発光素子及びその製造方法 |
-
1995
- 1995-08-24 JP JP21562595A patent/JPH08116092A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264835A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | 化合物半導体発光素子およびその製造方法 |
| JPH08264836A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | 化合物半導体発光素子およびその製造方法 |
| KR100501015B1 (ko) * | 1996-05-31 | 2005-10-12 | 스미토모덴키고교가부시키가이샤 | 발광소자와발광소자용웨이퍼및그제조방법 |
| EP0817282A2 (en) * | 1996-06-25 | 1998-01-07 | Sumitomo Electric Industries, Ltd | Semiconductor device |
| EP0817282A3 (en) * | 1996-06-25 | 1998-10-14 | Sumitomo Electric Industries, Ltd | Semiconductor device |
| US5909036A (en) * | 1996-06-25 | 1999-06-01 | Sumitomo Electric Industries, Ltd. | Group III-V nitride semiconductor device |
| JP2009272656A (ja) * | 2009-08-20 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体発光素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974667B2 (ja) | 半導体発光素子の製法 | |
| US6087681A (en) | GaN semiconductor light emitting device having a group III-V substrate | |
| JP3448450B2 (ja) | 発光素子およびその製造方法 | |
| US6617061B2 (en) | Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device | |
| EP1178543A1 (en) | Semiconductor light emitting device | |
| US20020094002A1 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2006332205A (ja) | 窒化物半導体発光素子 | |
| EP1196971B1 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| WO1993023883A1 (en) | Integrated heterostructure of group ii-vi semiconductor materials including epitaxial ohmic contact and method of fabricating same | |
| JPH0897468A (ja) | 半導体発光素子 | |
| JP3561536B2 (ja) | 半導体発光素子 | |
| JP2000150959A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3325713B2 (ja) | 半導体発光素子の製法 | |
| JP3458007B2 (ja) | 半導体発光素子 | |
| JP3571401B2 (ja) | 半導体発光素子の製法 | |
| JP2000114599A (ja) | 半導体発光素子 | |
| JPH0851235A (ja) | 半導体発光素子の製法 | |
| JPH0864912A (ja) | 半導体発光素子およびその製法 | |
| JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 | |
| JPH0864913A (ja) | 半導体発光素子およびその製法 | |
| JP2000174343A (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JPH0897469A (ja) | 半導体発光素子 | |
| JPH0883956A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |