JPH08114649A - 半導体集積回路装置のテスト装置および方法 - Google Patents
半導体集積回路装置のテスト装置および方法Info
- Publication number
- JPH08114649A JPH08114649A JP6251123A JP25112394A JPH08114649A JP H08114649 A JPH08114649 A JP H08114649A JP 6251123 A JP6251123 A JP 6251123A JP 25112394 A JP25112394 A JP 25112394A JP H08114649 A JPH08114649 A JP H08114649A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- test
- cae
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 専用のテスト治具を用いることなく、CAE
からの一貫したテスト方法を考慮して、開発期間の短
縮、コスト低減、CAEデータの有効活用、半導体集積
回路装置の不良箇所特定率の向上、テスト回路変更の容
易性を解決し、CAEを用いた機能テストのテスタビリ
ティが向上できる半導体集積回路装置のテスト技術を提
供する。 【構成】 テスト対象となる半導体集積回路装置のテス
ト回路を作成する論理シミュレーション用CAE1と、
この論理シミュレーション用CAE1に接続された半導
体集積回路装置の実チップシミュレータ2とから構成さ
れる半導体集積回路装置のテスト装置とされ、実チップ
シミュレータ2による動作結果と、論理シミュレーショ
ン用CAE1による動作結果とが比較されて半導体集積
回路装置の機能測定が行われる。
からの一貫したテスト方法を考慮して、開発期間の短
縮、コスト低減、CAEデータの有効活用、半導体集積
回路装置の不良箇所特定率の向上、テスト回路変更の容
易性を解決し、CAEを用いた機能テストのテスタビリ
ティが向上できる半導体集積回路装置のテスト技術を提
供する。 【構成】 テスト対象となる半導体集積回路装置のテス
ト回路を作成する論理シミュレーション用CAE1と、
この論理シミュレーション用CAE1に接続された半導
体集積回路装置の実チップシミュレータ2とから構成さ
れる半導体集積回路装置のテスト装置とされ、実チップ
シミュレータ2による動作結果と、論理シミュレーショ
ン用CAE1による動作結果とが比較されて半導体集積
回路装置の機能測定が行われる。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
テスト技術に関し、特に論理シミュレーション用CAE
(Computer Aided Engineering)を用いたテスト装置に
おいて、実チップシミュレータとのインタフェースによ
って機能テストのテスタビリティの向上が可能とされる
半導体集積回路装置のテスト装置および方法に適用して
有効な技術に関する。
テスト技術に関し、特に論理シミュレーション用CAE
(Computer Aided Engineering)を用いたテスト装置に
おいて、実チップシミュレータとのインタフェースによ
って機能テストのテスタビリティの向上が可能とされる
半導体集積回路装置のテスト装置および方法に適用して
有効な技術に関する。
【0002】
【従来の技術】従来、半導体集積回路装置のテスト技術
において、この半導体集積回路装置の一例としてのMC
M(Multi Chip Module )の機能テストは、たとえば図
5に示すようなテストプログラム、テスト用マイコン、
テストパターン発生回路および測定部などから構成され
るテスト対象となるMCMに対応する専用のテスト治具
を用いて行われている。
において、この半導体集積回路装置の一例としてのMC
M(Multi Chip Module )の機能テストは、たとえば図
5に示すようなテストプログラム、テスト用マイコン、
テストパターン発生回路および測定部などから構成され
るテスト対象となるMCMに対応する専用のテスト治具
を用いて行われている。
【0003】すなわち、この専用テスト治具によるテス
ト方法は、テスト対象となるMCMの周辺にテスト回路
を設け、このテスト回路の中にはテストプログラムを内
蔵したROMと、テストプログラムを実行するテスト用
マイコンのマイクロプロセッサとが備えられている。
ト方法は、テスト対象となるMCMの周辺にテスト回路
を設け、このテスト回路の中にはテストプログラムを内
蔵したROMと、テストプログラムを実行するテスト用
マイコンのマイクロプロセッサとが備えられている。
【0004】そして、まずMCMにテスト回路のテスト
パターン発生回路を通じてテスト信号が入力され、MC
Mはこのテスト信号に対する出力信号をテスト回路の測
定部に返し、測定部ではこの信号のタイミングや電圧レ
ベルなどを判定することによって、あらかじめ設定され
た期待値と比較することによってMCMのテストが行わ
れる。
パターン発生回路を通じてテスト信号が入力され、MC
Mはこのテスト信号に対する出力信号をテスト回路の測
定部に返し、測定部ではこの信号のタイミングや電圧レ
ベルなどを判定することによって、あらかじめ設定され
た期待値と比較することによってMCMのテストが行わ
れる。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
な専用テスト治具によるテスト技術においては、種類の
異なる半導体集積回路装置のそれぞれに対応するテスト
治具が必要となるために、ハードウェアおよびソフトウ
ェアの開発に時間がかかり、多大なマンパワーを必要と
し、さらにテスト治具のコストも高くなるという問題が
生じる。
な専用テスト治具によるテスト技術においては、種類の
異なる半導体集積回路装置のそれぞれに対応するテスト
治具が必要となるために、ハードウェアおよびソフトウ
ェアの開発に時間がかかり、多大なマンパワーを必要と
し、さらにテスト治具のコストも高くなるという問題が
生じる。
【0006】また、近年のように各設計工程において人
手作業を計算機で援用するCAEなどで半導体集積回路
装置が設計されている場合には、このCAE上に存在す
る設計データをテストのために活用することができない
という問題も生じる。
手作業を計算機で援用するCAEなどで半導体集積回路
装置が設計されている場合には、このCAE上に存在す
る設計データをテストのために活用することができない
という問題も生じる。
【0007】そこで、本発明の目的は、従来のような専
用のテスト治具を用いないこと、CAEからの一貫した
テスト方法を考慮して、開発期間の短縮、コストの低
減、CAEデータの有効活用、半導体集積回路装置の不
良箇所特定率の向上、さらにテスト回路変更の容易性に
ついて解決し、CAEを用いた機能テストのテスタビリ
ティを向上させることでができる半導体集積回路装置の
テスト装置および方法を提供することにある。
用のテスト治具を用いないこと、CAEからの一貫した
テスト方法を考慮して、開発期間の短縮、コストの低
減、CAEデータの有効活用、半導体集積回路装置の不
良箇所特定率の向上、さらにテスト回路変更の容易性に
ついて解決し、CAEを用いた機能テストのテスタビリ
ティを向上させることでができる半導体集積回路装置の
テスト装置および方法を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0010】すなわち、本発明の半導体集積回路装置の
テスト装置は、CAEを用いることを特徴とするもので
あり、テスト対象となる半導体集積回路装置のテスト回
路を作成する論理シミュレーション用CAEと、この論
理シミュレーション用CAEに接続された半導体集積回
路装置の実チップシミュレータとを有し、実チップシミ
ュレータにテスト対象となる半導体集積回路装置を実装
し、その動作結果と論理シミュレーション用CAEのテ
スト回路による動作結果とを比較して、半導体集積回路
装置の機能測定を行うものである。
テスト装置は、CAEを用いることを特徴とするもので
あり、テスト対象となる半導体集積回路装置のテスト回
路を作成する論理シミュレーション用CAEと、この論
理シミュレーション用CAEに接続された半導体集積回
路装置の実チップシミュレータとを有し、実チップシミ
ュレータにテスト対象となる半導体集積回路装置を実装
し、その動作結果と論理シミュレーション用CAEのテ
スト回路による動作結果とを比較して、半導体集積回路
装置の機能測定を行うものである。
【0011】この場合に、論理シミュレーション用CA
Eのテスト回路を、テストパターン発生手段と測定手段
とから構成し、特に半導体集積回路装置の選別を行う場
合には、テストパターン発生手段の情報による半導体集
積回路装置と同等の機能を持つ半導体モデルを用いたシ
ミュレーション結果を期待値としたり、またはこれに相
当する情報を外部から入力して、テストパターン発生手
段の情報による実チップシミュレータにおける半導体集
積回路装置を動作させた結果値を測定手段に戻し、この
測定手段において、シミュレーション結果による期待値
と、半導体集積回路装置を動作させた結果値とを比較す
るようにしたものである。
Eのテスト回路を、テストパターン発生手段と測定手段
とから構成し、特に半導体集積回路装置の選別を行う場
合には、テストパターン発生手段の情報による半導体集
積回路装置と同等の機能を持つ半導体モデルを用いたシ
ミュレーション結果を期待値としたり、またはこれに相
当する情報を外部から入力して、テストパターン発生手
段の情報による実チップシミュレータにおける半導体集
積回路装置を動作させた結果値を測定手段に戻し、この
測定手段において、シミュレーション結果による期待値
と、半導体集積回路装置を動作させた結果値とを比較す
るようにしたものである。
【0012】さらに、特に半導体集積回路装置の作成段
階の評価を行う場合には、実チップシミュレータにおけ
る半導体集積回路装置を動作させた結果値に基づいて、
テストパターン発生手段および半導体モデルのパラメー
タ値を変更したり、またアナログ的な機能における選別
を行う場合には、実チップシミュレータにおける半導体
集積回路装置を動作させた結果値を半導体テスタなどに
より測定するようにしたものである。
階の評価を行う場合には、実チップシミュレータにおけ
る半導体集積回路装置を動作させた結果値に基づいて、
テストパターン発生手段および半導体モデルのパラメー
タ値を変更したり、またアナログ的な機能における選別
を行う場合には、実チップシミュレータにおける半導体
集積回路装置を動作させた結果値を半導体テスタなどに
より測定するようにしたものである。
【0013】また、本発明の半導体集積回路装置のテス
ト方法は、論理シミュレーション用CAE上でテスト対
象の半導体集積回路装置のテストパターン発生手段を作
成し、論理シミュレーション用CAEとインタフェース
のとれる実チップシミュレータにより半導体集積回路装
置を動作させ、その出力結果を論理シミュレーション用
CAE上で作成した測定手段に戻し、この測定手段にお
いて、論理シミュレーション用CAE上で半導体集積回
路装置と同等の機能を持つ半導体モデルを用いたシミュ
レーション結果と、実チップシミュレータにおける半導
体集積回路装置の動作結果とを比較して半導体集積回路
装置の機能測定を行うものである。
ト方法は、論理シミュレーション用CAE上でテスト対
象の半導体集積回路装置のテストパターン発生手段を作
成し、論理シミュレーション用CAEとインタフェース
のとれる実チップシミュレータにより半導体集積回路装
置を動作させ、その出力結果を論理シミュレーション用
CAE上で作成した測定手段に戻し、この測定手段にお
いて、論理シミュレーション用CAE上で半導体集積回
路装置と同等の機能を持つ半導体モデルを用いたシミュ
レーション結果と、実チップシミュレータにおける半導
体集積回路装置の動作結果とを比較して半導体集積回路
装置の機能測定を行うものである。
【0014】
【作用】前記した半導体集積回路装置のテスト装置およ
び方法によれば、テスト対象となる半導体集積回路装置
の実チップシミュレータの他に、この半導体集積回路装
置のテスト回路を作成する論理シミュレーション用CA
Eを有することにより、テスト対象となる半導体集積回
路装置のテスト回路を論理シミュレーション用CAE上
で作成することができる。
び方法によれば、テスト対象となる半導体集積回路装置
の実チップシミュレータの他に、この半導体集積回路装
置のテスト回路を作成する論理シミュレーション用CA
Eを有することにより、テスト対象となる半導体集積回
路装置のテスト回路を論理シミュレーション用CAE上
で作成することができる。
【0015】すなわち、論理シミュレーション用CAE
ではテスト回路を作成し、このテスト回路はテストパタ
ーン発生手段と測定手段とからなる。このテストパター
ン発生手段では、テストに必要な信号を作成し、また測
定手段では実チップシミュレータより出力される信号の
測定を行い、さらにこの測定手段にはテストの期待値が
記憶されており、実チップシミュレータの出力との比較
を行う。
ではテスト回路を作成し、このテスト回路はテストパタ
ーン発生手段と測定手段とからなる。このテストパター
ン発生手段では、テストに必要な信号を作成し、また測
定手段では実チップシミュレータより出力される信号の
測定を行い、さらにこの測定手段にはテストの期待値が
記憶されており、実チップシミュレータの出力との比較
を行う。
【0016】また、論理シミュレーション用CAE上で
は、半導体集積回路装置の半導体モデルをシミュレーシ
ョンし、その結果を期待値として使用したり、またはこ
れに相当する情報を外部から入力して期待値として使用
する。
は、半導体集積回路装置の半導体モデルをシミュレーシ
ョンし、その結果を期待値として使用したり、またはこ
れに相当する情報を外部から入力して期待値として使用
する。
【0017】一方、実チップシミュレータは、論理シミ
ュレーション用CAEからテストに必要な信号を受け取
り、それに合わせた信号を発生させ、半導体集積回路装
置を動作させる。この動作結果である信号を論理シミュ
レーション用CAEまたは半導体テスタに出力する。な
お、半導体テスタへは信号をそのまま出力する。
ュレーション用CAEからテストに必要な信号を受け取
り、それに合わせた信号を発生させ、半導体集積回路装
置を動作させる。この動作結果である信号を論理シミュ
レーション用CAEまたは半導体テスタに出力する。な
お、半導体テスタへは信号をそのまま出力する。
【0018】また、半導体テスタでは、実チップシミュ
レータまたは実チップより受け取った信号の測定を行
い、この場合に論理シミュレーション用CAEより受け
取ったシミュレーション結果を期待値として用いる。
レータまたは実チップより受け取った信号の測定を行
い、この場合に論理シミュレーション用CAEより受け
取ったシミュレーション結果を期待値として用いる。
【0019】以上により、論理シミュレーション用CA
Eの測定手段において、実チップシミュレータにおける
半導体集積回路装置による動作結果と、論理シミュレー
ション用CAEによる期待値とを比較することにより、
半導体集積回路装置の良否選別を行うことができる。
Eの測定手段において、実チップシミュレータにおける
半導体集積回路装置による動作結果と、論理シミュレー
ション用CAEによる期待値とを比較することにより、
半導体集積回路装置の良否選別を行うことができる。
【0020】また、実チップシミュレータにおける半導
体集積回路装置の動作結果に基づいて、テストパターン
発生手段および半導体モデルのパラメータ値を変更する
ことにより、半導体集積回路装置の作成段階における評
価を行うことができ、さらに半導体集積回路装置の動作
結果を半導体テスタによって測定することにより、半導
体集積回路装置のアナログ的な機能における良否選別を
可能とすることができる。
体集積回路装置の動作結果に基づいて、テストパターン
発生手段および半導体モデルのパラメータ値を変更する
ことにより、半導体集積回路装置の作成段階における評
価を行うことができ、さらに半導体集積回路装置の動作
結果を半導体テスタによって測定することにより、半導
体集積回路装置のアナログ的な機能における良否選別を
可能とすることができる。
【0021】これにより、論理シミュレーション用CA
Eの設計データを有効に活用し、テスト対象となる半導
体集積回路装置のテスト回路の作成期間を短縮すること
ができ、またテスト回路も容易に変更することができ、
さらに従来の専用のテスト治具の作成に比べて個々の製
品にかかるコストを安くすることができる。
Eの設計データを有効に活用し、テスト対象となる半導
体集積回路装置のテスト回路の作成期間を短縮すること
ができ、またテスト回路も容易に変更することができ、
さらに従来の専用のテスト治具の作成に比べて個々の製
品にかかるコストを安くすることができる。
【0022】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【0023】(実施例1)図1は本発明の実施例1であ
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
【0024】まず、図1により本実施例の半導体集積回
路装置のテスト装置の構成を説明する。
路装置のテスト装置の構成を説明する。
【0025】本実施例の半導体集積回路装置のテスト装
置は、たとえばCAEを用いた半導体集積回路装置のテ
スト装置であって、テスト対象となる半導体集積回路装
置のテスト回路を作成する論理シミュレーション用CA
E1と、この論理シミュレーション用CAE1に接続さ
れた半導体集積回路装置の実チップシミュレータ2とか
ら構成され、実チップシミュレータ2による動作結果
と、論理シミュレーション用CAE1による動作結果と
が比較されて半導体集積回路装置の機能測定が行われる
ようになっている。
置は、たとえばCAEを用いた半導体集積回路装置のテ
スト装置であって、テスト対象となる半導体集積回路装
置のテスト回路を作成する論理シミュレーション用CA
E1と、この論理シミュレーション用CAE1に接続さ
れた半導体集積回路装置の実チップシミュレータ2とか
ら構成され、実チップシミュレータ2による動作結果
と、論理シミュレーション用CAE1による動作結果と
が比較されて半導体集積回路装置の機能測定が行われる
ようになっている。
【0026】論理シミュレーション用CAE1は、半導
体集積回路装置と同等の機能を持つ半導体モデル3と、
テスト回路としてのテストパターン発生回路(テストパ
ターン発生手段)4および測定部(測定手段)5とから
構成されている。テストパターン発生回路4では、テス
トに必要な入力パターンおよびタイミング情報が作成さ
れ、このテスト情報が実チップシミュレータ2に出力さ
れるとともに、このテスト情報によって半導体モデル3
がシミュレーションされる。
体集積回路装置と同等の機能を持つ半導体モデル3と、
テスト回路としてのテストパターン発生回路(テストパ
ターン発生手段)4および測定部(測定手段)5とから
構成されている。テストパターン発生回路4では、テス
トに必要な入力パターンおよびタイミング情報が作成さ
れ、このテスト情報が実チップシミュレータ2に出力さ
れるとともに、このテスト情報によって半導体モデル3
がシミュレーションされる。
【0027】また、測定部5では、半導体モデル3のシ
ミュレーション結果がテストの期待値として取り扱われ
ており、さらにこの測定部5において、実チップシミュ
レータ2より出力される出力パターンおよびタイミング
情報との比較が行われ、実チップシミュレータ2の半導
体集積回路装置の測定が行われるようになっている。
ミュレーション結果がテストの期待値として取り扱われ
ており、さらにこの測定部5において、実チップシミュ
レータ2より出力される出力パターンおよびタイミング
情報との比較が行われ、実チップシミュレータ2の半導
体集積回路装置の測定が行われるようになっている。
【0028】なお、この論理シミュレーション用CAE
1において、この中でのテストパターン、期待値などは
すべてCAEのデータであり、個々の回路が持っている
ものではない。
1において、この中でのテストパターン、期待値などは
すべてCAEのデータであり、個々の回路が持っている
ものではない。
【0029】実チップシミュレータ2は、テスト対象と
なるMCM(半導体集積回路装置)6と、このMCM6
のシミュレーションのためのパターンコントローラ7、
タイミング発生器8および信号発生器9とから構成され
ている。この実チップシミュレータ2において、論理シ
ミュレーション用CAE1から入力される入力パターン
およびタイミング情報が受け取られ、パターンコントロ
ーラ7、タイミング発生器8および信号発生器9を通じ
てそれに合わせた電気的信号が発生される。
なるMCM(半導体集積回路装置)6と、このMCM6
のシミュレーションのためのパターンコントローラ7、
タイミング発生器8および信号発生器9とから構成され
ている。この実チップシミュレータ2において、論理シ
ミュレーション用CAE1から入力される入力パターン
およびタイミング情報が受け取られ、パターンコントロ
ーラ7、タイミング発生器8および信号発生器9を通じ
てそれに合わせた電気的信号が発生される。
【0030】MCM6は、タイミング発生器8および信
号発生器9からの電気的信号によって動作され、この動
作結果である出力パターンやタイミング情報は論理シミ
ュレーション用CAE1に出力されるようになってい
る。なお、このMCM6は、数個から数十個のIC(In
tegrated Circuit)チップを同一パッケージ内で相互に
結線して1つのモジュールとしたものである。
号発生器9からの電気的信号によって動作され、この動
作結果である出力パターンやタイミング情報は論理シミ
ュレーション用CAE1に出力されるようになってい
る。なお、このMCM6は、数個から数十個のIC(In
tegrated Circuit)チップを同一パッケージ内で相互に
結線して1つのモジュールとしたものである。
【0031】次に、本実施例の作用について、実際にM
CM6の機能測定を行う場合を説明する。
CM6の機能測定を行う場合を説明する。
【0032】まず、論理シミュレーション用CAE1に
おいて、テストパターン発生回路4でテストに必要な入
力パターンおよびタイミング情報を作り出す。そして、
この入力パターンおよびタイミング情報によって半導体
モデル3をシミュレーションし、その結果を実チップシ
ミュレータ2のテスト対象となるMCM6の期待値とし
て測定部5に記憶する。
おいて、テストパターン発生回路4でテストに必要な入
力パターンおよびタイミング情報を作り出す。そして、
この入力パターンおよびタイミング情報によって半導体
モデル3をシミュレーションし、その結果を実チップシ
ミュレータ2のテスト対象となるMCM6の期待値とし
て測定部5に記憶する。
【0033】一方、論理シミュレーション用CAE1の
テストパターン発生回路4で作成された入力パターンお
よびタイミング情報を実チップシミュレータ2に送る。
そして、実チップシミュレータ2において、入力パター
ンおよびタイミング情報を受け取り、パターンコントロ
ーラ7とタイミング発生器8によって処理した後に信号
発生器9によって電気的信号に変換する。
テストパターン発生回路4で作成された入力パターンお
よびタイミング情報を実チップシミュレータ2に送る。
そして、実チップシミュレータ2において、入力パター
ンおよびタイミング情報を受け取り、パターンコントロ
ーラ7とタイミング発生器8によって処理した後に信号
発生器9によって電気的信号に変換する。
【0034】さらに、この電気的信号によって実際にテ
スト対象となるMCM6を動作させ、この動作結果とし
ての出力パターンおよびタイミング情報を実チップシミ
ュレータ2から論理シミュレーション用CAE1の測定
部5に送る。そして、測定部5において、半導体モデル
3のシミュレーション結果による期待値と、実際のMC
M6の動作結果としての出力パターンおよびタイミング
情報とを比較する。
スト対象となるMCM6を動作させ、この動作結果とし
ての出力パターンおよびタイミング情報を実チップシミ
ュレータ2から論理シミュレーション用CAE1の測定
部5に送る。そして、測定部5において、半導体モデル
3のシミュレーション結果による期待値と、実際のMC
M6の動作結果としての出力パターンおよびタイミング
情報とを比較する。
【0035】これにより、MCM6の機能測定におい
て、測定部5による比較測定に基づいた良否判定によっ
て、機能テストによるMCM6の良品または不良品の選
別を行うことができる。
て、測定部5による比較測定に基づいた良否判定によっ
て、機能テストによるMCM6の良品または不良品の選
別を行うことができる。
【0036】従って、本実施例の半導体集積回路装置の
テスト装置によれば、実チップシミュレータ2に接続さ
れる論理シミュレーション用CAE1上で、テスト対象
となるMCM6のテスト回路としてのテストパターン発
生回路4および測定部5を作成することにより、論理シ
ミュレーション用CAE1の測定部5において、実チッ
プシミュレータ2におけるMCM6の動作結果と、論理
シミュレーション用CAE1における半導体モデル3の
動作結果の期待値とを比較することによって、MCM6
の良否選別の機能測定を行うことができる。
テスト装置によれば、実チップシミュレータ2に接続さ
れる論理シミュレーション用CAE1上で、テスト対象
となるMCM6のテスト回路としてのテストパターン発
生回路4および測定部5を作成することにより、論理シ
ミュレーション用CAE1の測定部5において、実チッ
プシミュレータ2におけるMCM6の動作結果と、論理
シミュレーション用CAE1における半導体モデル3の
動作結果の期待値とを比較することによって、MCM6
の良否選別の機能測定を行うことができる。
【0037】この場合に、テストパターン発生回路4お
よび測定部5によるテスト回路を論理シミュレーション
用CAE1上で作成することができるので、論理シミュ
レーション用CAE1による設計データを有効に活用
し、さらにテスト回路を容易に作成することができる上
に、このテスト回路の作成期間が短縮できる。また、従
来の専用のテスト治具を作成する場合に比べて、それぞ
れのMCM6にかかるコストを安くすることもできる。
よび測定部5によるテスト回路を論理シミュレーション
用CAE1上で作成することができるので、論理シミュ
レーション用CAE1による設計データを有効に活用
し、さらにテスト回路を容易に作成することができる上
に、このテスト回路の作成期間が短縮できる。また、従
来の専用のテスト治具を作成する場合に比べて、それぞ
れのMCM6にかかるコストを安くすることもできる。
【0038】(実施例2)図2は本発明の実施例2であ
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
【0039】本実施例の半導体集積回路装置のテスト装
置は、実施例1と同様にCAEを用いた半導体集積回路
装置のテスト装置であって、テスト対象となるMCM
(半導体集積回路装置)6のテスト回路を作成する論理
シミュレーション用CAE1aと、この論理シミュレー
ション用CAE1aに接続されたMCM6の実チップシ
ミュレータ2とから構成され、実施例1との相違点は、
実施例1における半導体モデルのシミュレーション結果
に相当する情報を外部から入力する点である。
置は、実施例1と同様にCAEを用いた半導体集積回路
装置のテスト装置であって、テスト対象となるMCM
(半導体集積回路装置)6のテスト回路を作成する論理
シミュレーション用CAE1aと、この論理シミュレー
ション用CAE1aに接続されたMCM6の実チップシ
ミュレータ2とから構成され、実施例1との相違点は、
実施例1における半導体モデルのシミュレーション結果
に相当する情報を外部から入力する点である。
【0040】すなわち、本実施例の論理シミュレーショ
ン用CAE1aは、図2に示すように、テスト回路とし
てのテストパターン発生回路(テストパターン発生手
段)4aおよび測定部(測定手段)5aとから構成さ
れ、論理シミュレーションCAE1a上での期待値を半
導体モデルのシミュレーション結果ではなく、論理シミ
ュレーション用CAE1aの外部から半導体モデルのシ
ミュレーション結果と同等の情報を設定することができ
るようになっている。
ン用CAE1aは、図2に示すように、テスト回路とし
てのテストパターン発生回路(テストパターン発生手
段)4aおよび測定部(測定手段)5aとから構成さ
れ、論理シミュレーションCAE1a上での期待値を半
導体モデルのシミュレーション結果ではなく、論理シミ
ュレーション用CAE1aの外部から半導体モデルのシ
ミュレーション結果と同等の情報を設定することができ
るようになっている。
【0041】従って、本実施例においても、論理シミュ
レーション用CAE1aの測定部5aにおいて、実チッ
プシミュレータ2におけるMCM6の動作結果と、外部
から論理シミュレーション用CAE1aに入力される期
待値とを比較することによってMCM6の良否選別の機
能測定を行うことができ、この場合にも実施例1と同様
に、論理シミュレーション用CAE1a上でテスト回路
を作成することができるので、論理シミュレーション用
CAE1aによる設計データの有効活用、テスト回路作
成の容易化および作成期間の短縮化、コストの低減を可
能とすることができる。
レーション用CAE1aの測定部5aにおいて、実チッ
プシミュレータ2におけるMCM6の動作結果と、外部
から論理シミュレーション用CAE1aに入力される期
待値とを比較することによってMCM6の良否選別の機
能測定を行うことができ、この場合にも実施例1と同様
に、論理シミュレーション用CAE1a上でテスト回路
を作成することができるので、論理シミュレーション用
CAE1aによる設計データの有効活用、テスト回路作
成の容易化および作成期間の短縮化、コストの低減を可
能とすることができる。
【0042】(実施例3)図3は本発明の実施例3であ
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
【0043】本実施例の半導体集積回路装置のテスト装
置は、実施例1および2と同様にCAEを用いた半導体
集積回路装置のテスト装置であって、テスト対象となる
MCM(半導体集積回路装置)6のテスト回路を作成す
る論理シミュレーション用CAE1bと、この論理シミ
ュレーション用CAE1bに接続されたMCM6の実チ
ップシミュレータ2とから構成され、実施例1および2
との相違点は、実施例1および2のようなMCM6の良
否選別の機能測定ではなく、作成段階における評価のた
めの機能測定を行う点である。
置は、実施例1および2と同様にCAEを用いた半導体
集積回路装置のテスト装置であって、テスト対象となる
MCM(半導体集積回路装置)6のテスト回路を作成す
る論理シミュレーション用CAE1bと、この論理シミ
ュレーション用CAE1bに接続されたMCM6の実チ
ップシミュレータ2とから構成され、実施例1および2
との相違点は、実施例1および2のようなMCM6の良
否選別の機能測定ではなく、作成段階における評価のた
めの機能測定を行う点である。
【0044】すなわち、本実施例の論理シミュレーショ
ン用CAE1bは、図3に示すように、MCM6の半導
体モデル3b、テスト回路としてのテストパターン発生
回路(テストパターン発生手段)4bおよび測定部(測
定手段)5bに加えて、さらにパラメータ変更部10が
追加されて構成され、測定部5bで比較された結果をテ
ストパターン発生回路4bおよび半導体モデル3bにフ
ィードバックし、これらのパラメータをパラメータ変更
部10により変更して、テストパターン発生回路4bお
よび半導体モデル3bのパラメータを設定することがで
きるようになっている。
ン用CAE1bは、図3に示すように、MCM6の半導
体モデル3b、テスト回路としてのテストパターン発生
回路(テストパターン発生手段)4bおよび測定部(測
定手段)5bに加えて、さらにパラメータ変更部10が
追加されて構成され、測定部5bで比較された結果をテ
ストパターン発生回路4bおよび半導体モデル3bにフ
ィードバックし、これらのパラメータをパラメータ変更
部10により変更して、テストパターン発生回路4bお
よび半導体モデル3bのパラメータを設定することがで
きるようになっている。
【0045】従って、本実施例においては、論理シミュ
レーション用CAE1bの測定部5bにおいて、実チッ
プシミュレータ2におけるMCM6の動作結果と、論理
シミュレーション用CAE1bにおける半導体モデル3
bの動作結果とを比較することによって、MCM6の作
成段階における評価の機能測定を行うことができ、この
場合にも実施例1および2と同様に、論理シミュレーシ
ョン用CAE1b上でテスト回路を作成することができ
るので、論理シミュレーション用CAE1bによる設計
データの有効活用、テスト回路作成の容易化および作成
期間の短縮化、コストの低減に加えて、さらにMCMの
不良箇所の特定が容易になるとともに、テスト回路の変
更を容易に行うことができる。
レーション用CAE1bの測定部5bにおいて、実チッ
プシミュレータ2におけるMCM6の動作結果と、論理
シミュレーション用CAE1bにおける半導体モデル3
bの動作結果とを比較することによって、MCM6の作
成段階における評価の機能測定を行うことができ、この
場合にも実施例1および2と同様に、論理シミュレーシ
ョン用CAE1b上でテスト回路を作成することができ
るので、論理シミュレーション用CAE1bによる設計
データの有効活用、テスト回路作成の容易化および作成
期間の短縮化、コストの低減に加えて、さらにMCMの
不良箇所の特定が容易になるとともに、テスト回路の変
更を容易に行うことができる。
【0046】(実施例4)図4は本発明の実施例4であ
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
る半導体集積回路装置のテスト装置を示す機能ブロック
図である。
【0047】本実施例の半導体集積回路装置のテスト装
置は、実施例1〜3と同様にCAEを用いた半導体集積
回路装置のテスト装置であって、テスト対象となるMC
M(半導体集積回路装置)6のテスト回路を作成する論
理シミュレーション用CAE1cと、この論理シミュレ
ーション用CAE1cに接続されたMCM6の実チップ
シミュレータ2とから構成され、実施例1〜3との相違
点は、アナログ的な機能における選別のための機能測定
を行う点である。
置は、実施例1〜3と同様にCAEを用いた半導体集積
回路装置のテスト装置であって、テスト対象となるMC
M(半導体集積回路装置)6のテスト回路を作成する論
理シミュレーション用CAE1cと、この論理シミュレ
ーション用CAE1cに接続されたMCM6の実チップ
シミュレータ2とから構成され、実施例1〜3との相違
点は、アナログ的な機能における選別のための機能測定
を行う点である。
【0048】すなわち、本実施例のテスト装置は、図4
に示すように論理シミュレーション用CAE1c、実チ
ップシミュレータ2に加えて、さらに半導体テスタ11
が追加されて構成され、論理シミュレーション用CAE
1cには、MCM6と同等の機能を持つ半導体モデル3
cと、テスト回路としてのテストパターン発生回路(テ
ストパターン発生手段)4cのみが設けられ、また半導
体テスタ11には、実チップシミュレータ2のテスト対
象となるMCM6と同等のMCM12と、実施例1にお
ける論理シミュレーション用CAEの測定部と同等のテ
スト回路としての測定部(測定手段)13が設けられて
いる。
に示すように論理シミュレーション用CAE1c、実チ
ップシミュレータ2に加えて、さらに半導体テスタ11
が追加されて構成され、論理シミュレーション用CAE
1cには、MCM6と同等の機能を持つ半導体モデル3
cと、テスト回路としてのテストパターン発生回路(テ
ストパターン発生手段)4cのみが設けられ、また半導
体テスタ11には、実チップシミュレータ2のテスト対
象となるMCM6と同等のMCM12と、実施例1にお
ける論理シミュレーション用CAEの測定部と同等のテ
スト回路としての測定部(測定手段)13が設けられて
いる。
【0049】これにより、論理シミュレーション用CA
E1cにおいて、テストパターン発生回路4cで作成さ
れた入力パターンおよびタイミング情報によって半導体
モデル3cをシミュレーションし、その結果を半導体テ
スタ11の測定部13に送り、また入力パターンおよび
タイミング情報を実チップシミュレータ2に送り、MC
M6の動作結果を半導体テスタ11の測定部13に送
り、この測定部13において、半導体モデル3cのシミ
ュレーション結果による期待値と、実際のMCM6の動
作結果としての出力パターンおよびタイミング情報とを
比較してディジタル的な機能測定を行うことができる。
E1cにおいて、テストパターン発生回路4cで作成さ
れた入力パターンおよびタイミング情報によって半導体
モデル3cをシミュレーションし、その結果を半導体テ
スタ11の測定部13に送り、また入力パターンおよび
タイミング情報を実チップシミュレータ2に送り、MC
M6の動作結果を半導体テスタ11の測定部13に送
り、この測定部13において、半導体モデル3cのシミ
ュレーション結果による期待値と、実際のMCM6の動
作結果としての出力パターンおよびタイミング情報とを
比較してディジタル的な機能測定を行うことができる。
【0050】同時に、論理シミュレーション用CAE1
cのテストパターン発生回路4cから直接、入力パター
ンおよびタイミング情報を半導体テスタ11のMCM1
2に送り、これによってシミュレーションにより測定不
可能な電流値などのアナログ的な機能測定を行うことも
できるようになっている。
cのテストパターン発生回路4cから直接、入力パター
ンおよびタイミング情報を半導体テスタ11のMCM1
2に送り、これによってシミュレーションにより測定不
可能な電流値などのアナログ的な機能測定を行うことも
できるようになっている。
【0051】従って、本実施例においては、半導体テス
タ11の測定部13において、実チップシミュレータ2
におけるMCM6の動作結果と、論理シミュレーション
用CAE1cにおける半導体モデル3cの動作結果とを
比較することによって、MCM6のディジタル的な良否
選別の機能測定を行うことができると同時に、電流値な
どのアナログ的な機能測定も行うことができ、この場合
にも実施例1〜3と同様に、論理シミュレーション用C
AE1c上でテスト回路を作成することができるので、
論理シミュレーション用CAE1cによる設計データの
有効活用、テスト回路作成の容易化および作成期間の短
縮化、コストの低減、テスト回路変更の容易性に加え
て、さらに論理シミュレーション用CAE1c、半導体
テスタ11との組み合わせによる新しいテスト方法を実
現することができる。
タ11の測定部13において、実チップシミュレータ2
におけるMCM6の動作結果と、論理シミュレーション
用CAE1cにおける半導体モデル3cの動作結果とを
比較することによって、MCM6のディジタル的な良否
選別の機能測定を行うことができると同時に、電流値な
どのアナログ的な機能測定も行うことができ、この場合
にも実施例1〜3と同様に、論理シミュレーション用C
AE1c上でテスト回路を作成することができるので、
論理シミュレーション用CAE1cによる設計データの
有効活用、テスト回路作成の容易化および作成期間の短
縮化、コストの低減、テスト回路変更の容易性に加え
て、さらに論理シミュレーション用CAE1c、半導体
テスタ11との組み合わせによる新しいテスト方法を実
現することができる。
【0052】以上、本発明者によってなされた発明を実
施例1〜4に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例1〜4に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0053】たとえば、前記実施例の半導体集積回路装
置のテスト装置については、一例としてのMCM6をテ
スト対象とする場合について説明したが、本発明は前記
実施例に限定されるものではなく、他の半導体集積回路
装置、特により多機能・複雑化された構造の半導体集積
回路装置についても広く適用可能である。
置のテスト装置については、一例としてのMCM6をテ
スト対象とする場合について説明したが、本発明は前記
実施例に限定されるものではなく、他の半導体集積回路
装置、特により多機能・複雑化された構造の半導体集積
回路装置についても広く適用可能である。
【0054】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0055】(1).テスト対象となる半導体集積回路装置
のテスト回路を作成する論理シミュレーション用CAE
と、この論理シミュレーション用CAEに接続された半
導体集積回路装置の実チップシミュレータとを有するこ
とにより、実チップシミュレータによる動作結果と論理
シミュレーション用CAEのテスト回路による動作結果
とを比較して、半導体集積回路装置の機能測定を行うこ
とができるので、半導体集積回路装置のテスト回路を論
理シミュレーション用CAE上で作成することが可能と
なる。
のテスト回路を作成する論理シミュレーション用CAE
と、この論理シミュレーション用CAEに接続された半
導体集積回路装置の実チップシミュレータとを有するこ
とにより、実チップシミュレータによる動作結果と論理
シミュレーション用CAEのテスト回路による動作結果
とを比較して、半導体集積回路装置の機能測定を行うこ
とができるので、半導体集積回路装置のテスト回路を論
理シミュレーション用CAE上で作成することが可能と
なる。
【0056】(2).前記(1) において、論理シミュレーシ
ョン用CAEのテストパターン発生手段の情報による半
導体モデルを用いたシミュレーション結果を期待値とし
たり、またはこれに相当する情報を外部から入力して期
待値として、テストパターン発生手段の情報による実チ
ップシミュレータにおける半導体集積回路装置を動作さ
せた結果値とを比較することにより、半導体集積回路装
置の選別の機能測定において、論理シミュレーション用
CAEの設計データを有効に活用し、かつテスト回路を
容易に作成することができる上に、このテスト回路の作
成期間が短縮でき、さらに専用のテスト治具を作成する
場合に比べてコストの低減が可能となる。
ョン用CAEのテストパターン発生手段の情報による半
導体モデルを用いたシミュレーション結果を期待値とし
たり、またはこれに相当する情報を外部から入力して期
待値として、テストパターン発生手段の情報による実チ
ップシミュレータにおける半導体集積回路装置を動作さ
せた結果値とを比較することにより、半導体集積回路装
置の選別の機能測定において、論理シミュレーション用
CAEの設計データを有効に活用し、かつテスト回路を
容易に作成することができる上に、このテスト回路の作
成期間が短縮でき、さらに専用のテスト治具を作成する
場合に比べてコストの低減が可能となる。
【0057】(3).前記(1) において、実チップシミュレ
ータにおける半導体集積回路装置を動作させた結果値に
基づいて、テストパターン発生手段および半導体モデル
のパラメータ値を変更することにより、特に半導体集積
回路装置の作成段階における評価の機能測定を行うこと
ができ、この場合にも前記(2) の効果に加えて、さらに
半導体集積回路装置の不良箇所の特定が容易になるとと
もに、テスト回路の変更が容易に可能となる。
ータにおける半導体集積回路装置を動作させた結果値に
基づいて、テストパターン発生手段および半導体モデル
のパラメータ値を変更することにより、特に半導体集積
回路装置の作成段階における評価の機能測定を行うこと
ができ、この場合にも前記(2) の効果に加えて、さらに
半導体集積回路装置の不良箇所の特定が容易になるとと
もに、テスト回路の変更が容易に可能となる。
【0058】(4).前記(1) において、実チップシミュレ
ータにおける半導体集積回路装置を動作させた結果値を
半導体テスタにより測定することにより、特に半導体集
積回路装置のディジタル的な選別の機能測定を行うこと
ができると同時に、アナログ的な機能測定も行うことが
でき、この場合にも前記(3) の効果に加えて、さらに論
理シミュレーション用CAEと半導体テスタとの組み合
わせによる新しいテスト方法の実現が可能となる。
ータにおける半導体集積回路装置を動作させた結果値を
半導体テスタにより測定することにより、特に半導体集
積回路装置のディジタル的な選別の機能測定を行うこと
ができると同時に、アナログ的な機能測定も行うことが
でき、この場合にも前記(3) の効果に加えて、さらに論
理シミュレーション用CAEと半導体テスタとの組み合
わせによる新しいテスト方法の実現が可能となる。
【0059】(5).前記(1) 〜(4) により、従来のような
専用のテスト治具を不要とし、かつCAEからの一貫し
た新しいテスト方法を考慮して、開発期間の短縮、開発
費用の低減、CAEデータの有効活用、半導体集積回路
装置の不良箇所特定率の向上、さらにテスト回路変更の
容易性について解決し、CAEを用いた機能テストのテ
スタビリティの向上が可能とされる半導体集積回路装置
のテスト技術を得ることができる。
専用のテスト治具を不要とし、かつCAEからの一貫し
た新しいテスト方法を考慮して、開発期間の短縮、開発
費用の低減、CAEデータの有効活用、半導体集積回路
装置の不良箇所特定率の向上、さらにテスト回路変更の
容易性について解決し、CAEを用いた機能テストのテ
スタビリティの向上が可能とされる半導体集積回路装置
のテスト技術を得ることができる。
【図1】本発明の実施例1である半導体集積回路装置の
テスト装置を示す機能ブロック図である。
テスト装置を示す機能ブロック図である。
【図2】本発明の実施例2である半導体集積回路装置の
テスト装置を示す機能ブロック図である。
テスト装置を示す機能ブロック図である。
【図3】本発明の実施例3である半導体集積回路装置の
テスト装置を示す機能ブロック図である。
テスト装置を示す機能ブロック図である。
【図4】本発明の実施例4である半導体集積回路装置の
テスト装置を示す機能ブロック図である。
テスト装置を示す機能ブロック図である。
【図5】従来技術の一例である半導体集積回路装置の専
用テスト治具を示す機能ブロック図である。
用テスト治具を示す機能ブロック図である。
1,1a〜1c 論理シミュレーション用CAE 2 実チップシミュレータ 3,3b,3c 半導体モデル 4,4a〜4c テストパターン発生回路(テストパタ
ーン発生手段) 5,5a,5b 測定部(測定手段) 6 MCM(半導体集積回路装置) 7 パターンコントローラ 8 タイミング発生器 9 信号発生器 10 パラメータ変更部 11 半導体テスタ 12 MCM 13 測定部(測定手段)
ーン発生手段) 5,5a,5b 測定部(測定手段) 6 MCM(半導体集積回路装置) 7 パターンコントローラ 8 タイミング発生器 9 信号発生器 10 パラメータ変更部 11 半導体テスタ 12 MCM 13 測定部(測定手段)
Claims (6)
- 【請求項1】 CAEを用いた半導体集積回路装置のテ
スト装置であって、テスト対象となる前記半導体集積回
路装置のテスト回路を作成する論理シミュレーション用
CAEと、該論理シミュレーション用CAEに接続され
た前記半導体集積回路装置の実チップシミュレータとを
有し、該実チップシミュレータによる動作結果と前記論
理シミュレーション用CAEのテスト回路による動作結
果とを比較して、前記半導体集積回路装置の機能測定を
行うことを特徴とする半導体集積回路装置のテスト装
置。 - 【請求項2】 前記論理シミュレーション用CAEのテ
スト回路を、テストパターン発生手段と測定手段とから
構成し、前記テストパターン発生手段の情報による前記
半導体集積回路装置と同等の機能を持つ半導体モデルを
用いたシミュレーション結果を期待値として、前記テス
トパターン発生手段の情報による前記実チップシミュレ
ータにおける前記半導体集積回路装置を動作させた結果
値を前記測定手段に戻し、該測定手段において、前記シ
ミュレーション結果による期待値と、前記半導体集積回
路装置を動作させた結果値とを比較することを特徴とす
る請求項1記載の半導体集積回路装置のテスト装置。 - 【請求項3】 前記半導体集積回路装置のシミュレーシ
ョン結果による期待値に相当する情報を外部から入力す
ることを特徴とする請求項2記載の半導体集積回路装置
のテスト装置。 - 【請求項4】 前記実チップシミュレータにおける前記
半導体集積回路装置を動作させた結果値に基づいて、前
記テストパターン発生手段および前記半導体モデルのパ
ラメータ値を変更することを特徴とする請求項2または
3記載の半導体集積回路装置のテスト装置。 - 【請求項5】 前記実チップシミュレータにおける前記
半導体集積回路装置を動作させた結果値を半導体テスタ
により測定することを特徴とする請求項2、3または4
記載の半導体集積回路装置のテスト装置。 - 【請求項6】 CAEを用いた半導体集積回路装置のテ
スト方法であって、論理シミュレーション用CAE上で
テスト対象の前記半導体集積回路装置のテストパターン
発生手段を作成し、前記論理シミュレーション用CAE
とインタフェースのとれる実チップシミュレータにより
前記半導体集積回路装置を動作させ、その出力結果を前
記論理シミュレーション用CAE上で作成した測定手段
に戻し、この測定手段において、前記論理シミュレーシ
ョン用CAE上で前記半導体集積回路装置と同等の機能
を持つ半導体モデルを用いたシミュレーション結果と、
前記実チップシミュレータにおける前記半導体集積回路
装置の動作結果とを比較して、前記半導体集積回路装置
の機能測定を行うことを特徴とする半導体集積回路装置
のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6251123A JPH08114649A (ja) | 1994-10-18 | 1994-10-18 | 半導体集積回路装置のテスト装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6251123A JPH08114649A (ja) | 1994-10-18 | 1994-10-18 | 半導体集積回路装置のテスト装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08114649A true JPH08114649A (ja) | 1996-05-07 |
Family
ID=17218014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6251123A Withdrawn JPH08114649A (ja) | 1994-10-18 | 1994-10-18 | 半導体集積回路装置のテスト装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08114649A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007113940A1 (ja) * | 2006-04-04 | 2007-10-11 | Panasonic Corporation | 半導体検査装置 |
-
1994
- 1994-10-18 JP JP6251123A patent/JPH08114649A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007113940A1 (ja) * | 2006-04-04 | 2007-10-11 | Panasonic Corporation | 半導体検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
KR20000029237A (ko) | 반도체 집적 회로 평가 시스템 | |
JPH0342850A (ja) | 半導体集積回路装置 | |
US7272767B2 (en) | Methods and apparatus for incorporating IDDQ testing into logic BIST | |
US7047174B2 (en) | Method for producing test patterns for testing an integrated circuit | |
JPH09318713A (ja) | 半導体試験装置 | |
US6249891B1 (en) | High speed test pattern evaluation apparatus | |
JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
JPH08114649A (ja) | 半導体集積回路装置のテスト装置および方法 | |
JP3686124B2 (ja) | 電子ビームテストシステムを使用する故障解析方法 | |
TWI488246B (zh) | 資源整合及晶片測試方法 | |
JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
JP2962239B2 (ja) | 半導体集積回路検査装置およびその検査方法 | |
JPH11101850A (ja) | Ic試験装置 | |
JPH0792496B2 (ja) | 集積回路試験装置 | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
JP2757599B2 (ja) | 電子ビームテスト用テストパターン発生方法 | |
Hirase | Test time reduction through minimum execution of tester-hardware setting instructions | |
JPH02201179A (ja) | 集積回路試験装置 | |
JPH03267779A (ja) | 集積回路試験装置 | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
JPS63103985A (ja) | 集積回路素子検査装置 | |
JPS6076674A (ja) | 論理回路機能試験装置 | |
JP2002267718A (ja) | Icテスタ用テストプログラムのデバッグ方法、並びに簡易疑似icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |