JPH08111523A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH08111523A JPH08111523A JP24607794A JP24607794A JPH08111523A JP H08111523 A JPH08111523 A JP H08111523A JP 24607794 A JP24607794 A JP 24607794A JP 24607794 A JP24607794 A JP 24607794A JP H08111523 A JPH08111523 A JP H08111523A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- terminal
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】無駄な消費電力の増加を招いたり、定格より低
い電流で使用することなく、個々のチップの特性のばら
つきやインピーダンスのばらつき等を抑制できる電力用
半導体装置を提供することを目的としている。 【構成】並列接続された複数のＩＧＢＴ Ｑ11，Ｑ12，
…，Ｑ1nの電流通路を流れる電流に比例した電流をそれ
ぞれ電圧に変換して線形的に増幅し、この増幅信号を上
記各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのゲート駆動信号
に負帰還して重畳することを特徴としている。電流通路
を流れる電流が所定値よりも多いＩＧＢＴのゲート駆動
信号のレベルが低下され、電流通路を流れる電流が低減
される。これによって、バランス抵抗が不要になり、無
駄な消費電力が増加したり、定格より低い電流で使用す
ることなく、個々のＩＧＢＴの特性のばらつきやインピ
ーダンスのばらつきなどを抑制できる。
い電流で使用することなく、個々のチップの特性のばら
つきやインピーダンスのばらつき等を抑制できる電力用
半導体装置を提供することを目的としている。 【構成】並列接続された複数のＩＧＢＴ Ｑ11，Ｑ12，
…，Ｑ1nの電流通路を流れる電流に比例した電流をそれ
ぞれ電圧に変換して線形的に増幅し、この増幅信号を上
記各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのゲート駆動信号
に負帰還して重畳することを特徴としている。電流通路
を流れる電流が所定値よりも多いＩＧＢＴのゲート駆動
信号のレベルが低下され、電流通路を流れる電流が低減
される。これによって、バランス抵抗が不要になり、無
駄な消費電力が増加したり、定格より低い電流で使用す
ることなく、個々のＩＧＢＴの特性のばらつきやインピ
ーダンスのばらつきなどを抑制できる。
Description
【０００１】
【産業上の利用分野】この発明は、複数の半導体チップ
を並列接続して用いる電力用半導体装置に係り、特に、
ＩＧＢＴやパワーＭＯＳＦＥＴ等の電圧駆動型トランジ
スタ、あるいはジャイアントトランジスタと呼ばれるパ
ワーバイポーラトランジスタ等の電流駆動型トランジス
タが並列接続されて構成された電力用半導体装置に関す
る。
を並列接続して用いる電力用半導体装置に係り、特に、
ＩＧＢＴやパワーＭＯＳＦＥＴ等の電圧駆動型トランジ
スタ、あるいはジャイアントトランジスタと呼ばれるパ
ワーバイポーラトランジスタ等の電流駆動型トランジス
タが並列接続されて構成された電力用半導体装置に関す
る。
【０００２】
【従来の技術】一般に、電力用半導体装置は、単一チッ
プで構成するとコストアップや歩留りの低下等を招くこ
とから、２個以上のチップを並列接続して用いるモジュ
ールとして供与されている。この際、組み合わされる個
々のチップの特性のばらつきや接続回路のエミッタ端子
部分のインピーダンスのばらつきなどにより、各チップ
に均一の電流を流すのが難しくなるため、極力特性の揃
ったチップを使用すると共に、図３あるいは図４に示す
ようにエミッタ端子にバランス抵抗を挿入して並列回路
に流れる電流の均一化を図っている。
プで構成するとコストアップや歩留りの低下等を招くこ
とから、２個以上のチップを並列接続して用いるモジュ
ールとして供与されている。この際、組み合わされる個
々のチップの特性のばらつきや接続回路のエミッタ端子
部分のインピーダンスのばらつきなどにより、各チップ
に均一の電流を流すのが難しくなるため、極力特性の揃
ったチップを使用すると共に、図３あるいは図４に示す
ようにエミッタ端子にバランス抵抗を挿入して並列回路
に流れる電流の均一化を図っている。
【０００３】図３において、Ｑ11，Ｑ12，…，Ｑ1nはＩ
ＧＢＴ、ＲE1，ＲE2，…，ＲEnはバランス抵抗であり、
各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのコレクタは電源端
子１１に、ゲートは制御端子１３にそれぞれ共通接続さ
れている。そして、上記ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ
1nの各エミッタと接地端子１２間にバランス抵抗ＲE1，
ＲE2，…，ＲEnがそれぞれ接続される。
ＧＢＴ、ＲE1，ＲE2，…，ＲEnはバランス抵抗であり、
各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのコレクタは電源端
子１１に、ゲートは制御端子１３にそれぞれ共通接続さ
れている。そして、上記ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ
1nの各エミッタと接地端子１２間にバランス抵抗ＲE1，
ＲE2，…，ＲEnがそれぞれ接続される。
【０００４】また、図４に示す回路も上記図３に示した
回路と実質的に同じ構成となっており、パワーバイポー
ラトランジスタＱ21，Ｑ22，…，Ｑ2nのコレクタは電源
端子１１に、ベースは制御端子１３にそれぞれ共通接続
され、トランジスタＱ21，Ｑ22，…，Ｑ2nの各エミッタ
と接地端子１２間にバランス抵抗ＲE1，ＲE2，…，ＲEn
がそれぞれ接続されている。
回路と実質的に同じ構成となっており、パワーバイポー
ラトランジスタＱ21，Ｑ22，…，Ｑ2nのコレクタは電源
端子１１に、ベースは制御端子１３にそれぞれ共通接続
され、トランジスタＱ21，Ｑ22，…，Ｑ2nの各エミッタ
と接地端子１２間にバランス抵抗ＲE1，ＲE2，…，ＲEn
がそれぞれ接続されている。
【０００５】上記図３及び図４に示した回路は、各エミ
ッタと接地端子１２間に設けたバランス抵抗ＲE1，
ＲE2，…，ＲEnによる電圧降下を利用して実質的に負帰
還をかけるものであるが、その効果を上げようとすると
バランス抵抗ＲE1，ＲE2，…，ＲEnの抵抗値を高くする
必要がある。しかしながら、抵抗値を高くすることは、
この部分での電力損失をもたらすことを意味し、無駄な
消費電力が多くなるという問題が生ずる。
ッタと接地端子１２間に設けたバランス抵抗ＲE1，
ＲE2，…，ＲEnによる電圧降下を利用して実質的に負帰
還をかけるものであるが、その効果を上げようとすると
バランス抵抗ＲE1，ＲE2，…，ＲEnの抵抗値を高くする
必要がある。しかしながら、抵抗値を高くすることは、
この部分での電力損失をもたらすことを意味し、無駄な
消費電力が多くなるという問題が生ずる。
【０００６】また、バランス抵抗を設けず、単純にＩＧ
ＢＴ Ｑ11，Ｑ12，…，Ｑ1nやパワーバイポーラトラン
ジスタＱ21，Ｑ22，…，Ｑ2nを並列接続した場合には、
個々のチップ（トランジスタ）の特性のばらつきやエミ
ッタ端子部分のインピーダンスのばらつき等を抑制する
ために、定格より充分低い電流で使用しなければならな
い。
ＢＴ Ｑ11，Ｑ12，…，Ｑ1nやパワーバイポーラトラン
ジスタＱ21，Ｑ22，…，Ｑ2nを並列接続した場合には、
個々のチップ（トランジスタ）の特性のばらつきやエミ
ッタ端子部分のインピーダンスのばらつき等を抑制する
ために、定格より充分低い電流で使用しなければならな
い。
【０００７】
【発明が解決しようとする課題】上記のように従来の電
力用半導体装置は、個々のチップの特性のばらつきやイ
ンピーダンスのばらつき等を抑制しようとすると、無駄
な消費電力が多くなったり、定格で使用できないという
問題があった。
力用半導体装置は、個々のチップの特性のばらつきやイ
ンピーダンスのばらつき等を抑制しようとすると、無駄
な消費電力が多くなったり、定格で使用できないという
問題があった。
【０００８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、無駄な消費電力
の増加を招いたり、定格より低い電流で使用することな
く、個々のチップの特性のばらつきやインピーダンスの
ばらつき等を抑制できる電力用半導体装置を提供するこ
とにある。
れたもので、その目的とするところは、無駄な消費電力
の増加を招いたり、定格より低い電流で使用することな
く、個々のチップの特性のばらつきやインピーダンスの
ばらつき等を抑制できる電力用半導体装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】請求項１に記載したこの
発明の電力用半導体装置は、並列接続された複数のトラ
ンジスタと、各トランジスタの電流通路を流れる電流の
一部をそれぞれ電圧に変換して線形的に増幅する増幅手
段と、上記増幅手段の出力信号を上記各トランジスタの
駆動信号に負帰還的に重畳する制御手段とを具備するこ
とを特徴としている。
発明の電力用半導体装置は、並列接続された複数のトラ
ンジスタと、各トランジスタの電流通路を流れる電流の
一部をそれぞれ電圧に変換して線形的に増幅する増幅手
段と、上記増幅手段の出力信号を上記各トランジスタの
駆動信号に負帰還的に重畳する制御手段とを具備するこ
とを特徴としている。
【００１０】また、請求項２の電力用半導体装置は、並
列接続された複数のトランジスタと、各トランジスタの
電流通路を流れる電流を検出して電流量に対応した電圧
に変換する電流−電圧変換手段と、上記各トランジスタ
の制御端と電流通路の他端との間にそれぞれ接続され、
上記電流−電圧変換手段の出力電圧で制御されることに
より、上記各トランジスタの制御端の電位を低下せしめ
るスイッチ手段とを具備し、上記電流−電圧変換手段で
発生された電圧が所定値を越えた時に、上記スイッチ手
段をオンさせて所定値を越えたトランジスタの電流通路
を流れる電流を抑制することを特徴とする。
列接続された複数のトランジスタと、各トランジスタの
電流通路を流れる電流を検出して電流量に対応した電圧
に変換する電流−電圧変換手段と、上記各トランジスタ
の制御端と電流通路の他端との間にそれぞれ接続され、
上記電流−電圧変換手段の出力電圧で制御されることに
より、上記各トランジスタの制御端の電位を低下せしめ
るスイッチ手段とを具備し、上記電流−電圧変換手段で
発生された電圧が所定値を越えた時に、上記スイッチ手
段をオンさせて所定値を越えたトランジスタの電流通路
を流れる電流を抑制することを特徴とする。
【００１１】請求項５に記載したこの発明の電力用半導
体装置は、電流通路の一端が第１の端子に共通接続さ
れ、電流通路の他端が第２の端子に共通接続された複数
の電圧駆動型トランジスタと、アノードに上記各電圧駆
動型トランジスタの電流通路を流れる電流に比例した電
流が供給される複数のダイオードと、これらダイオード
のカソードと上記第２の端子との間にそれぞれ接続され
た複数の第１抵抗と、コレクタが上記電圧駆動型トラン
ジスタのゲートにそれぞれ接続され、ベースが上記ダイ
オードのアノードにそれぞれ接続された複数のトランジ
スタと、これらトランジスタのエミッタと上記第２の端
子との間に接続された複数の第２抵抗と、上記各電圧駆
動型トランジスタのゲートと第３の端子との間にそれぞ
れ接続された複数の第３抵抗とを具備することを特徴と
している。
体装置は、電流通路の一端が第１の端子に共通接続さ
れ、電流通路の他端が第２の端子に共通接続された複数
の電圧駆動型トランジスタと、アノードに上記各電圧駆
動型トランジスタの電流通路を流れる電流に比例した電
流が供給される複数のダイオードと、これらダイオード
のカソードと上記第２の端子との間にそれぞれ接続され
た複数の第１抵抗と、コレクタが上記電圧駆動型トラン
ジスタのゲートにそれぞれ接続され、ベースが上記ダイ
オードのアノードにそれぞれ接続された複数のトランジ
スタと、これらトランジスタのエミッタと上記第２の端
子との間に接続された複数の第２抵抗と、上記各電圧駆
動型トランジスタのゲートと第３の端子との間にそれぞ
れ接続された複数の第３抵抗とを具備することを特徴と
している。
【００１２】更に、請求項６の電力用半導体装置は、コ
レクタが第１の端子に共通接続され、第１のエミッタが
第２の端子に共通接続された複数の電流駆動型トランジ
スタと、アノードが上記各電流駆動型トランジスタの第
２のエミッタに接続された複数のダイオードと、これら
ダイオードのカソードと上記第２の端子との間にそれぞ
れ接続された複数の第１抵抗と、コレクタが上記電流駆
動型トランジスタのベースにそれぞれ接続され、ベース
が上記各ダイオードのアノードにそれぞれ接続された複
数のトランジスタと、これらトランジスタのエミッタと
上記第２の端子との間に接続された複数の第２抵抗と、
上記各電流駆動型トランジスタのベースと第３の端子と
の間にそれぞれ接続された複数の第３抵抗とを具備する
ことを特徴とする。
レクタが第１の端子に共通接続され、第１のエミッタが
第２の端子に共通接続された複数の電流駆動型トランジ
スタと、アノードが上記各電流駆動型トランジスタの第
２のエミッタに接続された複数のダイオードと、これら
ダイオードのカソードと上記第２の端子との間にそれぞ
れ接続された複数の第１抵抗と、コレクタが上記電流駆
動型トランジスタのベースにそれぞれ接続され、ベース
が上記各ダイオードのアノードにそれぞれ接続された複
数のトランジスタと、これらトランジスタのエミッタと
上記第２の端子との間に接続された複数の第２抵抗と、
上記各電流駆動型トランジスタのベースと第３の端子と
の間にそれぞれ接続された複数の第３抵抗とを具備する
ことを特徴とする。
【００１３】
【作用】上記のような構成によれば、並列接続された複
数のトランジスタの電流通路を流れる電流に比例した電
流を電圧に変換し、この電圧が所定の値よりも高い場合
には、複数のトランジスタの制御電圧あるいは制御電流
を低減させて電流通路を流れる電流を低減させることに
より、並列接続された複数のトランジスタの電流通路を
流れる電流を均一化できる。これによって、抵抗値の大
きなバランス抵抗が不要になるので、無駄な消費電力の
増加を招いたり、定格より低い電流で使用することな
く、個々のチップの特性のばらつきやインピーダンスの
ばらつき等を抑制できる。
数のトランジスタの電流通路を流れる電流に比例した電
流を電圧に変換し、この電圧が所定の値よりも高い場合
には、複数のトランジスタの制御電圧あるいは制御電流
を低減させて電流通路を流れる電流を低減させることに
より、並列接続された複数のトランジスタの電流通路を
流れる電流を均一化できる。これによって、抵抗値の大
きなバランス抵抗が不要になるので、無駄な消費電力の
増加を招いたり、定格より低い電流で使用することな
く、個々のチップの特性のばらつきやインピーダンスの
ばらつき等を抑制できる。
【００１４】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の第１実施例に係る
電力用半導体装置の回路図である。図１では、並列接続
されるチップ（トランジスタ）として、電圧駆動型トラ
ンジスタであるＩＧＢＴを例にとって示している。図１
において、Ｑ11，Ｑ12，…，Ｑ1nはＩＧＢＴで、これら
ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのコレクタは電源端子
１１に共通接続され、第１のエミッタは接地端子１２に
共通接続される。また、上記ＩＧＢＴ Ｑ11，Ｑ12，
…，Ｑ1nのゲートはそれぞれ、抵抗Ｒ11，Ｒ12，…，Ｒ
1nを介して制御端子１３に接続される。上記ＩＧＢＴ
Ｑ11，Ｑ12，…，Ｑ1nの第２のエミッタと接地端子１２
との間にはそれぞれ、ダイオードＤ1 ，Ｄ2 ，…，Ｄn
と抵抗Ｒ21，Ｒ22，…，Ｒ2nとの直列回路（電流センス
回路）１４1 ，１４2 ，…，１４n が接続される。更
に、上記ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのゲートには
ＮＰＮ型のバイポーラトランジスタ（スイッチングトラ
ンジスタ）Ｔｒ1 ，Ｔｒ2 ，…，Ｔｒn のコレクタが接
続され、そのベースはＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1n
の第２のエミッタにそれぞれ接続される。そして、上記
各トランジスタＴｒ1 ，Ｔｒ2 ，…，Ｔｒn のエミッタ
と接地端子１２との間に、抵抗Ｒ31，Ｒ32，…，Ｒ3nが
接続されている。
照して説明する。図１は、この発明の第１実施例に係る
電力用半導体装置の回路図である。図１では、並列接続
されるチップ（トランジスタ）として、電圧駆動型トラ
ンジスタであるＩＧＢＴを例にとって示している。図１
において、Ｑ11，Ｑ12，…，Ｑ1nはＩＧＢＴで、これら
ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのコレクタは電源端子
１１に共通接続され、第１のエミッタは接地端子１２に
共通接続される。また、上記ＩＧＢＴ Ｑ11，Ｑ12，
…，Ｑ1nのゲートはそれぞれ、抵抗Ｒ11，Ｒ12，…，Ｒ
1nを介して制御端子１３に接続される。上記ＩＧＢＴ
Ｑ11，Ｑ12，…，Ｑ1nの第２のエミッタと接地端子１２
との間にはそれぞれ、ダイオードＤ1 ，Ｄ2 ，…，Ｄn
と抵抗Ｒ21，Ｒ22，…，Ｒ2nとの直列回路（電流センス
回路）１４1 ，１４2 ，…，１４n が接続される。更
に、上記ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nのゲートには
ＮＰＮ型のバイポーラトランジスタ（スイッチングトラ
ンジスタ）Ｔｒ1 ，Ｔｒ2 ，…，Ｔｒn のコレクタが接
続され、そのベースはＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1n
の第２のエミッタにそれぞれ接続される。そして、上記
各トランジスタＴｒ1 ，Ｔｒ2 ，…，Ｔｒn のエミッタ
と接地端子１２との間に、抵抗Ｒ31，Ｒ32，…，Ｒ3nが
接続されている。
【００１５】次に、上記のような構成において動作を説
明する。制御端子１３に高レベルの電圧が印加されると
各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nがオンし、電源端子
１１から各ＩＧＢＴのコレクタ、第１エミッタを介して
接地端子１２に電流が流れる。この際、上記各ＩＧＢＴ
のエミッタ電流に比例した電流が第２のエミッタからダ
イオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗Ｒ21，Ｒ22，…，
Ｒ2nとからなる直列回路１４1 ，１４2 ，…，１４n を
流れる。これによって、トランジスタＴｒ1 ，Ｔｒ2 ，
…，Ｔｒn のベースに直列回路１４1 ，１４2 ，…，１
４n による電圧降下分の電位が発生する。ここで、ＩＧ
ＢＴ Ｑ11のコレクタ，エミッタ間を流れる電流が他の
ＩＧＢＴのコレクタ，エミッタ間を流れる電流よりも多
いと仮定すると、直列回路１４1 の電位が他よりも高く
なり、トランジスタＴｒ1 のベース，エミッタ間電圧を
越えると、トランジスタＴｒ1 がオンし、ＩＧＢＴ Ｑ
１１のゲート電位を低下させる。これによって、ＩＧＢ
Ｔ Ｑ １１のコレクタ，エミッタ間電流が低減される。
他のＩＧＢＴに対しても同様な制御が行われ、各ＩＧＢ
Ｔ Ｑ11，Ｑ12，…，Ｑ1nのコレクタ，エミッタ間を流
れる電流が均一化される。
明する。制御端子１３に高レベルの電圧が印加されると
各ＩＧＢＴ Ｑ11，Ｑ12，…，Ｑ1nがオンし、電源端子
１１から各ＩＧＢＴのコレクタ、第１エミッタを介して
接地端子１２に電流が流れる。この際、上記各ＩＧＢＴ
のエミッタ電流に比例した電流が第２のエミッタからダ
イオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗Ｒ21，Ｒ22，…，
Ｒ2nとからなる直列回路１４1 ，１４2 ，…，１４n を
流れる。これによって、トランジスタＴｒ1 ，Ｔｒ2 ，
…，Ｔｒn のベースに直列回路１４1 ，１４2 ，…，１
４n による電圧降下分の電位が発生する。ここで、ＩＧ
ＢＴ Ｑ11のコレクタ，エミッタ間を流れる電流が他の
ＩＧＢＴのコレクタ，エミッタ間を流れる電流よりも多
いと仮定すると、直列回路１４1 の電位が他よりも高く
なり、トランジスタＴｒ1 のベース，エミッタ間電圧を
越えると、トランジスタＴｒ1 がオンし、ＩＧＢＴ Ｑ
１１のゲート電位を低下させる。これによって、ＩＧＢ
Ｔ Ｑ １１のコレクタ，エミッタ間電流が低減される。
他のＩＧＢＴに対しても同様な制御が行われ、各ＩＧＢ
Ｔ Ｑ11，Ｑ12，…，Ｑ1nのコレクタ，エミッタ間を流
れる電流が均一化される。
【００１６】従って、このような構成によれば、バラン
ス抵抗は不要になるので、無駄な消費電力の増加を招い
たり、定格より低い電流で使用する必要がない。そし
て、上述したような動作により、個々のチップの特性の
ばらつきやインピーダンスのばらつき等を抑制できる。
ス抵抗は不要になるので、無駄な消費電力の増加を招い
たり、定格より低い電流で使用する必要がない。そし
て、上述したような動作により、個々のチップの特性の
ばらつきやインピーダンスのばらつき等を抑制できる。
【００１７】なお、上記第１実施例では、電圧駆動型ト
ランジスタとしてＩＧＢＴを例にとって説明したが、パ
ワーＭＯＳＦＥＴ等の他の電圧駆動型トランジスタにも
適用可能である。パワーＭＯＳＦＥＴの場合には、ＩＧ
ＢＴにおけるコレクタがドレインに、エミッタがソース
となるが、他の構成は図１と同じである。
ランジスタとしてＩＧＢＴを例にとって説明したが、パ
ワーＭＯＳＦＥＴ等の他の電圧駆動型トランジスタにも
適用可能である。パワーＭＯＳＦＥＴの場合には、ＩＧ
ＢＴにおけるコレクタがドレインに、エミッタがソース
となるが、他の構成は図１と同じである。
【００１８】図２は、この発明の第２実施例に係る電力
用半導体装置の回路図である。図２では、並列接続され
るチップ（トランジスタ）として、電流駆動型トランジ
スタであるパワーバイポーラトランジスタ（ジャイアン
トトランジスタとも呼ばれる）を例にとって示してい
る。図２において、図１に対応する回路部には同じ符号
を付している。Ｑ21，Ｑ22，…，Ｑ2nはパワーバイポー
ラトランジスタで、これらトランジスタＱ21，Ｑ22，
…，Ｑ2nのコレクタは電源端子１１に共通接続され、第
１のエミッタは接地端子１２に共通接続され、ベースは
それぞれ抵抗Ｒ11，Ｒ12，…，Ｒ1nを介して制御端子１
３に接続される。上記トランジスタＱ21，Ｑ22，…，Ｑ
2nの第２のエミッタと接地端子１２との間にはそれぞ
れ、ダイオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗Ｒ21，
Ｒ22，…，Ｒ2nとの直列回路（電流センス回路）１４
1 ，１４2 ，…，１４n が接続される。上記トランジス
タＱ21，Ｑ22，…，Ｑ2nのベースにはＮＰＮ型のバイポ
ーラトランジスタ（スイッチングトランジスタ）Ｔｒ
1 ，Ｔｒ2 ，…，Ｔｒn のコレクタが接続され、これら
トランジスタＴｒ1 ，Ｔｒ2 ，…，Ｔｒn のベースはト
ランジスタＱ21，Ｑ22，…，Ｑ2nの第２のエミッタにそ
れぞれ接続される。また、各トランジスタＴｒ1 ，Ｔｒ
2 ，…，Ｔｒn のエミッタと接地端子１２との間に、抵
抗Ｒ31，Ｒ32，…，Ｒ3nが接続されている。
用半導体装置の回路図である。図２では、並列接続され
るチップ（トランジスタ）として、電流駆動型トランジ
スタであるパワーバイポーラトランジスタ（ジャイアン
トトランジスタとも呼ばれる）を例にとって示してい
る。図２において、図１に対応する回路部には同じ符号
を付している。Ｑ21，Ｑ22，…，Ｑ2nはパワーバイポー
ラトランジスタで、これらトランジスタＱ21，Ｑ22，
…，Ｑ2nのコレクタは電源端子１１に共通接続され、第
１のエミッタは接地端子１２に共通接続され、ベースは
それぞれ抵抗Ｒ11，Ｒ12，…，Ｒ1nを介して制御端子１
３に接続される。上記トランジスタＱ21，Ｑ22，…，Ｑ
2nの第２のエミッタと接地端子１２との間にはそれぞ
れ、ダイオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗Ｒ21，
Ｒ22，…，Ｒ2nとの直列回路（電流センス回路）１４
1 ，１４2 ，…，１４n が接続される。上記トランジス
タＱ21，Ｑ22，…，Ｑ2nのベースにはＮＰＮ型のバイポ
ーラトランジスタ（スイッチングトランジスタ）Ｔｒ
1 ，Ｔｒ2 ，…，Ｔｒn のコレクタが接続され、これら
トランジスタＴｒ1 ，Ｔｒ2 ，…，Ｔｒn のベースはト
ランジスタＱ21，Ｑ22，…，Ｑ2nの第２のエミッタにそ
れぞれ接続される。また、各トランジスタＴｒ1 ，Ｔｒ
2 ，…，Ｔｒn のエミッタと接地端子１２との間に、抵
抗Ｒ31，Ｒ32，…，Ｒ3nが接続されている。
【００１９】上記のような構成において、制御端子１３
に高レベルの電圧が印加されると各トランジスタＱ21，
Ｑ22，…，Ｑ2nがオンし、電源端子１１から各トランジ
スタのコレクタ，第１エミッタを介して接地端子１２に
電流が流れる。上記エミッタ電流に比例した電流が第２
のエミッタからダイオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗
Ｒ21，Ｒ22，…，Ｒ2nを流れる。これによって、トラン
ジスタＴｒ1 ，Ｔｒ2，…，Ｔｒn のベースに直列回路
１４1 ，１４2 ，…，１４n による電圧降下分の電位が
発生する。この電位がトランジスタＴｒ1 ，Ｔｒ2 ，
…，Ｔｒn のベース，エミッタ間電圧より高くなったト
ランジスタがオンし、パワーバイポーラトランジスタの
ベース電流を低下させる。よって、大きな電流が流れて
いるパワーバイポーラトランジスタの電流が低減され
る。この結果、各パワーバイポーラトランジスタＱ21，
Ｑ22，…，Ｑ2nのコレクタ，エミッタ間を流れる電流が
均一化される。
に高レベルの電圧が印加されると各トランジスタＱ21，
Ｑ22，…，Ｑ2nがオンし、電源端子１１から各トランジ
スタのコレクタ，第１エミッタを介して接地端子１２に
電流が流れる。上記エミッタ電流に比例した電流が第２
のエミッタからダイオードＤ1 ，Ｄ2 ，…，Ｄn と抵抗
Ｒ21，Ｒ22，…，Ｒ2nを流れる。これによって、トラン
ジスタＴｒ1 ，Ｔｒ2，…，Ｔｒn のベースに直列回路
１４1 ，１４2 ，…，１４n による電圧降下分の電位が
発生する。この電位がトランジスタＴｒ1 ，Ｔｒ2 ，
…，Ｔｒn のベース，エミッタ間電圧より高くなったト
ランジスタがオンし、パワーバイポーラトランジスタの
ベース電流を低下させる。よって、大きな電流が流れて
いるパワーバイポーラトランジスタの電流が低減され
る。この結果、各パワーバイポーラトランジスタＱ21，
Ｑ22，…，Ｑ2nのコレクタ，エミッタ間を流れる電流が
均一化される。
【００２０】図２に示したように、電流駆動型のトラン
ジスタの場合にもバランス抵抗を不要にできる。従っ
て、無駄な消費電力の増加を招いたり、定格より低い電
流で使用することなく、個々のチップの特性のばらつき
やインピーダンスのばらつき等を抑制できる。
ジスタの場合にもバランス抵抗を不要にできる。従っ
て、無駄な消費電力の増加を招いたり、定格より低い電
流で使用することなく、個々のチップの特性のばらつき
やインピーダンスのばらつき等を抑制できる。
【００２１】なお、上記第２実施例では、電流駆動型ト
ランジスタとしてパワーバイポーラトランジスタを例に
とって説明したが、他の電流駆動型トランジスタにも適
用可能なのは勿論である。
ランジスタとしてパワーバイポーラトランジスタを例に
とって説明したが、他の電流駆動型トランジスタにも適
用可能なのは勿論である。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、無駄な消費電力の増加を招いたり、定格より低い電
流で使用することなく、個々のチップの特性のばらつき
やインピーダンスのばらつき等を抑制できる電力用半導
体装置が得られる。
ば、無駄な消費電力の増加を招いたり、定格より低い電
流で使用することなく、個々のチップの特性のばらつき
やインピーダンスのばらつき等を抑制できる電力用半導
体装置が得られる。
【図１】この発明の第１実施例に係る電力用半導体装置
を示す回路図。
を示す回路図。
【図２】この発明の第２実施例に係る電力用半導体装置
を示す回路図。
を示す回路図。
【図３】従来の電力用半導体装置の構成例を示す回路
図。
図。
【図４】従来の電力用半導体装置の他の構成例を示す回
路図。
路図。
１１…電源端子（第１の端子）、１２…接地端子（第２
の端子）、１３…制御端子（第３の端子）、１４1 ，１
４2 ，…，１４n …直列回路（電流センス回路）、
Ｑ11，Ｑ12，…，Ｑ1n…ＩＧＢＴ（電圧駆動型トランジ
スタ）、Ｑ21，Ｑ22，…，Ｑ2n…パワーバイポーラトラ
ンジスタ（電流駆動型トランジスタ）、Ｔｒ1 ，Ｔｒ
2 ，…，Ｔｒn …トランジスタ（スイッチングトランジ
スタ）、Ｄ1 ，Ｄ2 ，…，Ｄn …ダイオード、Ｒ11，Ｒ
12，…，Ｒ1n、Ｒ21，Ｒ22，…，Ｒ2n、Ｒ31，Ｒ32，
…，Ｒ3n…抵抗。
の端子）、１３…制御端子（第３の端子）、１４1 ，１
４2 ，…，１４n …直列回路（電流センス回路）、
Ｑ11，Ｑ12，…，Ｑ1n…ＩＧＢＴ（電圧駆動型トランジ
スタ）、Ｑ21，Ｑ22，…，Ｑ2n…パワーバイポーラトラ
ンジスタ（電流駆動型トランジスタ）、Ｔｒ1 ，Ｔｒ
2 ，…，Ｔｒn …トランジスタ（スイッチングトランジ
スタ）、Ｄ1 ，Ｄ2 ，…，Ｄn …ダイオード、Ｒ11，Ｒ
12，…，Ｒ1n、Ｒ21，Ｒ22，…，Ｒ2n、Ｒ31，Ｒ32，
…，Ｒ3n…抵抗。
Claims (6)
- 【請求項１】 並列接続された複数のトランジスタと、
各トランジスタの電流通路を流れる電流の一部をそれぞ
れ電圧に変換して線形的に増幅する増幅手段と、上記増
幅手段の出力信号を上記各トランジスタの駆動信号に負
帰還的に重畳する制御手段とを具備することを特徴とす
る電力用半導体装置。 - 【請求項２】 並列接続された複数のトランジスタと、
各トランジスタの電流通路を流れる電流を検出して電流
量に対応した電圧に変換する電流−電圧変換手段と、上
記各トランジスタの制御端と電流通路の他端との間にそ
れぞれ接続され、上記電流−電圧変換手段の出力電圧で
制御されることにより、上記各トランジスタの制御端の
電位を低下せしめるスイッチ手段とを具備し、上記電流
−電圧変換手段で発生された電圧が所定値を越えた時
に、上記スイッチ手段をオンさせて所定値を越えたトラ
ンジスタの電流通路を流れる電流を抑制することを特徴
とする電力用半導体装置。 - 【請求項３】 前記電流−電圧変換手段は、前記各トラ
ンジスタの電流通路を流れる電流の一部が流れるダイオ
ードと抵抗との直列回路を有することを特徴とする請求
項２に記載の電力用半導体装置。 - 【請求項４】 前記スイッチ手段は、コレクタが前記各
トランジスタの制御端にそれぞれ接続され、ベースが前
記各トランジスタと前記スイッチ手段との接続点にそれ
ぞれ接続された複数のスイッチングトランジスタと、こ
れらスイッチングトランジスタの各エミッタと接地端子
との間にそれぞれ接続された複数の第１抵抗と、一端が
前記各トランジスタの制御端にそれぞれ接続され、他端
が制御端子に共通接続された複数の第２抵抗とを備える
ことを特徴とする請求項２に記載の電力用半導体装置。 - 【請求項５】 電流通路の一端が第１の端子に共通接続
され、電流通路の他端が第２の端子に共通接続された複
数の電圧駆動型トランジスタと、アノードに上記各電圧
駆動型トランジスタの電流通路を流れる電流に比例した
電流が供給される複数のダイオードと、これらダイオー
ドのカソードと上記第２の端子との間にそれぞれ接続さ
れた複数の第１抵抗と、コレクタが上記電圧駆動型トラ
ンジスタのゲートにそれぞれ接続され、ベースが上記ダ
イオードのアノードにそれぞれ接続された複数のトラン
ジスタと、これらトランジスタのエミッタと上記第２の
端子との間に接続された複数の第２抵抗と、上記各電圧
駆動型トランジスタのゲートと第３の端子との間にそれ
ぞれ接続された複数の第３抵抗とを具備することを特徴
とする電力用半導体装置。 - 【請求項６】 コレクタが第１の端子に共通接続され、
第１のエミッタが第２の端子に共通接続された複数の電
流駆動型トランジスタと、アノードが上記各電流駆動型
トランジスタの第２のエミッタに接続された複数のダイ
オードと、これらダイオードのカソードと上記第２の端
子との間にそれぞれ接続された複数の第１抵抗と、コレ
クタが上記電流駆動型トランジスタのベースにそれぞれ
接続され、ベースが上記各ダイオードのアノードにそれ
ぞれ接続された複数のトランジスタと、これらトランジ
スタのエミッタと上記第２の端子との間に接続された複
数の第２抵抗と、上記各電流駆動型トランジスタのベー
スと第３の端子との間にそれぞれ接続された複数の第３
抵抗とを具備することを特徴とする電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24607794A JPH08111523A (ja) | 1994-10-12 | 1994-10-12 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24607794A JPH08111523A (ja) | 1994-10-12 | 1994-10-12 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111523A true JPH08111523A (ja) | 1996-04-30 |
Family
ID=17143139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24607794A Pending JPH08111523A (ja) | 1994-10-12 | 1994-10-12 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633820A (zh) * | 2013-11-28 | 2014-03-12 | 电子科技大学 | 一种igbt并联均流电路 |
-
1994
- 1994-10-12 JP JP24607794A patent/JPH08111523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633820A (zh) * | 2013-11-28 | 2014-03-12 | 电子科技大学 | 一种igbt并联均流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313065A (en) | Switching circuit with MOS field effect transistor | |
| JP2000223966A (ja) | 電力増幅器装置 | |
| US4275359A (en) | MOS FET Amplifier | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| JPH0121703B2 (ja) | ||
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JP2839206B2 (ja) | ３端子非反転形トランジスタスイッチ | |
| US4706035A (en) | High efficiency amplifier having a bootstrap capacitor | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| US4706039A (en) | Amplifier arrangement | |
| JPH08111523A (ja) | 電力用半導体装置 | |
| JP3469730B2 (ja) | 半導体素子 | |
| US4833587A (en) | Semiconductor switching circuit | |
| US4758820A (en) | Semiconductor circuit | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| JPS5845842B2 (ja) | トランジスタ増幅回路 | |
| US6424201B2 (en) | Diode element circuit and switch circuit using the same | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JPS6325775Y2 (ja) | ||
| JPH10161757A (ja) | シリーズパス・レギュレータ回路 | |
| JPH0526828Y2 (ja) | ||
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| JPH1051287A (ja) | 半導体リレー回路 |