JPH0799147A - アライメントマーク配置方法 - Google Patents
アライメントマーク配置方法Info
- Publication number
- JPH0799147A JPH0799147A JP23414493A JP23414493A JPH0799147A JP H0799147 A JPH0799147 A JP H0799147A JP 23414493 A JP23414493 A JP 23414493A JP 23414493 A JP23414493 A JP 23414493A JP H0799147 A JPH0799147 A JP H0799147A
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- alignment mark
- width
- alignment
- alignment marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/102—Mask alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
を減らすことなく、スクライブラインを実効的に広げる
ことができるアライメントマーク配置方法を提供する。 【構成】 スクライブライン3のアライメントマーク4
a,4bが形成される位置に対応している領域部分11
a,11bの幅だけをアライメントマーク4a,4bの
幅よりも大きく形成し、その大きく形成した領域部分1
1a,11b内にアライメントマーク4aを設けるとと
もに、使用して不要となったアライメントマーク4aが
出現する毎に不要となったアライメントマーク4aに対
応している領域部分11aの一部とアライメントマーク
4aの一部4cを新たなスクライブライン9で覆って領
域部分11aを通常のスクライブライン3の幅に戻しな
がら未だアライメントマークが形成されていない他の前
記領域部分11bに新たなアライメントマーク4aを形
成するようにした。
Description
において、ウエハ上に位置合わせ用のアライメントマー
クを複数形成して配置する方法に関するものである。
上に複数の半導体装置が形成され、所定の処理が終了す
ると切り出されて分割される。したがって、分割される
までの間には複数の工程を移動されて処理されることに
なるが、各工程ではそれぞれ位置合わせが行われる。こ
の位置合わせは、一般にはウエハ上に形成されたアライ
メントマークを用いて行われるが、このアライメントマ
ークは工程毎に対応して複数設けられる。
ている従来におけるウエハの一例を部分的に示す図であ
る。
の半導体装置2が製造途中の状態で配されている。ま
た、各半導体装置2の間には、この半導体装置2を切り
出すためのスクライブライン3が形成されているととも
に、このスクライブライン3上にアライメントマークが
マーク合わせを必要とする数(本実施例では4a,4b
の2つ)だけ設けられている。
クライブライン3の幅内に納まる大きさで形成されてい
る。したがって、大きなアライメントマーク4a,4b
を使用する場合には、これに合わせてスクライブライン
3の幅L1も広げる必要がある。
のウエハ1上に設けられるアライメントマーク4a,4
bは、スクライブライン3の幅内に納まる状態にして形
成されているので、大きなアライメントマーク4a,4
bを使用する場合には、これに合わせてスクライブライ
ン3の幅L1も広げる必要が生じる。これにより、ウエ
ハ1上でスクライブライン3が占める領域が増加し、1
つのウエハ1上に形成できる半導体装置2の数が少なく
なると言う問題点があった。
た場合では、半導体装置2をウエハ1より切り出して分
割した後、図5に示すように、半導体装置2をダイパッ
ド5上に接着し、半導体装置2とリード6との間をパッ
ド8を介して金(Au)等のワイヤー7で接続された状
態にするときに、ワイヤー7と半導体装置2が接触する
と言う問題点があった。
小限にするのに、図6に示すように、アライメントマー
ク4a,4b,4cを設けるのに必要な部分(領域)3
a,3bだけ、半導体装置2の部分9a,9bを削って
スクライブライン3の幅を広げるようにする方法も採ら
れている。しかしながら、この方法では、スクライブラ
イン3を広げる方向がまちまちとなり、半導体装置2を
切り出して分割する際に、スクライブライン3の中心線
cが分からなくなると言う問題点があった。
のであり、その目的は1つのウエハ上に形成できる半導
体装置の数を減らすことなく、スクライブラインを実効
的に広げることができるアライメントマーク配置方法を
提供することにある。
っては、ウエハ上に形成された複数の半導体装置を個々
に分割するためのスクライブライン上に異なる工程で使
用されるアライメントマークを複数個、前記スクライブ
ライン幅よりも大きい幅に形成して配置する方法におい
て、前記スクライブラインの前記アライメントマークが
形成される位置に対応している領域の幅だけを前記アラ
イメントマークの幅よりも大きく形成し、その大きく形
成した領域部分内に前記アライメントマークを設けると
ともに、使用して不要となった前記アライメントマーク
が出現する毎に前記不要となったアライメントマークに
対応している領域部分の一部と、この領域部分内に形成
されている前記アライメントマークの一部を新たなスク
ライブラインで覆って前記領域部分を前記通常のスクラ
イブラインの幅に戻しながら未だアライメントマークが
形成されていない他の前記領域部分内に新たなアライメ
ントマークを形成するようにして配置することによって
達成される。
に広げた領域部分内に設けたアライメントマークを、使
用後不要となった時点で通常幅の新たなスクライブライ
ンにて覆うので、最終工程を終了した時には、スクライ
ブラインの広がった領域部分がほとんどなくなり、通常
幅のスクライブラインだけが残る。したがって、半導体
装置を切り出して分割する際に、スクライブラインの中
心線が分からなくなったりするのを防止することができ
る。また、最終工程を終了した時には通常幅のスクライ
ブラインだけが残る状態になるので、1つのウエハ上に
形成できる半導体装置の数を減らさずに、途中の工程で
のスクライブラインを広げることができ、全体としてス
クライブラインが実効的に広がる。
詳細に説明する。図1は本発明の一実施例として示す製
造途中にある半導体装置が配されているウエハの一例を
部分的に示す図である。図1において図4及び図5と同
一符号を付したものは図4及び図5と同一のものを示し
ている。
数の半導体装置2が製造途中の状態で配されている。ま
た、各半導体装置2の間には、この半導体装置2を切り
出すためのスクライブライン3が形成され、このスクラ
イブライン3上にアライメントマークがマーク合わせを
必要とする数(本実施例では4a,4bの2つ)だけ設
けられている。
スクライブライン3の最少幅(以下、これを「通常幅」
と言う)L1よりも大きい十字形に形成されている。そ
して、ここでのスクライブライン3は、使用して不要と
なったアライメントマークが出る毎に新たに形成し直さ
れ、このとき不要となったアライメントマークの一部は
新たなスクライブライン3で覆われて機能的に削除され
る。
4aは既に使用されたもので、新たに幅L2の第2のス
クライブライン9が新たなアライメントマーク4bと共
に形成されたときに、この第2のスクライブライン9で
一部4cが覆われて機能的に削除された状態を示してお
り、アライメントマーク4bだけが未だアライメントマ
ークとして機能的に生きている状態を示している。
付いて、図2及び図3を用いてさらに説明する。まず、
図2に示すように、ウエハ1上に、最終のスクライブラ
イン3となる幅L1と同じ幅L1で形成される第1のス
クライブライン8となる部分を残して選択酸化膜Aが形
成される。このとき、2つのアライメントマーク4a,
4bが形成される部分に対応してアライメントマーク4
a,4bよりも大きな幅に拡張された領域部分11a,
11bを形成するとともに、この領域部分11a,11
bに一部4cを入り込ませて上記選択酸化膜Aによりア
ライメントマーク4aを同時に形成する。なお、ここで
はアライメントマーク4bは未だ形成されず、領域部分
11bだけが確保される。そして、次工程以降のマスク
合わせは、ここで作成されたアライメントマーク4aを
用いて行われる。
トマーク4aは電極形成工程等のエッチング工程を複数
回経ることにより酸化膜の膜減り及び表面荒れが発生
し、それによってアライメント精度が悪化する。
先だって、第1のスクライブライン8の幅L1よりも若
干大きい幅L2で形成される第2のスクライブライン9
となる部分を残してBPSG膜Bが形成され、このとき
同時にアライメントマーク4bを領域部分11bに一部
4cを入り込ませて形成する。このとき、既に使用を終
えたアライメントマーク4bは不要となるので、拡張さ
れた領域部分11aは第2のスクライブライン9を形成
したBPSG膜Bで覆われる。また、領域部分11bが
BPSG膜Bで覆われるときに、アライメントマーク4
aの一部4cも同時に覆われてアライメントマークとし
ての機能がなくなる。そして、次工程以降のマスク合わ
せは、ここで作成されたアライメントマーク4bを用い
て行われる。
トマークの配置の仕方では、スクライブライン8の部分
的に広げた領域部分11a,11b内に設けたアライメ
ントマーク4aを使用し、その後不要となった時点で次
のアライメントマーク4bを形成するときに第2のスク
ライブライン9で前のアライメントマーク4aを覆うよ
うにしているので、最終工程を終了した時には、スクラ
イブライン8の広がった領域部分11aがなくなり、通
常幅のスクライブラインだけが残ることになる。よっ
て、半導体装置2を切り出して分割する際に、スクライ
ブラインの中心線cが分からなくなったりするのを防止
することができる。
スクライブライン3だけが残る状態になるので、1つの
ウエハ1上に形成できる半導体装置2の数を減らさず
に、途中の工程でのスクライブライン8,9を部分的
(領域部分11a,11b)に広げることができ、全体
としてスクライブラインが実効的に広がった状態にでき
る。
ク4a,4bを形成する膜を、スクライブライン8,9
を形成する膜A,Bと同じものを使用した場合について
説明したが、例えばポリシリコン等の電極材料を用いて
も差し支えないものである。
状も十字形のものを開示したが、これ以外に例えばV字
形、棒状等の形状にしても勿論差し支えないものであ
る。
イメントマーク配置方法によれば、スクライブラインの
部分的に広げた領域内に設けたアライメントマークを、
使用後不要となった時点で通常幅の新たなスクライブラ
インにて覆うので、最終工程を終了した時には、スクラ
イブラインの広がった領域部分がほとんどなくなり、通
常幅のスクライブラインだけが残る。したがって、半導
体装置を切り出して分割する際に、スクライブラインの
中心線が分からなくなったりするのを防止することがで
きる。また、最終工程を終了した時には通常幅のスクラ
イブラインだけが残る状態になるので、1つのウエハ上
に形成できる半導体装置の数を減らさずに、途中の工程
でのスクライブラインを広げることができ、全体として
スクライブラインが実効的に広がる等の効果が期待でき
る。
部構造図である。
るための図である。
るための図である。
ための図である。
明する図である。
を説明するための図である。
トマーク 4b アライメントマーク 8 第1のスクラ
イブライン 9 第2のスクライブライン 11a 領域部分 11b 領域部分
Claims (1)
- 【請求項1】 ウエハ上に形成された複数の半導体装置
を個々に分割するためのスクライブライン上に異なる工
程で使用されるアライメントマークを複数個、前記スク
ライブライン幅よりも大きい幅に形成して配置する方法
において、 前記スクライブラインの前記アライメントマークが形成
される位置に対応している領域の幅だけを前記アライメ
ントマークの幅よりも大きく形成し、その大きく形成し
た領域部分内に前記アライメントマークを設けるととも
に、 使用して不要となった前記アライメントマークが出現す
る毎に前記不要となったアライメントマークに対応して
いる領域部分の一部と、この領域部分内に形成されてい
る前記アライメントマークの一部を新たなスクライブラ
インで覆って前記領域部分を前記通常のスクライブライ
ンの幅に戻しながら未だアライメントマークが形成され
ていない他の前記領域部分内に新たなアライメントマー
クを形成するようにして配置することを特徴とするアラ
イメントマーク配置方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23414493A JP2790416B2 (ja) | 1993-08-26 | 1993-08-26 | アライメントマーク配置方法 |
KR1019940017521A KR100272056B1 (ko) | 1993-08-26 | 1994-07-20 | 얼라인먼트 마크의 배치방법 |
US08/293,148 US5496777A (en) | 1993-08-26 | 1994-08-19 | Method of arranging alignment marks |
US08/571,513 US5684333A (en) | 1993-08-26 | 1995-12-13 | Wafer structure in a semiconductor device manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23414493A JP2790416B2 (ja) | 1993-08-26 | 1993-08-26 | アライメントマーク配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0799147A true JPH0799147A (ja) | 1995-04-11 |
JP2790416B2 JP2790416B2 (ja) | 1998-08-27 |
Family
ID=16966338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23414493A Expired - Fee Related JP2790416B2 (ja) | 1993-08-26 | 1993-08-26 | アライメントマーク配置方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5496777A (ja) |
JP (1) | JP2790416B2 (ja) |
KR (1) | KR100272056B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099840A (ja) * | 2007-10-18 | 2009-05-07 | Elpida Memory Inc | 半導体基板、及び半導体装置の製造方法 |
JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
US5753391A (en) * | 1995-09-27 | 1998-05-19 | Micrel, Incorporated | Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask |
US6005294A (en) * | 1996-05-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of arranging alignment marks |
US5912438A (en) * | 1996-12-09 | 1999-06-15 | Northern Telecom Limited | Assembly of electronic components onto substrates |
JPH10177245A (ja) * | 1996-12-18 | 1998-06-30 | Fujitsu Ltd | レチクル、半導体基板及び半導体チップ |
USRE43509E1 (en) * | 1996-12-19 | 2012-07-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2947196B2 (ja) * | 1997-01-23 | 1999-09-13 | 日本電気株式会社 | 半導体基板および半導体装置の製造方法 |
US5760484A (en) * | 1997-02-11 | 1998-06-02 | Mosel Vitelic Inc. | Alignment mark pattern for semiconductor process |
US5943587A (en) | 1997-06-25 | 1999-08-24 | International Business Machines Corporation | Method for making offset alignment marks |
JP4301584B2 (ja) * | 1998-01-14 | 2009-07-22 | 株式会社ルネサステクノロジ | レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法 |
US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
KR100532361B1 (ko) * | 1998-08-17 | 2006-02-01 | 삼성전자주식회사 | 정렬키가 구비된 반도체소자 |
US6184104B1 (en) | 1998-09-10 | 2001-02-06 | Chartered Semiconductor Manufacturing Ltd. | Alignment mark strategy for oxide CMP |
US6022649A (en) * | 1998-09-21 | 2000-02-08 | Chartered Semiconductor Manufacturing, Ltd. | Wafer stepper method utilizing a multi-segment global alignment mark |
US6278193B1 (en) * | 1998-12-07 | 2001-08-21 | International Business Machines Corporation | Optical sensing method to place flip chips |
US6242817B1 (en) * | 1998-12-28 | 2001-06-05 | Eastman Kodak Company | Fabricated wafer for integration in a wafer structure |
US6146969A (en) * | 1999-01-19 | 2000-11-14 | Chartered Semiconductor Manufacturing Ltd. | Printing optimized global alignment mark at contact/via layers |
US6054361A (en) * | 1999-02-11 | 2000-04-25 | Chartered Semiconductor Manufacturing, Ltd. | Preserving the zero mark for wafer alignment |
US6271602B1 (en) * | 1999-08-31 | 2001-08-07 | Advanced Micro Devices, Inc. | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate |
AUPQ611000A0 (en) | 2000-03-09 | 2000-03-30 | Silverbrook Research Pty Ltd | Printhead alignment system |
US6638831B1 (en) * | 2000-08-31 | 2003-10-28 | Micron Technology, Inc. | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
CN1234515C (zh) * | 2001-05-29 | 2006-01-04 | 皇家菲利浦电子有限公司 | 衬底以及将部件与衬底分离的方法 |
KR100723473B1 (ko) * | 2001-09-21 | 2007-05-31 | 삼성전자주식회사 | 정렬 마크가 형성된 웨이퍼 |
JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US6664499B1 (en) | 2002-07-11 | 2003-12-16 | The Boeing Company | Tube and duct trim machine |
JP3825753B2 (ja) * | 2003-01-14 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
JP4377300B2 (ja) * | 2004-06-22 | 2009-12-02 | Necエレクトロニクス株式会社 | 半導体ウエハおよび半導体装置の製造方法 |
JP4741822B2 (ja) * | 2004-09-02 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4471213B2 (ja) * | 2004-12-28 | 2010-06-02 | Okiセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
US20120049186A1 (en) * | 2010-08-31 | 2012-03-01 | Li Calvin K | Semiconductor structures |
CN107219721B (zh) * | 2012-07-10 | 2020-08-21 | 株式会社尼康 | 标记形成方法和器件制造方法 |
US9380709B2 (en) | 2013-03-15 | 2016-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of cutting conductive patterns |
NL2011575C2 (en) * | 2013-10-08 | 2015-04-09 | Besi Netherlands B V | Method for positioning a carrier with electronic components and electronic component produced with such method. |
WO2017179152A1 (ja) * | 2016-04-13 | 2017-10-19 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
WO2020234850A1 (en) * | 2019-05-22 | 2020-11-26 | Vuereal Inc. | An alignment process for the transfer setup |
CN113219798B (zh) * | 2021-03-25 | 2023-09-08 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版与光刻机 |
CN113571408B (zh) * | 2021-06-29 | 2024-02-09 | 中国科学院长春光学精密机械与物理研究所 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3620932A (en) * | 1969-05-05 | 1971-11-16 | Trw Semiconductors Inc | Beam leads and method of fabrication |
JPS5534442A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
JPS6035514A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Micro Comput Eng Ltd | ホトリングラフイパタ−ン |
JPS61141137A (ja) * | 1984-12-13 | 1986-06-28 | Seiko Epson Corp | 半導体装置 |
JPH06105751B2 (ja) * | 1985-01-18 | 1994-12-21 | 日本電気株式会社 | 半導体装置 |
JPS61185927A (ja) * | 1985-02-14 | 1986-08-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS61240646A (ja) * | 1985-04-17 | 1986-10-25 | Seiko Epson Corp | 半導体装置 |
JPS62273724A (ja) * | 1986-05-21 | 1987-11-27 | Toshiba Corp | マスク合わせ精度評価用バ−ニアパタ−ン |
JPS62298133A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Micro Comput Eng Ltd | 半導体基板 |
JPH0691124B2 (ja) * | 1987-09-16 | 1994-11-14 | 日本電気株式会社 | Icパッケージ |
JP2575795B2 (ja) * | 1988-04-28 | 1997-01-29 | 富士通株式会社 | 半導体装置の製造方法 |
JPH0265153A (ja) * | 1988-08-30 | 1990-03-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH02307206A (ja) * | 1989-05-22 | 1990-12-20 | Matsushita Electron Corp | ウエハアライメントマーク |
US5089427A (en) * | 1990-12-03 | 1992-02-18 | Motorola Inc. | Semiconductor device and method |
US5314837A (en) * | 1992-06-08 | 1994-05-24 | Analog Devices, Incorporated | Method of making a registration mark on a semiconductor |
JPH06204101A (ja) * | 1992-12-28 | 1994-07-22 | Kawasaki Steel Corp | 半導体ウエハ |
US5316984A (en) * | 1993-03-25 | 1994-05-31 | Vlsi Technology, Inc. | Bright field wafer target |
-
1993
- 1993-08-26 JP JP23414493A patent/JP2790416B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-20 KR KR1019940017521A patent/KR100272056B1/ko not_active IP Right Cessation
- 1994-08-19 US US08/293,148 patent/US5496777A/en not_active Expired - Lifetime
-
1995
- 1995-12-13 US US08/571,513 patent/US5684333A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099840A (ja) * | 2007-10-18 | 2009-05-07 | Elpida Memory Inc | 半導体基板、及び半導体装置の製造方法 |
JP2019165111A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR950007051A (ko) | 1995-03-21 |
JP2790416B2 (ja) | 1998-08-27 |
KR100272056B1 (ko) | 2000-12-01 |
US5684333A (en) | 1997-11-04 |
US5496777A (en) | 1996-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0799147A (ja) | アライメントマーク配置方法 | |
US4109096A (en) | Conditioning supports of micro-plates of integrated circuits | |
JPS6127631A (ja) | 半導体装置 | |
US5017512A (en) | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same | |
JP3049490B2 (ja) | 半導体装置の製造方法 | |
JP4352579B2 (ja) | 半導体チップ及びその製造方法 | |
US3807038A (en) | Process of producing semiconductor devices | |
US5338397A (en) | Method of forming a semiconductor device | |
JP3349001B2 (ja) | 金属膜の形成方法 | |
JP2822879B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
KR100204808B1 (ko) | 반도체장치 제조방법 | |
JPS6341020A (ja) | 半導体装置の製造方法 | |
JPH0575075A (ja) | 半導体装置の製造方法 | |
JPS62150847A (ja) | 配線接続方法 | |
JPH0212838A (ja) | 半導体装置の製造方法 | |
JPH0713958B2 (ja) | 半導体装置の製造方法 | |
JPH0562983A (ja) | 半導体装置の製造方法 | |
JPH0357269A (ja) | 半導体装置の製造方法 | |
JPS63117428A (ja) | 半導体装置の製造方法 | |
JPS6350014A (ja) | 半導体装置の製造方法 | |
JPH0142626B2 (ja) | ||
JPS5994457A (ja) | 半導体装置 | |
JPH081887B2 (ja) | 半導体装置の製造方法 | |
JPS60101961A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
JPS63177540A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |