CN113571408B - 一种euv掩膜板对准标记及其优化方法和制备方法 - Google Patents
一种euv掩膜板对准标记及其优化方法和制备方法 Download PDFInfo
- Publication number
- CN113571408B CN113571408B CN202110726501.8A CN202110726501A CN113571408B CN 113571408 B CN113571408 B CN 113571408B CN 202110726501 A CN202110726501 A CN 202110726501A CN 113571408 B CN113571408 B CN 113571408B
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- euv mask
- shaped groove
- photoresist
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 238000005457 optimization Methods 0.000 title description 4
- 238000003384 imaging method Methods 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 26
- 239000011651 chromium Substances 0.000 claims description 24
- 238000004088 simulation Methods 0.000 claims description 23
- 229910052804 chromium Inorganic materials 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000010894 electron beam technology Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000008367 deionised water Substances 0.000 claims description 9
- 229910021641 deionized water Inorganic materials 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 claims description 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 239000008096 xylene Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 24
- 238000013461 design Methods 0.000 abstract description 8
- 238000011282 treatment Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 4
- 238000012634 optical imaging Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及一种EUV掩膜板对准标记及其设计方法和制备方法，所述EUV掩膜板的边缘为V型槽结构，可以显著提高对准标记边缘的散射信号强度，同时使对准标记边缘位置的成像光斑质心探测精度提高，因此可以有效提高对准标记位置的探测精度和重复性，进而提高缺陷的定位精度，有利于后续对EUV掩模板缺陷的补偿和处理，提高生产能力。
Description
技术领域
本发明涉及光刻技术领域，特别是涉及一种EUV掩膜板对准标记及其优化方法和制备方法。
背景技术
半导体产业的进步得益于极大规模集成电路的发展，光刻是制造芯片的核心技术，在整个芯片制造工艺中，几乎每个工艺的实施，都离不开光刻的技术。正是通过不断发展光刻技术以减小半导体器件的加工线宽，从而实现集成电路的高集成度、高性能及低功耗。投影曝光光刻技术是利用光学投影成像原理，将掩模上的图案转移到涂敷有光刻胶的晶圆上的曝光过程，是当今极大规模集成电路制造生产线上应用最广、技术进步最快、生命力最强的光刻技术。
根据瑞利公式，要提高投影光刻物镜的光刻分辨率，可通过减小曝光波长、降低工艺因子或增加投影光刻物镜数值孔径实现，其中，减小曝光波长已经被认为是提高光刻分辨率的最有效途径。目前采用13.5nm的极紫外光作为工作波长的EUVL投影光刻技术，已实现5nm技术节点的量产，正迈向3nm技术节点，成为当前及今后最重要的光刻技术。
光刻过程中图形是通过掩模板来实现。除了要指复制的图形之外，掩模板还包含用于图形准确定位用的标记图案。与传统的光刻技术所使用的透射式掩模方式不同，EUV光刻所采用的掩模板需要采用反射式。如图1A和图1B所示，EUV掩模板包括基底、EUV多层膜和吸收层三部分，其中多层膜用于生成非掩模部分的图案，吸收层则用于形成掩模部分的图案。在多层膜和吸收层的沉积和制备过程中，都会产生相应的缺陷，无论是多层膜缺陷还是吸收层的缺陷，都会使得基片上的成像图案变形，严重影响光刻图形的性能。多层膜中的缺陷主要引起成像的像差，并且是不可消除掉或修复。吸收层缺陷主要引起光强的变化，可以进行消除或者修复。完全没有缺陷的掩模板是不可能的。为了降低多层膜缺陷，实现良好的量产，需要从基底材料、抛光、清洗、处理以及多层膜沉积等所有方面进行大量的投入。作为变通的方法，通过对存在的缺陷进行补偿，进而消除其影响的方法，可以大大节省在掩模板制作过程中的投入，并迅速增大掩模板的产量。对缺陷进行补偿，首先需要对缺陷进行准确识别和定位。在此过程中，用于缺陷精密探测的装置和用于掩模板精确对准和缺陷定位的对准标记(mark)必不可少。用于下一代EUVL的掩模板缺陷的定位精度要小于10nm。影响EUV掩膜板缺陷定位精度的因素包括三个：对准标记位置的测量重复性，掩模台的移动精度，缺陷位置的测量重复性。
但目前如图1A和图1B所示，EUV掩膜板对准标记通常采用矩形凹槽组成的十字形结构，通过聚焦离子束或者电子束曝光，然后刻蚀的方法进行制备。尽管通过优化沟槽的宽度和深度可以提高对准标记位置的测量重复性，但是由于矩形凹槽的实际加工制备误差，导致沟槽边缘位置容易出现散射光振荡及信号强度弱，成像对比度较差的问题，进而影响对准标记的定位准确性和重复性。为了进一步提高对准标记位置的测量重复性，有必要对对准标记形状参数以及其探测方式进行进一步的优化。
发明内容
本发明的一目的是，提供一种EUV掩膜板对准标记及其优化方法和制备方法，能够提高缺陷定位精度，用于解决现有对准标记位置成像对比度较差，以及对准标记位置探测精度和重复性差的问题。
为实现前述发明目的，本发明提供了一种EUV掩膜板对准标记，所述EUV掩膜板对准标记的边缘为V型槽结构，V型槽的表面开口处的横向宽度范围为3～5μm，V型槽的高度范围为100～400nm，V型槽的侧壁的倾斜角度为30～90度。本发明的边缘为V型槽结构的EUV掩膜板对准标记，能够有效改善对照标记边缘区域的探测信号强度和成像对比度，从而有效提高对准标记位置探测精度和重复性。
本发明在另一方面还提供了一种EUV掩膜板对准标记的设计方法，包括步骤：
S1、分别对EUV掩模板对准标记的矩形凹槽的宽度、深度、及侧壁倾斜角度的参数值的不同组合得到的对准标记进行暗场成像特性仿真，利用得到的成像仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定矩形凹槽的优化结构参数；和
S2、基于矩形凹槽的优化结构参数，分别对不同的V型槽宽度和高度组合进行暗场成像特性的仿真，利用得到的仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定V型槽优化结构参数。
在本发明的一实施例中，在步骤S1中，矩形凹槽的宽度参数值为1～8μm，深度参数值为50～500nm，侧壁角度参数值为30～90度。
在本发明的一实施例中，在步骤S1中，矩形凹槽的优化结构参数为：宽度为5μm，深度为210nm，侧壁倾斜角度为70度。
在本发明的一实施例中，在所述步骤S2中，基于所确定的矩形凹槽的优化结构参数，设定V型槽的深度与矩形凹槽的深度相同，在保持倾斜角度为70度时，优化得到V型槽的上表面开口处的横向宽度。
本发明在另一方面还提供了一种EUV掩膜板对准标记的制备方法，基于所述EUV掩膜板对准标记的设计方法所确定的V型槽优化结构参数进行制备，包括步骤：
A、在基底表面沉积形成多层反射膜，其中多层反射膜为Mo/Si多层膜，多层反射膜的表面粗糙度小于0.3nm；
B、在多层反射膜表面沉积金属铬层，金属铬层的厚度为50～80nm；
C、在金属铬层表面旋涂光刻胶，旋涂的光刻胶厚度范围为300～400nm，在150℃～200℃的烘箱中前烘45分钟；
D、利用电子束对光刻胶进行曝光，并进行显影和定影，采用离子束刻蚀暴露部分的金属铬层和反射多层膜，形成所需的对准标记图形；以及
E、采用去胶剂和洗铬液去掉未曝光区域的光刻胶及金属铬层，在多层膜中形成所需的对准标记图案，得到EUV掩模板对准标记。
在本发明的一实施例中，在步骤A中，多层反射膜包含40层对的Mo/Si多层膜，单层Mo厚度为2.8nm，单层Si厚度为4.0nm。
在本发明的一实施例中，在步骤C中，光刻胶采用电子束抗蚀剂ZEP520A。
在本发明的一实施例中，在步骤D中，利用电子束直写，随后利用二甲苯在室温环境下显影50秒，并在异丙醇定影40秒，刻蚀离子束的电压为300V，束流为90mA。
在本发明的一实施例中，在步骤E中，采用甲基丙烯酸甲酯(WA)湿法剥离的方法去除光刻胶，利用洗铬液去掉金属铬层，然后采用臭氧去离子水进行清洗，在臭氧去离子水中浸泡15分钟左右，最后利用去离子水中清洗5～10次。
本发明提供的能够提高缺陷定位精度的EUV掩模板对准标记及其设计方法和制备方法，具有以下有益效果：
本发明的边缘为V型槽结构的EUV掩模板对准标记可以显著提高对准标记边缘的散射信号强度，同时使对准标记边缘位置的成像光斑质心探测精度提高，因此可以有效提高对准标记位置的探测精度和重复性，进而提高缺陷的定位精度，有利于后续对EUV掩模板缺陷的补偿和处理，提高生产能力。
本发明通过利用EUV掩模板对准标记的矩形凹槽仿真得到的优化结构参数，对V型槽的结构参数进行暗场成像特性的仿真，从而得到V型槽的优化结构参数，有利于确保V型槽的优化参数的准确性，和进一步改善对准标记边缘散射信号成像对比度。
本发明基于仿真得到的V型槽的优化参数对边缘为V型槽结构的EUV掩模板对准标记进行制备，采用电子束曝光刻蚀的方法，制备方式简单、加工误差小，因此得到的对准标记图案准确，精度高，有利于提高对准标记位置的测量重复性。
通过对随后的描述和附图的理解，本发明进一步的目的和优势将得以充分体现。
附图说明
图1A为现有的十字形EUV掩模板对准标记；
图1B为图1A所示的十字形EUV掩模板对准标记的截面图；
图2为本发明的EUV掩模板对准标记的V型槽结构示意图；
图3为不同宽度和侧壁角度的EUV掩模板对准标记暗场成像仿真结果示意图；
图4为侧壁边缘和V型槽边缘的EUV掩模板对准标记暗场成像仿真结果示意图；
图5为本发明的EUV掩模板对准标记制备流程图。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、形变方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本发明的揭露中，术语“竖向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的目的在于提供一种提高缺陷定位精度的EUV掩膜板对准标记及其制备方法，用于解决现有对准标记位置成像对比度较差，以及对准标记位置探测精度和重复性差的问题。
为实现上述发明目的，本发明提出了一种边缘为V型槽结构的EUV掩膜板对准标记及其设计方法和制备方法，可以有效改善对照标记边缘区域的探测信号强度和成像对比度，从而有效提高对准标记位置探测精度和重复性。
本发明的EUV掩膜板对准标记的设计方法包括以下步骤：
步骤一、EUV掩膜板对准标记的矩形凹槽结构参数的优化与成像效果评估。为了改善对准标记位置探测的准确性和重复性，首先对图1A和图1B所示的对准标记的矩形凹槽结构的横向宽度、深度、以及边缘侧壁的倾斜角度等参数进行优化。具体地，本发明利用基于电磁场计算模块的光学成像仿真软件，分别对不同矩形凹槽宽度、深度、及侧壁倾斜角度等参数的组合进行暗场成像特性的仿真。然后利用得到的成像仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，在此基础上确定矩形凹槽的优化结构参数。
步骤二、EUV掩膜板对准标记的边缘V型槽结构参数的优化与成像效果评估。为了进一步改善对准标记边缘散射信号成像对比度，本发明的EUV掩膜板对准标记的边缘采用如图2所示的V型槽结构。V型槽的结构参数包括V型槽表面开口处的横向宽度和V型槽的高度。由图2可以看到，V型槽的宽度和高度决定了V型槽侧壁的倾斜角度。利用基于电磁场计算模块的光学成像仿真软件，采用步骤一所确定的矩形凹槽宽度和深度，分别对不同的V型槽宽度和高度组合进行暗场成像特性的仿真，利用得到的仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，在此基础上确定V型槽的优化结构参数。
可以理解的是，本发明通过利用EUV掩模板对准标记的矩形凹槽仿真得到的优化结构参数，对V型槽的结构参数进行暗场成像特性的仿真，从而得到V型槽的优化结构参数，有利于确保V型槽的优化参数的准确性，和进一步改善对准标记边缘散射信号成像对比度。
进一步地，本发明基于仿真得到的V型槽的优化参数对边缘为V型槽结构的EUV掩模板对准标记进行制备，包括以下步骤：
由上述步骤二所得到的对准标记矩形凹槽边缘所采用V型槽的宽度范围为100nm～400nm，且V型槽的侧壁是倾斜的，因此，具有V型槽边缘的EUV掩模板对准标记的制备优选采用电子束曝光刻蚀的方法。具体包括以下步骤：首先，在EUV掩模白板上沉积一层Cr金属层，在Cr层上再旋涂一层光刻胶；其次，利用电子束对光刻胶进行曝光，并进行显影，形成所需的对准标记图形；再次，对暴露部分的Cr层及下面的多层膜进行反应离子刻蚀，最后，利用去胶剂和洗铬液去掉未曝光区域的光刻胶及Cr层，在多层膜中形成所需的对准标记图案，得到最终的EUV掩模板对准标记。
可以理解的是，本发明基于仿真得到的V型槽的优化参数对边缘为V型槽结构的EUV掩模板对准标记进行制备，采用电子束曝光刻蚀的方法，制备方式简单、加工误差小，因此得到的对准标记图案准确，精度高，有利于提高对准标记位置的测量重复性。
以下将结合图2至图5对本发明提供的EUV掩模板对准标记的结构及其设计方法和制备方法的步骤进行具体阐明。
本实施例设计和制备了具有V型槽边缘的EUV掩模板对准标记，可以显著提高对准标记边缘的散射信号强度，同时使对准标间边缘位置的成像光斑质心探测精度提高，因此可以有效提高对准标记位置的探测精度和重复性，进而提高缺陷的定位精度。
具体地，EUV掩模板对准标记的设计方法包括以下步骤：
S1、EUV掩模板对准标记的矩形凹槽结构参数的优化与成像效果评估：分别对EUV掩模板对准标记的矩形凹槽的宽度、深度、及侧壁倾斜角度的参数值的不同组合得到的对准标记进行暗场成像特性仿真，利用得到的成像仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定矩形凹槽的优化结构参数；和
S2、EUV掩模板对准标记边缘V型槽结构参数优化与成像效果评估：基于矩形凹槽的优化结构参数，分别对不同的V型槽宽度和高度组合进行暗场成像特性的仿真，利用得到的仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定V型槽优化结构参数。
值得一提的是，在步骤S1中，采用基于电磁场计算模块的光学成像仿真软件，分别对矩形凹槽的宽度、深度、及侧壁倾斜角度等参数值的不同组合得到的对准标记进行暗场成像特性仿真。凹形槽宽度从1-8μm之间变化，深度从50-500nm之间变化，侧壁角度为30-90度之间变化。利用得到的成像仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，在此基础上确定矩形凹槽的优化结构参数。
具体地，本发明分别对宽度为3μm和5μm，深度为210nm，侧壁倾斜角度为50度、70度、90度等参数时的对准标记进行1D暗场成像特性仿真，图3分别给出了宽度为3μm和5μm，深度为210nm，侧壁倾斜角度为50度、70度、90度等参数时的对准标记的1D暗场成像仿真结果，可以看出，对比宽度为3μm，侧壁倾斜角度为50度、70度、90度等参数时的对准标记的仿真结果可知，侧壁倾斜角度为70度的对准标记的成像信号强度比侧壁倾斜角度为50度和90度时的对准标记的成像信号强度要大得多，侧壁倾斜角度为50度和90度时的对准标记的成像信号强度相差不大，在侧壁倾斜角度相同而宽度不同时的对准标记的成像信号强度相差不大。也就是说，侧壁倾斜角度对对准标记的成像信号强度的影响最大。优选地，在70度时，图形的对比度最大，凹槽宽度越大，成像信号强度越强。由上述结果，优选确定对准标记的凹槽宽度5μm，深度210nm，凹槽侧壁倾斜角度为70度。
进一步地，对准标记矩形凹槽边缘所采用的V型槽结构如图2所示。在步骤S2中，采用基于电磁场计算模块的光学成像仿真软件，利用步骤S1所确定的矩形凹槽宽度、深度和侧壁倾斜角度，分别对不同的V型槽宽度和高度组合进行暗场成像特性的仿真，利用得到的仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，在此基础上确定V型槽优化结构参数。由步骤S1所确定的优化凹槽深度和侧壁倾斜角度，设定V型槽的深度与凹槽的深度一样，在保持倾斜角度70度左右时，优化得到V型槽上表面开口处的横向宽度。
如图4所示，分别给出了凹槽宽度5μm，深度210nm，侧壁倾斜角度70度，边缘不采用和采用V型槽结构时，对准标记的1D暗场成像仿真结果，可以看出，本发明的EUV掩模板对准标记采用V型槽之后，边缘处的成像信号强度轻微降低，但是信号强度的峰值半高宽更小，信号强度的能量更集中，由此计算得到的对准标记的中心位置定位精度更高。
进一步地，如图5所示，EUV掩模板对准标记的制备方法具体包括以下步骤：
A、在基底表面沉积形成多层反射膜，其中多层反射膜为Mo/Si多层膜，多层反射膜的表面粗糙度小于0.3nm；
B、在多层反射膜表面沉积金属铬层，金属铬层的厚度为50～80nm；
C、在金属铬层表面旋涂光刻胶，旋涂的光刻胶厚度范围为300～400nm，在150℃～200℃的烘箱中前烘45分钟；
D、利用电子束对光刻胶进行曝光，并进行显影和定影，采用离子束刻蚀暴露部分的金属铬层和反射多层膜，形成所需的对准标记图形；以及
E、采用去胶剂和洗铬液去掉未曝光区域的光刻胶及金属铬层，在多层膜中形成所需的对准标记图案，得到EUV掩模板对准标记。
值得一提的是，在步骤A中，采用的基底为熔石英沉底，所采用的沉积方法为磁控溅射法，多层反射膜包含40层对的Mo/Si多层膜，单层Mo厚度为2.8nm，单层Si厚度为4.0nm。为了获得好的掩模效果，要求所制备的多层反射膜的反射率尽可能高，达到65％左右，同时要求表面的粗糙度小于0.3nm。
可以理解的是，单层Mo和单层Si的厚度基本可以按照5％的厚度范围变化，膜层数量可以增加，目的是实现在13.4nm左右的最强反射率。
还值得一提的是，在步骤B中，所采用的沉积方法为磁控溅射法。可以理解的是，在步骤B中沉积形成的金属铬层主要是用于阻挡刻蚀，厚度是根据所需的刻蚀深度而定，本发明对此不作限制。
此外，还值得一提的是，在步骤C中，光刻胶采用电子束抗蚀剂ZEP520A。
进一步地，在步骤D中，利用电子束直写，随后利用二甲苯在室温环境下显影50秒，并在异丙醇定影40秒，采用离子束刻蚀铬膜和反射多层膜，直到对准标记所需的深度。刻蚀离子束的电压为300V，束流为90mA。
更进一步地，在步骤E中，采用甲基丙烯酸甲酯(WA)湿法剥离的方法去除光刻胶(即电子束抗蚀剂)，然后利用洗铬液去掉金属铬层，并采用臭氧去离子水进行清洗，在臭氧去离子水中浸泡15分钟左右，最后利用去离子水中清洗5～10次，即获得EUV掩模板对准标记。
总的来讲，本发明提出了一种边缘为V型槽结构的EUV掩膜板对准标记及其制备方法，可以显著提高对准标记边缘的散射信号强度，同时使对准标记边缘位置的成像光斑质心探测精度提高，因此可以有效提高对准标记位置的探测精度和重复性，进而提高缺陷的定位精度，有利于后续对EUV掩模板缺陷的补偿和处理，提高生产能力。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种EUV掩膜板对准标记，其特征在于，所述EUV掩膜板对准标记的边缘为V型槽结构，V型槽的表面开口处的横向宽度范围为3～5μm，V型槽的高度范围为100～400nm，V型槽的侧壁的倾斜角度为30～90度。
2.根据权利要求1所述的EUV掩膜板对准标记的设计方法，其特征在于，包括步骤：
S1、分别对EUV掩模板对准标记的矩形凹槽的宽度、深度、及侧壁倾斜角度的参数值的不同组合得到的对准标记进行暗场成像特性仿真，利用得到的成像仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定矩形凹槽的优化结构参数；和
S2、基于矩形凹槽的优化结构参数，分别对不同的V型槽宽度和高度组合进行暗场成像特性的仿真，利用得到的仿真数据，综合评估边缘处散射信号的强弱，以及由成像特征计算得到的对准标记位置的探测误差，确定V型槽优化结构参数。
3.根据权利要求2所述的EUV掩膜板对准标记的设计方法，其特征在于，在步骤S1中，矩形凹槽的宽度参数值为1～8μm，深度参数值为50～500nm，侧壁角度参数值为30～90度。
4.根据权利要求3所述的EUV掩膜板对准标记的设计方法，其特征在于，在步骤S1中，矩形凹槽的优化结构参数为：宽度为5μm，深度为210nm，侧壁倾斜角度为70度。
5.根据权利要求4所述的EUV掩膜板对准标记的设计方法，其特征在于，在所述步骤S2中，基于所确定的矩形凹槽的优化结构参数，设定V型槽的深度与矩形凹槽的深度相同，在保持倾斜角度为70度时，优化得到V型槽的上表面开口处的横向宽度。
6.根据权利要求1所述的EUV掩膜板对准标记的制备方法，其特征在于，基于根据权利要求2至5中任一项所述的EUV掩膜板对准标记的设计方法所确定的V型槽优化结构参数进行制备，包括步骤：
A、在基底表面沉积形成多层反射膜，其中多层反射膜为Mo/Si多层膜，多层反射膜的表面粗糙度小于0.3nm；
B、在多层反射膜表面沉积金属铬层，金属铬层的厚度为50～80nm；
C、在金属铬层表面旋涂光刻胶，旋涂的光刻胶厚度范围为300～400nm，在150℃～200℃的烘箱中前烘45分钟；
D、利用电子束对光刻胶进行曝光，并进行显影和定影，采用离子束刻蚀暴露部分的金属铬层和反射多层膜，形成所需的对准标记图形；以及
E、采用去胶剂和洗铬液去掉未曝光区域的光刻胶及金属铬层，在多层膜中形成所需的对准标记图案，得到EUV掩模板对准标记。
7.根据权利要求6所述的EUV掩膜板对准标记的制备方法，其特征在于，在步骤A中，多层反射膜包含40层对的Mo/Si多层膜，单层Mo厚度为2.8nm，单层Si厚度为4.0nm。
8.根据权利要求6所述的EUV掩膜板对准标记的制备方法，其特征在于，在步骤C中，光刻胶采用电子束抗蚀剂ZEP520A。
9.根据权利要求6所述的EUV掩膜板对准标记的制备方法，其特征在于，在步骤D中，利用电子束直写，随后利用二甲苯在室温环境下显影50秒，并在异丙醇定影40秒，刻蚀离子束的电压为300V，束流为90mA。
10.根据权利要求6所述的EUV掩膜板对准标记的制备方法，其特征在于，在步骤E中，采用甲基丙烯酸甲酯(WA)湿法剥离的方法去除光刻胶，利用洗铬液去掉金属铬层，然后采用臭氧去离子水进行清洗，在臭氧去离子水中浸泡15分钟左右，最后利用去离子水中清洗5～10次。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110726501.8A CN113571408B (zh) | 2021-06-29 | 2021-06-29 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110726501.8A CN113571408B (zh) | 2021-06-29 | 2021-06-29 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113571408A CN113571408A (zh) | 2021-10-29 |
| CN113571408B true CN113571408B (zh) | 2024-02-09 |
Family
ID=78163018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110726501.8A Active CN113571408B (zh) | 2021-06-29 | 2021-06-29 | 一种euv掩膜板对准标记及其优化方法和制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571408B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114488685A (zh) * | 2021-12-31 | 2022-05-13 | 广州新锐光掩模科技有限公司 | 一种euv光掩模缺陷定位方法 |
| CN114068379B (zh) * | 2022-01-17 | 2022-03-29 | 广州粤芯半导体技术有限公司 | 对准标记形成方法及半导体器件的制造方法 |
| CN114664649B (zh) * | 2022-05-19 | 2022-09-20 | 浙江大学杭州国际科创中心 | 碳化硅高深宽比槽刻蚀工艺优化方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4233091A (en) * | 1978-08-31 | 1980-11-11 | Fujitsu Limited | Method of manufacturing semiconductor devices having improved alignment marks |
| JPH07230948A (ja) * | 1994-02-18 | 1995-08-29 | Nok Corp | マスクアライナ |
| US5496777A (en) * | 1993-08-26 | 1996-03-05 | Oki Electric Industry Co., Ltd. | Method of arranging alignment marks |
| JPH10284364A (ja) * | 1997-04-01 | 1998-10-23 | Mitsubishi Electric Corp | 電子ビーム露光用アライメントマーク、電子ビーム露光方法および電子ビーム露光装置 |
| JPH11214283A (ja) * | 1998-01-21 | 1999-08-06 | Toshiba Corp | 重ね合せマーク |
| US6501189B1 (en) * | 1998-12-30 | 2002-12-31 | Samsung Electronics Co., Ltd. | Alignment mark of semiconductor wafer for use in aligning the wafer with exposure equipment, alignment system for producing alignment signals from the alignment mark, and method of determining the aligned state of a wafer from the alignment mark |
| JP2006351760A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 |
| CN101640171A (zh) * | 2008-08-01 | 2010-02-03 | 富士电机电子技术株式会社 | 半导体器件制造方法 |
| CN105047595A (zh) * | 2015-05-20 | 2015-11-11 | 北京控制工程研究所 | 一种针对无定位标记的玻璃基片光刻对准装置及对准方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223145A (ja) * | 2000-02-07 | 2001-08-17 | Komatsu Ltd | 特異な形態のドットマークを有する半導体ウェハとそのドットマークの形成方法 |
| US20080108221A1 (en) * | 2003-12-31 | 2008-05-08 | Microfabrica Inc. | Microprobe Tips and Methods for Making |
-
2021
- 2021-06-29 CN CN202110726501.8A patent/CN113571408B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4233091A (en) * | 1978-08-31 | 1980-11-11 | Fujitsu Limited | Method of manufacturing semiconductor devices having improved alignment marks |
| US5496777A (en) * | 1993-08-26 | 1996-03-05 | Oki Electric Industry Co., Ltd. | Method of arranging alignment marks |
| JPH07230948A (ja) * | 1994-02-18 | 1995-08-29 | Nok Corp | マスクアライナ |
| JPH10284364A (ja) * | 1997-04-01 | 1998-10-23 | Mitsubishi Electric Corp | 電子ビーム露光用アライメントマーク、電子ビーム露光方法および電子ビーム露光装置 |
| JPH11214283A (ja) * | 1998-01-21 | 1999-08-06 | Toshiba Corp | 重ね合せマーク |
| US6501189B1 (en) * | 1998-12-30 | 2002-12-31 | Samsung Electronics Co., Ltd. | Alignment mark of semiconductor wafer for use in aligning the wafer with exposure equipment, alignment system for producing alignment signals from the alignment mark, and method of determining the aligned state of a wafer from the alignment mark |
| JP2006351760A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | アライメントマーク、及びこれを用いたアライメント精度測定方法並びに測定装置 |
| CN101640171A (zh) * | 2008-08-01 | 2010-02-03 | 富士电机电子技术株式会社 | 半导体器件制造方法 |
| CN105047595A (zh) * | 2015-05-20 | 2015-11-11 | 北京控制工程研究所 | 一种针对无定位标记的玻璃基片光刻对准装置及对准方法 |
Non-Patent Citations (1)
| Title |
|---|
| 投影光刻***中的掩模硅片相关识别对准技术;雷亮 等;《量子电子学报》(第6期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113571408A (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113571408B (zh) | 一种euv掩膜板对准标记及其优化方法和制备方法 | |
| US10012898B2 (en) | EUV mask for monitoring focus in EUV lithography | |
| US7305651B2 (en) | Mask CD correction based on global pattern density | |
| US7094507B2 (en) | Method for determining an optimal absorber stack geometry of a lithographic reflection mask | |
| US5885735A (en) | Mask having a phase shifter and method of manufacturing same | |
| US7327436B2 (en) | Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product | |
| CN113406859B (zh) | 光学邻近修正模型的建模方法 | |
| JP3981664B2 (ja) | 検査方法およびデバイス製造方法 | |
| US5906903A (en) | Process tolerance calculating method relating exposure amount and focal point position to allowable dimension value | |
| KR20040065173A (ko) | 토포그래피 유도성 및 파형 가이드 효과를 감소시키는위상 시프트 마스크 및 평면 위상 시프트 마스크용임베디드 에칭 스톱 | |
| US7563547B2 (en) | Photomask and method of manufacturing the same | |
| JP4620048B2 (ja) | 計測学ツール較正方法および装置 | |
| JP2004054092A (ja) | マスクおよびその製造方法 | |
| JP2002099072A (ja) | フォトマスク製造方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| US7745070B2 (en) | Structure of a lithography mask | |
| KR20110004075A (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
| KR100207445B1 (ko) | 포토마스크 제조방법 | |
| Pawloski et al. | Comparative study of mask architectures for EUV lithography | |
| US11854854B2 (en) | Method for calibrating alignment of wafer and lithography system | |
| US20080057410A1 (en) | Method of repairing a photolithographic mask | |
| JP2003167351A (ja) | レジストパターンの形成方法 | |
| JP5034410B2 (ja) | 現像ローディング測定方法および現像ローディング測定基板 | |
| JPH08306621A (ja) | 露光方法、露光装置および半導体集積回路装置の製造方法 | |
| JP2892753B2 (ja) | ホトマスクおよびホトマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |