JPH0796069A - 遊技機制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は遊技機制御回路に関し、品質の高い
乱数を生成することを目的とする。 【構成】 遊技機における遊技を制御するとともに、該
遊技に用いる乱数を生成する遊技機制御回路１におい
て、予め設定された任意値を初期値として記憶する初期
値記憶手段２と、該初期値記憶手段２に記憶された初期
値を所定ビット数分、所定方向にシフトするビットシフ
ト手段３と、該ビットシフト手段３によりシフトされた
値と前記初期値との排他的論理和を求める論理演算手段
４とを備え、前記論理演算手段４の演算結果を乱数とし
て出力するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遊技機制御回路に係
り、特に、遊技において利用される乱数を生成する遊技
機制御回路に関する。

【０００２】〔発明の背景〕近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。

【０００３】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合（通常、始動口への入賞時等）
に、特別図柄表示装置中に表示される図柄が変動表示を
開始するとともに、所定時間後に変動が停止し、停止時
の図柄が特定図柄で揃っていた場合を大当たりとするも
のが一般的であり、このような可変表示ゲームにおいて
は、大当たりの決定や、停止時の図柄（以下、停止図柄
という）の決定等は、確率的要素が盛り込まれ、偶然性
を伴うことにより、遊技に対する興趣を盛り上げてい
る。

【０００４】このため、大当たりの決定や、停止図柄の
決定等には、一様性及び不規則性を伴う乱数（大当たり
決定用の乱数、停止図柄決定用の乱数）が用いられ、こ
のような乱数は、遊技機制御回路によって生成される。

【０００５】

【従来の技術】従来、このような乱数を生成する遊技機
制御回路としては、図８に示すようなケタ上がり方式の
カウンタを備えた大当たり判定装置がある。

【０００６】図８は、大当たり判定装置の動作を説明す
るための図である。

【０００７】図８に示す大当たり判定装置は、“００”
〜“２３４”までの値が規則的に１つずつ常時高速移動
しているケタ上がり方式のカウンタによって大当たりが
制御されており、大当たりとなるのは、所定のタイミン
グでセレクトされた値が、予め決められた１つの当選値
（この場合、“０３”）となった場合であり、これによ
り、大当たりの確率は２３５分の１となっている。

【０００８】ちなみに、この大当たり判定が行われるタ
イミングは、一般に、遊技球の始動口入賞時であるが、
ケタ上がり方式のカウンタの１コマ移動する時間は、例
えば、０．００４０９６秒といったごく短い期間であ
り、また、一巡周期も０．９６２５６秒（＝０．００４
０９６×２３５）と十分に短いことから、乱数として用
いられている。

【０００９】

【発明が解決しようとする課題】乱数というのは、値の
変移の仕方に何ら法則性を持たない変数であり、次に続
く値を予測することができない数列というのが、本来の
意味である。

【００１０】しかしながら、前述したケタ上がり方式の
カウンタにより生成される乱数というのは、カウンタの
値をセレクトするタイミング（例えば、始動口入賞時
等）がランダムであり、かつ、カウンタの一巡周期が短
いために、乱数として利用されているが、ケタ上がり方
式のカウンタによって生成される値は、ある一定の値で
加算（前述の例では、１つずつ加算）された規則性のあ
る等差数列となっているため、厳密には乱数とは呼べな
い。

【００１１】すなわち、可変表示ゲームでの遊技に対す
る興趣を盛り上げる偶然性の元となっている乱数は、統
計的に独立な数であることが好ましい。

【００１２】〔目的〕上記問題点に鑑み、本発明は、品
質の高い乱数を生成することを目的とする。

【００１３】

【課題を解決するための手段】請求項１に記載する発明
は、図１に示すように、遊技機における遊技を制御する
とともに、該遊技に用いる乱数を生成する遊技機制御回
路１において、予め設定された任意値を初期値として記
憶する初期値記憶手段２と、該初期値記憶手段２に記憶
された初期値を所定ビット数分、所定方向にシフトする
ビットシフト手段３と、該ビットシフト手段３によりシ
フトされた値と前記初期値との排他的論理和を求める論
理演算手段４と、を備え、前記論理演算手段４の演算結
果を乱数として出力することにより、上記目的を達成し
ている。

【００１４】この場合、請求項１に記載する発明に加え
て、請求項２に記載するように、前記ビットシフト手段
によるビット操作と、前記論理演算手段による論理演算
とを対にして、複数回繰り返し処理を行うことが有効で
あり、さらに、この場合、請求項３に記載するように、
前記ビットシフト手段による繰り返し処理毎にシフト方
向を変更することが好ましい。

【００１５】また、請求項１、２、または請求項３に記
載する発明に加えて、請求項４に記載するように、前記
ビットシフト手段によるビットシフト量は、左方向にシ
フトする場合、生成すべき乱数に必要なビット数の１／
２のビット数に１加算した数分だけビットシフトし、右
方向にシフトする場合、生成すべき乱数に必要なビット
数の１／２のビット数に１減算した数分だけビットシフ
トすることが有効である。

【００１６】

【作用】請求項１記載の発明によれば、初期値記憶手段
に記憶された初期値に基づいて、ビットシフト手段によ
り初期値が所定ビット数分、所定方向にシフトされ、こ
のシフト値と初期値とに基づいて論理演算手段により排
他的論理が求められることにより、従来のケタ上がり方
式のカウンタと比較して、品質の高いランダムな乱数が
生成される。

【００１７】この場合、請求項２記載の発明によれば、
前記ビットシフト手段によるビット操作と、前記論理演
算手段による論理演算とが対となって、複数回繰り返し
処理が行われることにより、請求項１記載の発明に加え
て、ランダム性の高い乱数が生成される。

【００１８】また、請求項３記載の発明によれば、前記
ビットシフト手段による繰り返し処理毎にシフト方向が
変更されることにより、請求項２記載の発明に加えて、
高品位な乱数が生成される。

【００１９】さらに、請求項４記載の発明によれば、前
記ビットシフト手段によるビットシフト量は、左方向に
シフトする場合、生成すべき乱数に必要なビット数の１
／２のビット数に１加算した数分だけビットシフトし、
右方向にシフトする場合、生成すべき乱数に必要なビッ
ト数の１／２のビット数に１減算した数分だけビットシ
フトすることにより、請求項１、２または請求項３記載
の発明に加えて、品質の高い乱数が生成される。

【００２０】

【実施例】以下、本発明の好適な実施例を、図２〜図７
を参照して説明する。なお、図２〜図７において、図１
と同一部分には同一の符号を付す。

【００２１】まず、本実施例の構成を説明する。

【００２２】図２は、本実施例の遊技機制御回路１を用
いたパチンコ遊技機における遊技盤１０の正面図であ
る。

【００２３】本実施例におけるパチンコ遊技機の遊技盤
１０面には、図２に示すように、ガイドレール１１によ
って囲まれた遊技領域１２が形成されており、遊技領域
１２の略中央部位置に可変表示ゲームを行うための特別
図柄表示装置１３が設けられ、特別図柄表示装置１３の
下方位置には、特別図柄表示装置１３での可変表示ゲー
ムにおいて、大当たり発生時に特別遊技を行わせるため
の変動入賞装置（大入賞口）１４が設けられている。

【００２４】また、変動入賞装置（大入賞口）１４の上
方位置には第１種始動口１５が設けられている。

【００２５】特別図柄表示装置１３における可変表示ゲ
ームは、遊技球発射装置（図示せず）により遊技領域１
２内に導かれた遊技球が第１種始動口１５に入賞するこ
とを条件として、特別図柄表示装置１３中に表示されて
いる、左図柄、中図柄、右図柄の３図柄が変動表示を開
始するとともに、所定時間後（５秒以上経過後）に左図
柄、右図柄、中図柄の順に変動が停止し、停止時に３図
柄が特定図柄で揃っていた場合に大当たりとするもので
あり、大当たりの決定や、停止図柄の決定等は、遊技機
制御回路１によって生成される乱数に基づいて行われる
ことにより、可変表示ゲームに偶然性を伴った確率的要
素を盛り込み、遊技に対する興趣を盛り上げるものであ
る。

【００２６】図３は、本実施例における遊技機制御回路
１を含むパチンコ遊技機の要部構成を示すブロック図で
ある。

【００２７】図３において、本実施例におけるパチンコ
遊技機は、遊技機制御回路１、第１種始動スイッチ２
１、継続スイッチ２２、カウントスイッチ２３、ローパ
スフィルタ２４、バッファゲート２５、出力ポート２
６、ドライバ２７、変動入賞装置（大入賞口）１４を備
えている。なお、図３中、Ｂはバスである。

【００２８】遊技機制御回路１は、所定の確率（本実施
例の場合、２４５分の１の確率）の一様乱数を生成する
ためのものであり、乱数生成ブロック１ａ、ＣＰＵ（Ce
ntral Processing Unit ）７、分周回路７ａ、ＲＯＭ
（Read Only Memory）８、ＲＡＭ（Random Access Memo
ry）９から構成されており、乱数生成ブロック１ａは、
初期値記憶手段であるレジスタ２、ビットシフト手段で
あるビットシフタ３、論理演算手段である排他的論理和
回路４から構成されている。また、遊技機制御回路１
は、ホール（遊技店）の管理装置に対して、例えば、第
１種始動口１５への入賞、可変表示ゲームの開始、可変
表示ゲームにおける大当たり等の各種情報を出力する機
能も有している。

【００２９】レジスタ２は、本実施例における乱数生成
のための初期値を記憶するためのものであり、具体的に
本実施例においてレジスタ２に記憶される初期値として
は、起動時にＣＰＵ７によりカウンタが駆動されるとと
もに、このカウンタ値が所定タイミングで読み出され、
読み出された値を“２４５”（本実施例における大当た
り発生確率に基づいた値）で割った余りが初期値として
記憶される。

【００３０】ビットシフタ３は、レジスタ２に記憶され
ている８ビット値を、ケタ上げシフト時には左方向に５
ビットシフトするとともに、シフト後の下位５ビットに
“０”を書き込むものであり、また、ケタ下げシフト時
には右方向に３ビットシフトするとともに、シフト後の
上位３ビットに“０”を書き込むものであり、そのシフ
ト値を排他的論理和回路４に出力するものである。

【００３１】排他的論理和回路４は、エクスクルーシブ
オアゲート５と、剰余演算回路６とから構成され、エク
スクルーシブオアゲート５は、ビットシフタ３から入力
される８ビットのシフト値とレジスタ２に記憶されてい
る８ビットの初期値との排他的論理和を求めるものであ
り、剰余演算回路６は、エクスクルーシブオアゲート５
からの出力値を所定数（この場合、大当たり確率に基づ
いた“２４５”）で割った余りを乱数値として出力する
ものである。これは、エクスクルーシブオアゲート５か
らの出力値は、８ビットであるため、“０”〜“２５
５”までの数値となるが、本実施例における大当たり確
率は１／２４５であることから“０”〜“２４４”まで
の値を必要とし、“２４５”〜“２５５”までの値を丸
め込むためである。

【００３２】ちなみに、本実施例におけるビットシフタ
３によるビットシフト処理と排他的論理和回路４におけ
るエクスクルーシブオアゲート５による排他的論理和処
理とは対になって処理され、処理結果をレジスタ２に格
納して再度ビットシフト処理と排他的論理和処理とを繰
り返すことにより、乱数のランダム性を高めることがで
きる。

【００３３】ＣＰＵ７は、他の各種回路を制御する遊技
機制御回路１の中枢をなす８ビットのマイクロプロセッ
サであり、後述するリセット信号に基づいてリセット割
込処理により、１シーケンス単位でＲＯＭ８内に格納さ
れたプログラム処理手順に基づいて各種プログラム処理
を実行するものである。また、遊技に用いる乱数を必要
とする場合、乱数生成ブロック１ａを制御することによ
り、乱数を得るものである。

【００３４】分周回路７ａは、クロックオシレータから
出力されるクロックパルスを分周して２ｍｓｅｃ毎のリ
セット信号を生成し、このリセット信号をＣＰＵ７に供
給するものである。

【００３５】ＲＯＭ８は、ＣＰＵ７によって利用される
各種制御プログラムやデータ等を格納する半導体メモリ
であり、ＲＡＭ９は、ＣＰＵ７におけるプログラム処理
実行中に利用されるプログラムデータ等を格納したり、
遊技に関連するデータを一時的に記憶し、作業領域とし
て利用される半導体メモリである。

【００３６】変動入賞装置（大入賞口）１４は、第１種
始動口１５への入賞タイミングに基づいた可変表示ゲー
ムの大当たり発生時に開放され、遊技者に対して特別遊
技の機会を与え、遊技者に多くの賞球獲得の機会を与え
るものである。

【００３７】第１種始動スイッチ２１は、第１種始動口
１５内に設けられ、遊技球の入賞を検出するスイッチで
ある。

【００３８】継続スイッチ２２及びカウントスイッチ２
３は、共に変動入賞装置（大入賞口）１４内に設けられ
た近接スイッチにより構成され、継続スイッチ２２は、
変動入賞装置（大入賞口）１４内の特定領域（Ｖゾー
ン）を通過する通過球を検出するものであり、カウント
スイッチ２３は、変動入賞装置（大入賞口）１４内に入
賞するすべての入賞球を検出するものである。これらの
スイッチ２２，２３からの検出信号に基づいて１０カウ
ント不正防止処理がなされる。

【００３９】ローパスフィルタ２４は、第１種始動スイ
ッチ２１、継続スイッチ２２、カウントスイッチ２３か
らの出力信号が入力されるとともに、遊技球の排出を制
御する排出制御回路（図示せず）から出力される要求信
号が入力され、これら各信号をパルス波として整形して
出力するものであり、バッファゲート２５は、ローパス
フィルタ２４により整形されたパルス波を増幅してバス
Ｂに出力するものである。

【００４０】出力ポート２６は、バスＢを介して入力さ
れる各種信号をドライバ２７に出力するものであり、ド
ライバ２７は、出力ポート２６から入力される各種信号
に基づいて、例えば、変動入賞装置（大入賞口）１４を
駆動するための駆動制御信号を出力したり、また、例え
ば、ホール側の管理装置等に出力する大当たり信号，特
図回動信号，始動口入賞信号や、特別図柄表示装置１３
の制御回路に出力するデータ信号，制御コード信号，ス
トローブ信号、また、排出制御回路（図示せず）に出力
する送信クロック信号，賞球データ信号等のその他制御
信号を出力するものである。

【００４１】図４は、図３に代わる遊技機制御回路１を
含むパチンコ遊技機の要部構成を示すブロック図であ
る。

【００４２】すなわち、図３に示す例では、乱数生成ブ
ロック１ａとして、レジスタ２、ビットシフタ３、排他
的論理和回路４をそれぞれ独立して設けた構成となって
いたが、図４に示す例のように、ＣＰＵ７にレジスタ
２、ビットシフタ３、排他的論理和回路４の各機能を持
たせるように構成してもよく、この場合、ＣＰＵ７は、
起動時に内部カウンタを駆動し、このカウンタ値を所定
タイミングで読み出すとともに、読み出した値を“２４
５”で割った余りを初期値とし、この初期値に対して所
定方向にビットシフトを施すとともに、シフト値と初期
値との排他的論理和による論理演算処理を施した値を
“２４５”で割った余りを乱数値として出力すること
で、一様乱数を生成する。

【００４３】次に、本実施例の動作（作用）を説明す
る。

【００４４】上記構成において、まず、ハンドル操作に
より遊技球発射装置（図示せず）から発射された遊技球
は、ガイドレール１１に案内されて遊技盤１０中の遊技
領域１２に発射される。

【００４５】遊技機制御回路１では、第１種始動スイッ
チ２１の入力の有無を監視しており、遊技球が第１種始
動口１５に入賞した場合、第１種始動スイッチ２１にお
いて遊技球の入賞が検出されるとともに、検出信号のチ
ャタリングの除去や論理変換等が行われて入力処理が行
われる。また、第１種始動口１５に遊技球の入賞が検出
された場合には、所定の記憶領域（以下、保留エリアと
いう）に、入賞した遊技球の数が４つ分まで記憶される
とともに、可変表示ゲームに用いられる入賞時の乱数の
値も保留エリアに一時的に保管される。ちなみに、可変
表示ゲームにおける大当たりを決定するための乱数は、
遊技機制御回路１中の乱数生成ブロック１ａにより生成
される。

【００４６】そして、第１種始動口１５への遊技球の入
賞の記憶、すなわち、保留エリアに保管されたデータに
基づいて、特別図柄表示装置１３において可変表示ゲー
ムが開始される。

【００４７】可変表示ゲーム処理において、遊技機制御
回路１は、例えば、通常動作処理、自動停止時間の
終了監視処理、第一図柄の停止監視処理、第二図柄
の停止監視及びリーチ判定処理、第三図柄の停止監視
処理、図柄判定処理、動作の終了監視処理、ハズ
レ動作処理、大当たり動作処理等の各処理を実行す
る。

【００４８】この場合、前述の大当たりの決定と同様
に、可変表示ゲームにおける停止図柄も、遊技機制御回
路１中の乱数生成ブロック１ａにより生成される乱数に
よって確定される。

【００４９】図５は、特別図柄表示装置１３における各
図柄表示領域Ａ，Ｂ，Ｃを示す図である。

【００５０】前述の保留エリアは、遊技機制御回路１の
ＲＡＭ９内に設けられており、この保留エリアは、図５
に示すように、特別図柄表示装置１３における各図柄表
示領域Ａ，Ｂ，Ｃに対応する停止図柄の記憶領域とし
て、リセット割り込み毎に順次更新される。そして、各
図柄のデータは、ＣＰＵ７によって大当りの図柄である
か、あるいは、ハズレ図柄であるかが判断され、大当り
図柄であると判断されたときには前記ＲＡＭ９の大当り
格納領域に記憶され、ハズレ図柄であるときには前記Ｒ
ＡＭ９のハズレ格納領域に記憶される。

【００５１】一方、遊技機制御回路１では、前述したよ
うに、大当り決定の乱数に基づいて、当りかハズレかを
判断し、当りの場合には、大当り格納領域に記憶されて
いる当り図柄により停止図柄を確定するとともに、ハズ
レの場合には、ハズレ格納領域に記憶されているハズレ
図柄により停止図柄を確定する。

【００５２】そして、可変表示ゲーム処理において設定
される特別図柄表示装置１３に関するデータは、表示器
制御処理によって表示器制御回路（図示せず）に出力さ
れるようになっている。

【００５３】図６，７は、遊技機制御回路１によるパチ
ンコ遊技機の制御処理手順を示すフローチャートであ
る。

【００５４】制御処理が開始されると、まず、初期情報
の設定（例えば、スタックポインタの設定、ＲＡＭ９に
対するアクセス許可、リセット信号のクリア等）が行わ
れるとともに（ステップＳ１）、ＣＰＵ７によって内部
カウンタの値が所定タイミングで読み出され、このカウ
ンタ値を“２４５”で割った余りが初期値としてレジス
タ２に記憶される。

【００５５】次いで、パチンコ遊技機に対する最初の電
源投入か否かがチェックされ（ステップＳ２）、ここ
で、電源スイッチの操作によりパチンコ遊技機に電力が
供給されたことが検出された場合、ＣＰＵ７により使用
されるレジスタやＲＡＭ９が初期化されるとともに、電
源投入時におけるメモリ内容を確認するために必要な時
間であるウエイト時間を設定した後（ステップＳ３）、
ウエイト時間処理によりウエイト時間が更新され（ステ
ップＳ４）、ＣＰＵ７は割り込み待ちの状態となる。

【００５６】一方、上記ステップＳ２の処理において、
電源投入が検出されない場合、ＲＡＭ９を含むメモリの
検査、すなわち、メモリに対する異常の有無がチェック
され（ステップＳ５）、メモリに異常が検出されると、
上記ステップＳ３，Ｓ４の処理を経てＣＰＵ７は割り込
み待ちの状態となる。

【００５７】そして、上記ステップＳ５の処理におい
て、メモリに異常が検出されない場合は、遊技機制御回
路１は排出制御回路（図示せず）との間で賞球データに
関する通信処理による賞球制御が行われるとともに（ス
テップＳ６）、可変表示ゲームにおける大当たり確率を
設定する確率設定処理が行われる（ステップＳ７）。

【００５８】次いで、上記ステップＳ３で設定された電
源投入時のウエイト時間が終了したか否かがチェックさ
れ（ステップＳ８）、ウエイト時間が終了していない場
合は、上記ステップＳ４の処理を経てＣＰＵ７は割り込
み待ちの状態となり、ウエイト時間が終了している場合
は、各種サブルーチン処理でセットされた出力データを
出力する出力処理が行われ（ステップＳ９）、可変表示
ゲームにおける当たり・ハズレを決定するために、乱数
生成ブロック１ａによってレジスタ２に記憶された初期
値に基づいて新たな乱数が生成され、乱数更新処理によ
り乱数の更新が行われ（ステップＳ１０）、入力処理が
行われる（ステップＳ１１）。

【００５９】以下、ランプ電源やソレノイド電源等の電
源電圧の監視を行うパワーフェール監視処理（ステップ
Ｓ１２）、カウントスイッチ入賞監視処理（ステップＳ
１３）、継続スイッチ入賞監視処理（ステップＳ１
４）、第１種始動口１５内の特別図柄作動スイッチ入賞
監視処理（ステップＳ１５）、不正監視処理（ステップ
Ｓ１６）が行われた後、各シーケンスを効率良く処理す
るためのイベントカウンタの値に基づいて分岐処理が行
われる（ステップＳ１７）。

【００６０】すなわち、カウンタ値が「０」の場合、音
声合成処理（ステップＳ１８）、カウンタ値が「１」の
場合、ＬＥＤ編集処理（ステップＳ１９）、カウンタ値
が「２」の場合、ランプ編集処理（ステップＳ２０）、
カウンタ値が「３」の場合、可変表示ゲーム処理（ステ
ップＳ２１）、カウンタ値が「４」の場合、図柄制御編
集処理（ステップＳ２２）、カウンタ値が「５」の場
合、データ転送処理（ステップＳ２３）、カウンタ値が
「６」の場合、外部情報編集処理（ステップＳ２４）、
カウンタ値が「７」の場合、入力情報制御処理（ステッ
プＳ２５）が、それぞれ行われる。

【００６１】次いで、表示器制御回路に対する表示デー
タの設定処理が行われ（ステップＳ２６）、上記ステッ
プＳ２１の処理において利用された乱数データが新たな
初期値としてレジスタ２に記憶され（ステップＳ２
７）、音編集出力処理が行われて（ステップＳ２８）、
ＣＰＵ７は割り込み待ちの状態となる。

【００６２】そして、前述したリセット信号に基づい
て、ＣＰＵ７は割込待ちの状態から復帰するようになっ
ている。

【００６３】以下では、本実施例における具体的な乱数
の生成を説明する。

【００６４】前述のように、レジスタ２に記憶される初
期値としては、“２４５”の剰余が記憶されるため、
“０”〜“２４４”までの間の値となる。

【００６５】ここで、例えば、レジスタ２に記憶される
初期値として“３”（＝“００００００１１Ｂ”）が記
憶されたとすると、乱数生成ブロック１ａでは、レジス
タ２内の初期値が、ビットシフタ３により、例えば、左
方向に５ビットシフトされて“９６”（＝“０１１００
０００Ｂ”）が得られ、次に、排他的論理和回路４内の
エクスクルーシブオアゲート５によって、ビットシフタ
３によるシフト値“０１１０００００Ｂ”とレジスタ２
内の初期値“００００００１１Ｂ”との排他的論理和が
演算され、演算結果として“９９”（＝“０１１０００
１１Ｂ”）が求められる。

【００６６】この求められた値は再度レジスタ２内に記
憶され、次に、ビットシフタ３により、レジスタ２内の
演算値が、例えば、右方向に３ビットシフトされて“１
２”（＝“００００１１００Ｂ”）が得られ、次に、排
他的論理和回路４内のエクスクルーシブオアゲート５に
よって、ビットシフタ３によるシフト値“００００１１
００Ｂ”とレジスタ２内の記憶値“０１１０００１１
Ｂ”との排他的論理和が演算され、演算結果として“１
１１”（＝“０１１０１１１１Ｂ”）が求められる。

【００６７】ここで、排他的論理和回路４内のエクスク
ルーシブオアゲート５を介して剰余演算回路６から出力
される値“１１１”は、２４５よりも小さいので、“１
１１”がそのまま乱数として出力される。

【００６８】次回の乱数生成は“１１１”が新たな初期
値として設定され、ビットシフタ３により、まず、“１
１１”が左方向に５ビットシフトされて“２２４”（＝
“１１１０００００Ｂ”）が得られ、エクスクルーシブ
オアゲート５によって、ビットシフタ３よるシフト値
“１１１０００００Ｂ”とレジスタ２内の初期値“０１
１０１１１１Ｂ”との排他的論理和が演算され、演算結
果として“１４３”（＝“１０００１１１１Ｂ”）が求
められる。

【００６９】そして、“１４３”がレジスタ２内に記憶
されるとともに、“１４３”が右方向に３ビットシフト
されて“１７”（＝“０００１０００１Ｂ”）が得ら
れ、次に、エクスクルーシブオアゲート５によって、ビ
ットシフタ３によるシフト値“０００１０００１Ｂ”と
レジスタ２内の記憶値“１０００１１１１Ｂ”との排他
的論理和が演算され、演算結果として“１５８”（＝
“０１１０１１１１Ｂ”）が求められ、剰余演算回路６
から出力される乱数としてそのまま“１５８”が得られ
る。以下、同様にして、〔表１〕に示すような乱数数列
が生成される。

【００７０】

【表１】

【００７１】すなわち、図８に示す従来のケタ上がり方
式のカウンタで得られる乱数列は、規則正しい等差数列
であったが、本実施例では、高品位で、かつ、ランダム
性の高い乱数列を生成することができる。

【００７２】以上説明したように、本実施例では、レジ
スタ２に記憶された初期値に基づいて、ビットシフタ３
により初期値が所定ビット数分（本実施例では、５また
は３ビット）、所定方向にシフトされ、このシフト値と
初期値とに基づいてエクスクルーシブオアゲート５によ
り排他的論理を求めることで、従来のケタ上がり方式の
カウンタと比較して、品質の高いランダムな乱数を生成
することができる。

【００７３】したがって、本実施例では、遊技機（パチ
ンコ遊技機）における確率的な偶然性をより高めること
ができる。

【００７４】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００７５】例えば、ビットシフタ３によるビットシフ
ト量は、本実施例では、８ビットの乱数値に対して５あ
るいは３ビットのシフト量を設定したが、本実施例にお
ける数値に限定されるものでなく、品質の良い乱数を得
るために任意に設定可能である。

【００７６】また、本実施例では、排他的論理和回路４
により得られた値を次回の乱数生成の初期値として用い
ていたが、これに限らず、過去に得られた乱数データを
保持しておき、保持した乱数データの中からピックアッ
プした所定数の乱数データの排他的論理和を新たな初期
値として利用してもよい。

【００７７】また、特定のＣＰＵには、ダイナミックメ
モリのリフレッシュを行うためのリフレッシュレジスタ
と呼ばれるレジスタを有するものがあり、このリフレッ
シュレジスタ内に保持されるデータは、所定時間毎にデ
クリメントされている。

【００７８】このようなリフレッシュレジスタを有する
ＣＰＵにおいて、乱数の再現性を考慮しなくてもよい場
合は、排他的論理和回路４により得られた値と、リフレ
ッシュレジスタの値との排他的論理和を新たな初期値と
して利用してもよい。

【００７９】また、以上の説明では主として発明者によ
ってなされた発明を、その背景となった利用分野である
パチンコ遊技機における遊技機制御回路に適用した場合
について説明したが、それに限定されるものではない。

【００８０】例えば、パチスロや可変表示ゲームの始動
率を常に一定に維持しているゲーム機（パチコン）等の
制御にも適用できる。

【００８１】

【発明の効果】請求項１記載の発明では、初期値記憶手
段に記憶された初期値に基づいて、ビットシフト手段に
より初期値が所定ビット数分、所定方向にシフトされ、
このシフト値と初期値とに基づいて論理演算手段により
排他的論理を求めることで、従来のケタ上がり方式のカ
ウンタと比較して、品質の高いランダムな乱数を生成す
ることができる。

【００８２】この場合、請求項２記載の発明では、前記
ビットシフト手段によるビット操作と、前記論理演算手
段による論理演算とが対となって、複数回繰り返し処理
を行うことで、請求項１記載の発明に加えて、ランダム
性の高い乱数を生成することができる。

【００８３】また、請求項３記載の発明では、前記ビッ
トシフト手段による繰り返し処理毎にシフト方向を変更
することで、請求項２記載の発明に加えて、高品位な乱
数を生成することができる。

【００８４】さらに、請求項４記載の発明では、前記ビ
ットシフト手段によるビットシフト量は、左方向にシフ
トする場合、生成すべき乱数に必要なビット数の１／２
のビット数に１加算した数分だけビットシフトし、右方
向にシフトする場合、生成すべき乱数に必要なビット数
の１／２のビット数に１減算した数分だけビットシフト
することで、請求項１、２または請求項３記載の発明に
加えて、品質の高い乱数を生成することができる。

【図面の簡単な説明】

【図１】本発明に係る遊技機制御回路の原理図である。

【図２】本実施例の遊技機制御回路を用いたパチンコ遊
技機における遊技盤の正面図である。

【図３】本実施例における遊技機制御回路を含むパチン
コ遊技機の要部構成を示すブロック図である。

【図４】図３に代わる遊技機制御回路を含むパチンコ遊
技機の要部構成を示すブロック図である。

【図５】特別図柄表示装置における各図柄表示領域を示
す図である。

【図６】遊技機制御回路によるパチンコ遊技機の制御処
理手順を示すフローチャートである。

【図７】図６に続く、遊技機制御回路によるパチンコ遊
技機の制御処理手順を示すフローチャートである。

【図８】従来例の全体構成を示すブロック図である。

【符号の説明】

１ 遊技機制御回路 １ａ 乱数生成ブロック ２ レジスタ（初期値記憶手段） ３ ビットシフタ（ビットシフト手段） ４ 排他的論理和回路（論理演算手段） ５ エクスクルーシブオアゲート ６ 剰余換算回路 ７ ＣＰＵ ７ａ 分周回路 ８ ＲＯＭ ９ ＲＡＭ １０ 遊技盤 １１ ガイドレール １２ 遊技領域 １３ 特別図柄表示装置 １４ 変動入賞装置（大入賞口） １５ 第１種始動口 ２１ 第１種始動スイッチ ２２ 継続スイッチ ２３ カウントスイッチ ２４ ローパスフィルタ ２５ バッファゲート ２６ 出力ポート ２７ ドライバ Ｂ バス

Claims (4)

【特許請求の範囲】
1. 【請求項１】遊技機における遊技を制御するとともに、
   該遊技に用いる乱数を生成する遊技機制御回路におい
   て、 予め設定された任意値を初期値として記憶する初期値記
   憶手段と、 該初期値記憶手段に記憶された初期値を所定ビット数
   分、所定方向にシフトするビットシフト手段と、 該ビットシフト手段によりシフトされた値と前記初期値
   との排他的論理和を求める論理演算手段と、 を備え、 前記論理演算手段の演算結果を乱数として出力すること
   を特徴とする遊技機制御回路。
2. 【請求項２】前記ビットシフト手段によるビット操作
   と、前記論理演算手段による論理演算とを対にして、複
   数回繰り返し処理を行うことを特徴とする請求項１記載
   の遊技機制御回路。
3. 【請求項３】前記ビットシフト手段による繰り返し処理
   毎にシフト方向を変更することを特徴とする請求項２記
   載の遊技機制御回路。
4. 【請求項４】前記ビットシフト手段によるビットシフト
   量は、左方向にシフトする場合、生成すべき乱数に必要
   なビット数の１／２のビット数に１加算した数分だけビ
   ットシフトし、右方向にシフトする場合、生成すべき乱
   数に必要なビット数の１／２のビット数に１減算した数
   分だけビットシフトすることを特徴とする請求項１、２
   または３記載の遊技機制御回路。