JP2000334144A - 遊技機制御回路 - Google Patents

Abstract

(57)【要約】 【課題】品質の高い乱数の生成や記憶が行える遊技機制
御回路を提供する。 【解決手段】遊技機における遊技の制御を行うととも
に、該遊技に用いる乱数を生成する乱数生成手段を備え
た遊技機制御回路において、乱数生成手段は、予め設定
された任意値を初期値として記憶する初期値記憶手段
と、該初期値記憶手段に記憶された初期値を二乗する第
一演算手段と、該第一演算手段の演算結果に対し丸め込
み処理を施して、予め設定された数値範囲内の値とする
第二演算手段と、を備え、乱数を取り込む条件となる遊
技機の始動口への遊技球の入賞を検出処理する入賞検出
処理手段より前に乱数生成手段を配して割込処理部を構
成し、割込処理部の一連の割込処理を所定時間毎に実行
して新たな乱数を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技機制御回路に
係り、特に、遊技において利用される乱数を生成する遊
技機制御回路に関する。

【０００２】〔発明の背景〕近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。

【０００３】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合（通常、始動口への入賞時等）
に、特別図柄表示装置中に表示される図柄が変動表示を
開始するとともに、所定時間後に変動が停止し、停止時
の図柄が特定図柄で揃っていた場合を大当たりとするも
のが一般的であり、このような可変表示ゲームにおいて
は、大当たりの決定や、停止時の図柄（以下、停止図柄
という）の決定等は、確率的要素が盛り込まれ、偶然性
を伴うことにより、遊技に対する興趣を盛り上げてい
る。

【０００４】このため、大当たりの決定や、停止図柄の
決定等には、一様性及び不規則性を伴う乱数（大当たり
決定用の乱数、停止図柄決定用の乱数）が用いられ、こ
のような乱数は、遊技機制御回路によって生成される。

【０００５】

【従来の技術】従来、このような乱数を生成する遊技機
制御回路としては、図１０に示すようなケタ上がり方式
のカウンタを備えた大当たり判定装置がある。

【０００６】図１０は、大当たり判定装置の動作を説明
するための図である。

【０００７】図１０に示す大当たり判定装置は、“０
０”〜“２３４”までの値が規則的に１つずつ常時高速
移動しているケタ上がり方式のカウンタによって大当た
りが制御されており、大当たりとなるのは、所定のタイ
ミングでセレクトされた値が、予め決められた１つの当
選値（この場合、“０３”）となった場合であり、これ
により、大当たりの確率は２３５分の１となっている。

【０００８】ちなみに、この大当たり判定が行われるタ
イミングは、一般に、遊技球の始動口入賞時であるが、
ケタ上がり方式のカウンタの１コマ移動する時間は、例
えば、０．００４０９６秒といったごく短い期間であ
り、また、一巡周期も０．９６２５６秒（＝０．００４
０９６×２３５）と十分に短いことから、乱数として用
いられている。

【０００９】

【発明が解決しようとする課題】乱数というのは、値の
変移の仕方に何ら法則性を持たない変数であり、次に続
く値を予測することができない数列というのが、本来の
意味である。

【００１０】しかしながら、前述したケタ上がり方式の
カウンタにより生成される乱数というのは、カウンタの
値をセレクトするタイミング（例えば、始動口入賞時
等）がランダムであり、かつ、カウンタの一巡周期が短
いために、乱数として利用されているが、ケタ上がり方
式のカウンタによって生成される値は、ある一定の値で
加算（前述の例では、１つずつ加算）された規則性のあ
る等差数列となっているため、厳密には乱数とは呼べな
い。

【００１１】すなわち、可変表示ゲームでの遊技に対す
る興趣を盛り上げる偶然性の元となっている乱数は、統
計的に独立な数であることが好ましい。

【００１２】〔目的〕上記問題点に鑑み、本発明は、品
質の高い乱数の生成や記憶が行える遊技機制御回路を提
供することを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、遊技機における遊技の制御
を行うとともに、該遊技に用いる乱数を生成する乱数生
成手段を備えた遊技機制御回路において、前記乱数生成
手段は、予め設定された任意値を初期値として記憶する
初期値記憶手段と、該初期値記憶手段に記憶された初期
値を二乗する第一演算手段と、該第一演算手段の演算結
果に対し丸め込み処理を施して、予め設定された数値範
囲内の値とする第二演算手段と、を備え、前記第二演算
手段により演算処理された乱数を取り込む条件となる前
記遊技機の始動口への遊技球の入賞を検出処理する入賞
検出処理手段より前に前記乱数生成手段を配して割込処
理部を構成し、前記割込処理部の一連の割込処理を所定
時間毎に実行して新たな乱数を生成することを特徴とす
る。

【００１４】請求項２記載の発明は、請求項１記載の遊
技機制御回路において、前記第二演算手段が、前記第一
演算手段により演算された値を所定ビット数分だけシフ
トするビットシフタと、該ビットシフタによりシフトさ
れた値を、丸め込み処理で設定された数値範囲内の最大
数での剰余を丸め込み値として算出する剰余演算部と、
を有することを特徴とする。

【００１５】請求項３記載の発明は、請求項１記載の遊
技機制御回路において、前記第一演算手段は、前記初期
値のビット数をｎとした場合、該初期値を二乗した値を
２×ｎビット数の領域に格納し、前記第二演算手段は、
前記第一演算手段により格納された２×ｎビット数の領
域の中央のｎビットの値を丸め込み値とすることを特徴
とする。

【００１６】請求項４記載の発明は、請求項１、２また
は３記載の遊技機制御回路において、前記第二演算手段
により得られる値を、次回の初期値として前記初期値記
憶手段に記憶することを特徴とする。

【００１７】請求項５記載の発明は、請求項１、２また
は３記載の遊技機制御回路において、前記第二演算手段
により得られる値と、過去に得られた値との排他的論理
和を次回の初期値として前記初期値記憶手段に記憶する
ことを特徴とする。

【００１８】

【作用】請求項１記載の発明によれば、初期値記憶手段
に記憶された初期値に基づいて、第一演算手段により初
期値を二乗して得られる値に対し、第二演算手段により
丸め込み処理が施されて乱数が生成されるので、従来の
ケタ上がり方式のカウンタと比較して、品質の高いラン
ダムな乱数が生成される。

【００１９】また、入賞検出処理手段より前に乱数生成
手段を配置したので、割込処理部の実行に基づいて、生
成された新たな乱数を当該割込処理部の実行中に記憶す
ることができる。言い換えれば、割込処理部の実行で生
成した乱数を、次回の割込処理部の実行時に取得（保
管）しないので、入賞タイミングに合わせて乱数を取得
することができる（入賞に対する乱数の取得タイミング
のずれがない）。また、乱数を品質の高い状態で取得で
きる。

【００２０】この場合、請求項２記載の発明によれば、
第一演算手段により演算された値がビットシフタにより
所定ビット数分だけシフトされるとともに、剰余演算部
によってシフトした値の設定数値範囲の内の最大数での
剰余が乱数として使用されることにより、前述の請求項
１記載の発明に加えて、所定の範囲内で品質の高い乱数
が生成される。

【００２１】また、請求項３記載の発明によれば、初期
値のビット数をｎとした場合、この初期値を二乗した値
が２×ｎビット数の領域に格納されるとともに、この２
×ｎビットの領域における中央のｎビットの値が乱数と
して使用されることにより、前述の請求項１記載の発明
に加えて、所定の範囲内で品質の高い乱数が生成され
る。

【００２２】さらに、請求項４記載の発明によれば、第
二演算手段により得られる値が、次回の初期値として利
用されることにより、請求項１、２または３記載の発明
に加えて、ランダムな乱数の数列が生成される。

【００２３】また、請求項５記載の発明によれば、第二
演算手段により得られる値と、過去に得られた値との排
他的論理和が、次回の初期値として利用されることによ
り、請求項１、２または３記載の発明に加えて、乱数生
成の元となる初期値が適正化され、より高品位な乱数が
生成される。

【００２４】

【発明の実施の形態】以下、本発明の好適な実施の形態
１を、図２〜図７を参照して説明する。なお、図２〜図
７において、図１と同一部分には同一の符号を付す。

【００２５】まず、本実施の形態の構成を説明する。

【００２６】図２は、実施の形態１の遊技機制御回路１
を用いたパチンコ遊技機における遊技盤１０の正面図で
ある。

【００２７】本実施の形態におけるパチンコ遊技機の遊
技盤１０面には、図２に示すように、ガイドレール１１
によって囲まれた遊技領域１２が形成されており、遊技
領域１２の略中央部位置に可変表示ゲームを行うための
特別図柄表示装置１３が設けられ、特別図柄表示装置１
３の下方位置には、特別図柄表示装置１３での可変表示
ゲームにおいて、大当たり発生時に特別遊技を行わせる
ための変動入賞装置（大入賞口）１４が設けられてい
る。

【００２８】また、変動入賞装置（大入賞口）１４の上
方位置には第１種始動口（始動口）１５が設けられてい
る。

【００２９】特別図柄表示装置１３における可変表示ゲ
ームは、遊技球発射装置（図示せず）により遊技領域１
２内に導かれた遊技球が第１種始動口１５に入賞するこ
とを条件として、特別図柄表示装置１３中に表示されて
いる、左図柄、中図柄、右図柄の３図柄が変動表示を開
始するとともに、所定時間後（５秒以上経過後）に左図
柄、右図柄、中図柄の順に変動が停止し、停止時に３図
柄が特定図柄で揃っていた場合に大当たりとするもので
あり、大当たりの決定や、停止図柄の決定等は、遊技機
制御回路１によって生成される乱数に基づいて行われる
ことにより、可変表示ゲームに偶然性を伴った確率的要
素を盛り込み、遊技に対する興趣を盛り上げるものであ
る。

【００３０】図３は、実施の形態１における遊技機制御
回路１を含むパチンコ遊技機の要部構成を示すブロック
図である。

【００３１】図３において、本実施の形態におけるパチ
ンコ遊技機は、遊技機制御回路１、第１種始動スイッチ
２１、継続スイッチ２２、カウントスイッチ２３、ロー
パスフィルタ２４、バッファゲート２５、出力ポート２
６、ドライバ２７、変動入賞装置（大入賞口）１４を備
えている。なお、図３中、Ｂはバスである。

【００３２】遊技機制御回路１は、所定の確率（本実施
の形態の場合、２４５分の１の確率）の一様乱数を生成
するためのものであり、乱数生成手段としての乱数生成
ブロック１ａ（図６のステップＳ１０）、ＣＰＵ（Cent
ral Processing Unit ）７、分周回路７ａ、ＲＯＭ（Re
ad Only Memory）８、ＲＡＭ（Random Access Memory）
９から構成されており、乱数生成ブロック１ａは、初期
値記憶手段であるレジスタ２、第一演算手段である二乗
演算回路３、第二演算手段である丸め込み処理回路４か
ら構成されている。また、遊技機制御回路１は、ホール
（遊技店）の管理装置に対して、例えば、第１種始動口
１５への入賞、可変表示ゲームの開始、可変表示ゲーム
における大当たり等の各種情報を出力する機能も有して
いる。

【００３３】レジスタ２は、本実施の形態における乱数
生成のための初期値を記憶するためのものであり、具体
的に本実施の形態においてレジスタ２に記憶される初期
値としては、起動時にＣＰＵ７によりカウンタが駆動さ
れるとともに、このカウンタ値が所定タイミングで読み
出され、読み出された値を“２４５”（本実施の形態に
おける大当たり発生確率に基づいた値）で割った余りが
初期値として記憶される。

【００３４】二乗演算回路３は、ブースの方法による並
列乗算回路により構成され、部分積を求める機能と、部
分積を右へシフトする機能とを有し、レジスタ２に記憶
された値を二乗して、その演算結果を丸め込み処理回路
４に出力するものである。

【００３５】丸め込み処理回路４は、ビットシフタ５
と、剰余演算部６とから構成され、ビットシフタ５は、
二乗演算回路３から入力される１６ビット値の下位２ビ
ットをそのまま上位２ビットとしてビットシフト（この
場合、シフトされた２ビットのデータは左側からローテ
ートさせる）させるとともに、シフトした値を剰余演算
部６に出力するものであり、剰余演算部６は、ビットシ
フタ５よりシフトされた値を“２４５”で割った余りを
乱数値として出力するものである。

【００３６】ＣＰＵ７は、他の各種回路を制御する遊技
機制御回路１の中枢をなす８ビットのマイクロプロセッ
サであり、後述するリセット信号に基づいて一連のリセ
ット割込処理（割込処理部に相当）により、１シーケン
ス単位でＲＯＭ８内に格納されたプログラム処理手順に
基づいて各種プログラム処理を実行するものである。ま
た、遊技に用いる乱数を必要とする場合、乱数生成ブロ
ック１ａを制御することにより、乱数を得るものであ
る。

【００３７】分周回路７ａは、クロックオシレータから
出力されるクロックパルスを分周して２ｍｓｅｃ毎のリ
セット信号を生成し、このリセット信号をＣＰＵ７に供
給するものである。

【００３８】ＲＯＭ８は、ＣＰＵ７によって利用される
各種制御プログラムやデータ等を格納する半導体メモリ
であり、ＲＡＭ９は、ＣＰＵ７におけるプログラム処理
実行中に利用されるプログラムデータ等を格納したり、
遊技に関連するデータを一時的に記憶し、作業領域とし
て利用される半導体メモリである。

【００３９】変動入賞装置（大入賞口）１４は、第１種
始動口１５への入賞タイミングに基づいた可変表示ゲー
ムの大当たり発生時に開放され、遊技者に対して特別遊
技の機会を与え、遊技者に多くの賞球獲得の機会を与え
るものである。

【００４０】第１種始動スイッチ２１は、第１種始動口
１５内に設けられ、遊技球の入賞を検出するスイッチで
ある。

【００４１】継続スイッチ２２及びカウントスイッチ２
３は、共に変動入賞装置（大入賞口）１４内に設けられ
た近接スイッチにより構成され、継続スイッチ２２は、
変動入賞装置（大入賞口）１４内の特定領域（Ｖゾー
ン）を通過する通過球を検出するものであり、カウント
スイッチ２３は、変動入賞装置（大入賞口）１４内に入
賞するすべての入賞球を検出するものである。これらの
スイッチ２２，２３からの検出信号に基づいて１０カウ
ント不正防止処理がなされる。

【００４２】ローパスフィルタ２４は、第１種始動スイ
ッチ２１、継続スイッチ２２、カウントスイッチ２３か
らの出力信号が入力されるとともに、遊技球の排出を制
御する排出制御回路（図示せず）から出力される要求信
号が入力され、これら各信号をパルス波として整形して
出力するものであり、バッファゲート２５は、ローパス
フィルタ２４により整形されたパルス波を増幅してバス
Ｂに出力するものである。

【００４３】出力ポート２６は、バスＢを介して入力さ
れる各種信号をドライバ２７に出力するものであり、ド
ライバ２７は、出力ポート２６から入力される各種信号
に基づいて、例えば、変動入賞装置（大入賞口）１４を
駆動するための駆動制御信号を出力したり、また、例え
ば、ホール側の管理装置等に出力する大当たり信号，特
図回動信号，始動口入賞信号や、特別図柄表示装置１３
の制御回路に出力するデータ信号，制御コード信号，ス
トローブ信号、また、排出制御回路（図示せず）に出力
する送信クロック信号，賞球データ信号等のその他制御
信号を出力するものである。

【００４４】図４は、図３に代わる遊技機制御回路１を
含むパチンコ遊技機の要部構成を示すブロック図であ
る。

【００４５】すなわち、図３に示す例では、乱数生成ブ
ロック１ａとして、レジスタ２、二乗演算回路３、丸め
込み処理回路４をそれぞれ独立して設けた構成となって
いたが、図４に示す例のように、ＣＰＵ７にレジスタ
２、二乗演算回路３、丸め込み処理回路４の各機能を持
たせるように構成してもよく、この場合、ＣＰＵ７は、
起動時に内部カウンタを駆動し、このカウンタ値を所定
タイミングで読み出すとともに、読み出した値を“２４
５”で割った余りを初期値とし、この初期値を二乗した
後にビットシフトを行い、さらに、“２４５”で割った
余りを乱数値として出力することで、一様乱数を生成す
る。

【００４６】次に、本実施の形態の動作（作用）を説明
する。

【００４７】上記構成において、まず、ハンドル操作に
より遊技球発射装置（図示せず）から発射された遊技球
は、ガイドレール１１に案内されて遊技盤１０中の遊技
領域１２に発射される。

【００４８】遊技機制御回路１では、第１種始動スイッ
チ２１の入力の有無を監視しており、遊技球が第１種始
動口１５に入賞した場合、第１種始動スイッチ２１にお
いて遊技球の入賞が検出されるとともに、検出信号のチ
ャタリングの除去や論理変換等が行われて入力処理が行
われる。また、第１種始動口１５に遊技球の入賞が検出
された場合には、所定の記憶領域（以下、保留エリアと
いう）に、入賞した遊技球の数が４つ分まで記憶される
とともに、可変表示ゲームに用いられる入賞時の乱数の
値も保留エリアに一時的に保管される（入賞検出処理手
段としての図６のステップＳ１５）。ちなみに、可変表
示ゲームにおける大当たりを決定するための乱数は、遊
技機制御回路１中の乱数生成ブロック１ａにより生成さ
れる。

【００４９】そして、第１種始動口１５への遊技球の入
賞の記憶、すなわち、保留エリアに保管されたデータに
基づいて、特別図柄表示装置１３において可変表示ゲー
ムが開始される。

【００５０】可変表示ゲーム処理において、遊技機制御
回路１は、例えば、通常動作処理、自動停止時間の
終了監視処理、第一図柄の停止監視処理、第二図柄
の停止監視及びリーチ判定処理、第三図柄の停止監視
処理、図柄判定処理、動作の終了監視処理、ハズ
レ動作処理、大当たり動作処理等の各処理を実行し、
また、遊技機制御回路１は、図柄判定処理に基づい
て、特別図柄表示装置１３を駆動する表示制御回路（図
示せず）に出力する可変表示図柄に対応するコマンドを
出力したり、各遊技状態における効果音に対応するコマ
ンドを出力している。

【００５１】この場合、前述の大当たりの決定と同様
に、可変表示ゲームにおける停止図柄も、遊技機制御回
路１中の乱数生成ブロック１ａにより生成される乱数に
よって確定される。

【００５２】図５は、特別図柄表示装置１３における各
図柄表示領域Ａ，Ｂ，Ｃを示す図である。

【００５３】前述の保留エリアは、遊技機制御回路１の
ＲＡＭ９内に設けられており、この保留エリアは、図５
に示すように、特別図柄表示装置１３における各図柄表
示領域Ａ，Ｂ，Ｃに対応する停止図柄の記憶領域とし
て、リセット割り込み毎に順次更新される。そして、各
図柄のデータは、ＣＰＵ７によって大当りの図柄である
か、あるいは、ハズレ図柄であるかが判断され、大当り
図柄であると判断されたときには前記ＲＡＭ９の大当り
格納領域に記憶され、ハズレ図柄であるときには前記Ｒ
ＡＭ９のハズレ格納領域に記憶される。

【００５４】一方、遊技機制御回路１では、前述したよ
うに、大当り決定の乱数に基づいて、当りかハズレかを
判断し、当りの場合には、大当り格納領域に記憶されて
いる当り図柄により停止図柄を確定するとともに、ハズ
レの場合には、ハズレ格納領域に記憶されているハズレ
図柄により停止図柄を確定する。

【００５５】そして、可変表示ゲーム処理において設定
される特別図柄表示装置１３に関するデータは、表示器
制御処理によって表示器制御回路（図示せず）に出力さ
れるようになっている。

【００５６】図６，７は、遊技機制御回路１によるパチ
ンコ遊技機の制御処理手順を示すフローチャートであ
る。

【００５７】制御処理が開始されると、まず、初期情報
の設定（例えば、スタックポインタの設定、ＲＡＭ９に
対するアクセス許可、リセット信号のクリア等）が行わ
れるとともに（ステップＳ１）、ＣＰＵ７によって内部
カウンタの値が所定タイミングで読み出され、このカウ
ンタ値を“２４５”で割った余りが初期値としてレジス
タ２に記憶される。

【００５８】次いで、パチンコ遊技機に対する最初の電
源投入か否かがチェックされ（ステップＳ２）、ここ
で、電源スイッチの操作によりパチンコ遊技機に電力が
供給されたことが検出された場合、ＣＰＵ７により使用
されるレジスタやＲＡＭ９が初期化されるとともに、電
源投入時におけるメモリ内容を確認するために必要な時
間であるウエイト時間を設定した後（ステップＳ３）、
ウエイト時間処理によりウエイト時間が更新され（ステ
ップＳ４）、ＣＰＵ７は割り込み待ちの状態となる。

【００５９】一方、上記ステップＳ２の処理において、
電源投入が検出されない場合、ＲＡＭ９を含むメモリの
検査、すなわち、メモリに対する異常の有無がチェック
され（ステップＳ５）、メモリに異常が検出されると、
上記ステップＳ３，Ｓ４の処理を経てＣＰＵ７は割り込
み待ちの状態となる。

【００６０】そして、上記ステップＳ５の処理におい
て、メモリに異常が検出されない場合は、遊技機制御回
路１は排出制御回路（図示せず）との間で賞球データに
関する通信処理による賞球制御が行われるとともに（ス
テップＳ６）、可変表示ゲームにおける大当たり確率を
設定する確率設定処理が行われる（ステップＳ７）。

【００６１】次いで、上記ステップＳ４で設定された電
源投入時のウエイト時間が終了したか否かがチェックさ
れ（ステップＳ８）、ウエイト時間が終了していない場
合は、上記ステップＳ４の処理を経てＣＰＵ７は割り込
み待ちの状態となり、ウエイト時間が終了している場合
は、各種サブルーチン処理でセットされた出力データを
出力する出力処理が行われ（ステップＳ９）、可変表示
ゲームにおける当たり・ハズレを決定するために、乱数
生成ブロック１ａによってレジスタ２に記憶された初期
値に基づいて新たな乱数が生成され、乱数更新処理によ
り乱数の更新が行われ（ステップＳ１０）、入力処理が
行われる（ステップＳ１１）。

【００６２】以下、ランプ電源やソレノイド電源等の電
源電圧の監視を行うパワーフェール監視処理（ステップ
Ｓ１２）、カウントスイッチ入賞監視処理（ステップＳ
１３）、継続スイッチ入賞監視処理（ステップＳ１
４）、第１種始動口１５内の特別図柄作動スイッチ入賞
監視処理（ステップＳ１５）、不正監視処理（ステップ
Ｓ１６）が行われた後、各シーケンスを効率良く処理す
るためのイベントカウンタの値に基づいて分岐処理が行
われる（ステップＳ１７）。

【００６３】すなわち、カウンタ値が「０」の場合、音
声合成処理（ステップＳ１８）、カウンタ値が「１」の
場合、ＬＥＤ編集処理（ステップＳ１９）、カウンタ値
が「２」の場合、ランプ編集処理（ステップＳ２０）、
カウンタ値が「３」の場合、可変表示ゲーム処理（ステ
ップＳ２１）、カウンタ値が「４」の場合、図柄制御編
集処理（ステップＳ２２）、カウンタ値が「５」の場
合、データ転送処理（ステップＳ２３）、カウンタ値が
「６」の場合、外部情報編集処理（ステップＳ２４）、
カウンタ値が「７」の場合、入力情報制御処理（ステッ
プＳ２５）が、それぞれ行われる。

【００６４】次いで、表示器制御回路に対する表示デー
タの設定処理が行われ（ステップＳ２６）、上記ステッ
プＳ２１の処理において利用された乱数データが新たな
初期値としてレジスタ２に記憶され（ステップＳ２
７）、音編集出力処理が行われて（ステップＳ２８）、
ＣＰＵ７は割り込み待ちの状態となる。

【００６５】そして、前述したリセット信号に基づい
て、ＣＰＵ７は割込待ちの状態から復帰するようになっ
ている。

【００６６】以下では、本実施の形態における具体的な
乱数の生成を説明する。

【００６７】前述のように、レジスタ２に記憶される初
期値としては、“２４５”の剰余が記憶されるため、
“０”〜“２４４”までの間の値となる。

【００６８】ここで、例えば、レジスタ２に記憶される
初期値として“３”が記憶されたとすると、乱数生成ブ
ロック１ａでは、二乗演算回路３により、“３”の二乗
である“９”（＝“００００００００００００１００１
Ｂ”）が求められ、次に、丸め込み処理回路４におい
て、ビットシフタ５により、二乗演算回路３により求め
られた“９”が右へ２ビットシフト（ローテート）され
て“１６３８６”（＝“０１００００００００００００
１０Ｂ”）が得られ、剰余演算部６により、この“１６
３８６”に対する“２４５”の剰余、すなわち、“２１
６”が乱数値とされる。

【００６９】次回の乱数生成は“２１６”が新たな初期
値として設定され、二乗演算回路３により“２１６”の
二乗である“４６６５６”（＝“１０１１０１１００１
００００００Ｂ”）が求められ、ビットシフタ５によ
り、“１１６６４”（＝“００１０１１０１１００１０
０００Ｂ”）が得られ、剰余演算部６により、“１４
９”（＝“００００００００１００１０１０１Ｂ”）が
乱数値として得られ、以下、同様にして、〔表１〕に示
すような乱数数列が生成される。

【表１】 すなわち、図１０に示す従来のケタ上がり方式のカウン
タで得られる乱数は、規則正しい等差数列であったが、
本実施の形態では、ランダムな乱数数列を生成すること
ができる。

【００７０】以下、本発明の好適な実施の形態２を、図
８，図９を参照して説明する。なお、図８，図９におい
て、前述の実施の形態１と同一部分には同一の符号を付
す。

【００７１】図８は、実施の形態２における遊技機制御
回路１の要部構成を示すブロック図である。

【００７２】本実施の形態における乱数生成ブロック１
ａは、前述の実施の形態１と同様に、レジスタ２、二乗
演算回路３、丸め込み処理回路４’からなり、丸め込み
処理回路４’は、図８に示すように、演算結果格納部３
１と、領域抽出部３２と、剰余演算部３３とから構成さ
れ、演算結果格納部３１は、二乗演算回路３から入力さ
れる１６ビット幅のデータを格納するためのものであ
り、領域抽出部３２は、演算結果格納部３１の上位５ビ
ット目から１２ビット目までの８ビットをこれから生成
する乱数値のベースとして抽出するものであり、剰余演
算部３３は、領域抽出部３２により抽出された値を“２
４５”で割った余りを乱数値として出力するものであ
る。これは、領域抽出部３２により抽出される値は、
“０”〜“２５５”までの値（８ビットデータ）となっ
ており、可変表示ゲームで必要とする“０”〜“２４
４”までの値と範囲を異にするためであり、このため、
領域抽出部３２により抽出された値が“２４５”〜“２
５５”であった場合の対策として、領域抽出部３２によ
り抽出された値に対して剰余演算部３３により“２４
５”の剰余が演算され、この剰余が乱数値とされる。

【００７３】ところが上記構成では、レジスタ２に記憶
される値が“０”〜“３”の値となる場合や、演算結果
格納部３１に格納される上位５ビット目から１２ビット
目までの８ビットが全て“０”であった場合には、領域
抽出部３２により抽出される値が“０”となってしま
い、以降求められる乱数数列は“０”の繰り返しとなっ
てしまう。

【００７４】そこで、このような問題に対して本実施の
形態では、レジスタ２に記憶される値に７を加算した値
を二乗演算回路３に入力するとともに、剰余演算部３３
により演算される値とレジスタ２に記憶された値との排
他的論理和を新たな初期値として設定するようにしてい
る。

【００７５】以下、実施の形態２における具体的な乱数
の生成を説明する。

【００７６】図９は、実施の形態２における動作例を説
明するための図である。

【００７７】レジスタ２に記憶される初期値としては、
“２４５”の剰余が記憶されるため、実施の形態１と同
様に、“０”〜“２４４”までの間の値となる。

【００７８】ここで、レジスタ２に記憶される初期値と
して、前述の実施の形態１と同様に、“３”が記憶され
たとすると、乱数生成ブロック１ａでは、二乗演算回路
３により、“１０”（＝“３”＋“７”）の二乗である
“１００”（＝“０００００００００１１００１００
Ｂ”，この場合、ｎ＝１６ビット）が求められ、この値
が演算結果格納部３１に格納され、演算結果格納部３１
に格納された領域抽出部３２により中央の８ビット（＝
１６／２）分の値である“６”（＝“０００００１１０
Ｂ”）が抽出される。

【００７９】そして、領域抽出部３２により抽出された
“６”は、“２４５”よりも小さいため、剰余演算部３
３では、そのまま“６”が出力され、この値が乱数値と
されるとともに、剰余演算部３３の演算値“６”とレジ
スタ２の記憶値“３”との排他的論理和である“５”
（＝“０００００１０１Ｂ”）が新たな初期値としてレ
ジスタ２に記憶される。

【００８０】この場合、次回の乱数生成は“５”が新た
な初期値として設定され、二乗演算回路３により“１
２”（＝５＋７）の二乗である“１４４”（＝“０００
０００００１００１００００Ｂ”）が求められて演算結
果格納部３１に格納され、領域抽出部３２により中央８
ビットである“９”（＝“００００１００１Ｂ”）が抽
出され、剰余演算部６により“９”が乱数値として得ら
れるとともに、剰余演算部３３の演算値“９”とレジス
タ２の記憶値“５”との排他的論理和である“１２”
（＝“００００１１００Ｂ”）が新たな初期値としてレ
ジスタ２に記憶される。以下、同様にして、〔表２〕に
示すような乱数数列が生成される。

【表２】 すなわち、本実施の形態においても、前述の実施の形態
と同様に、図１０に示す従来のケタ上がり方式のカウン
タで得られる乱数と比較して、ランダムな乱数数列を生
成することができる。

【００８１】以上説明したように、本実施の形態では、
レジスタ２に記憶された初期値に基づいて、二乗演算回
路３により初期値を二乗して得られる値に対し、丸め込
み処理回路４により丸め込み処理を施して乱数を生成す
ることで、図１０に示す従来のケタ上がり方式のカウン
タと比較して、品質の高いランダムな乱数を生成するこ
とができる。

【００８２】したがって、本実施の形態では、遊技機
（パチンコ遊技機）における確率的な偶然性をより高め
ることができる。

【００８３】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００８４】例えば、ビットシフタ５によりシフト（ロ
ーテート）させるビット数は、任意であり、前述の実施
の形態では、丸め込み処理回路４により得られた値を次
回の乱数生成の初期値として用いていたが、これに限ら
ず、過去に得られた乱数データを保持しておき、保持し
た乱数データの中からピックアップした所定数の乱数デ
ータの排他的論理和を新たな初期値として利用してもよ
い。

【００８５】また、特定のＣＰＵには、ダイナミックメ
モリのリフレッシュを行うためのリフレッシュレジスタ
と呼ばれるレジスタを有するものがあり、このリフレッ
シュレジスタ内に保持されるデータは、所定時間毎にデ
クリメントされている。

【００８６】このようなリフレッシュレジスタを有する
ＣＰＵにおいて、乱数の再現性を考慮しなくてもよい場
合は、丸め込み処理回路４により得られた値と、リフレ
ッシュレジスタの値との排他的論理和を新たな初期値と
して利用してもよい。

【００８７】また、以上の説明では主として発明者によ
ってなされた発明を、その背景となった利用分野である
パチンコ遊技機における遊技機制御回路に適用した場合
について説明したが、それに限定されるものではない。

【００８８】例えば、パチスロや可変表示ゲームの始動
率を常に一定に維持しているゲーム機（パチコン）等の
制御にも適用できる。

【００８９】

【発明の効果】請求項１記載の発明では、初期値記憶手
段に記憶された初期値に基づいて、第一演算手段により
初期値を二乗して得られる値に対し、第二演算手段によ
り丸めこみ処理を施して乱数を生成することで、従来の
ケタ上がり方式のカウンタと比較して、品質の高いラン
ダムな乱数を生成することができる。

【００９０】また、入賞検出処理手段より前に乱数生成
手段を配置したので、割込処理部の一連の割込処理の実
行に基づいて、生成された新たな乱数を当該割込処理部
の実行中に記憶することができる。その結果、生成され
た品質の高い乱数をその状態で入賞に対応して保持（保
管）できる。

【００９１】この場合、請求項２記載の発明によれば、
第一演算手段により演算された値をビットシフタにより
所定ビット数分だけシフトするとともに、剰余演算部に
よってシフトした値の設定数値範囲の内の最大数での剰
余を乱数として使用することで、前述の請求項１記載の
発明に加えて、所定の範囲内で品質の高い乱数を生成す
ることができる。

【００９２】また、請求項３記載の発明によれば、初期
値のビット数をｎとした場合、この初期値を二乗した値
を２×ｎビット数の領域に格納するとともに、この２×
ｎビットの領域における中央のｎビットの値を乱数とし
て使用することで、前述の請求項１記載の発明に加え
て、所定の範囲内で品質の高い乱数を生成することがで
きる。

【００９３】さらに、請求項４記載の発明によれば、第
二演算手段により得られる値を、次回の初期値として利
用することで、請求項１、２または３記載の発明に加え
て、ランダムな乱数の数列を生成することができる。

【００９４】また、請求項５記載の発明によれば、第二
演算手段により得られる値と、過去に得られた値との排
他的論理和を、次回の初期値として利用することで、請
求項１、２または３記載の発明に加えて、乱数生成の元
となる初期値を適正化でき、より高品位な乱数を生成す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る遊技機制御回路の原理図である。

【図２】実施の形態１の遊技機制御回路を用いたパチン
コ遊技機における遊技盤の正面図である。

【図３】実施の形態１における遊技機制御回路を含むパ
チンコ遊技機の要部構成を示すブロック図である。

【図４】図３に代わる遊技機制御回路を含むパチンコ遊
技機の要部構成を示すブロック図である。

【図５】特別図柄表示装置における各図柄表示領域を示
す図である。

【図６】遊技機制御回路によるパチンコ遊技機の制御処
理手順を示すフローチャートである。

【図７】図６に続く、遊技機制御回路によるパチンコ遊
技機の制御処理手順を示すフローチャートである。

【図８】実施の形態２における遊技機制御回路の要部構
成を示すブロック図である。

【図９】実施の形態２における動作例を説明するための
図である。

【図１０】従来例の全体構成を示すブロック図である。

【符号の説明】

１ 遊技機制御回路 １ａ 乱数生成ブロック ２ レジスタ（初期値記憶手段） ３ 二乗演算回路（第一演算手段） ４ 丸め込み処理回路（第二演算手段） ５ ビットシフタ ６ 剰余演算部 ７ ＣＰＵ ７ａ 分周回路 ８ ＲＯＭ ９ ＲＡＭ １０ 遊技盤 １１ ガイドレール １２ 遊技領域 １３ 特別図柄表示装置 １４ 変動入賞装置（大入賞口） １５ 第１種始動口（始動口） ２１ 第１種始動スイッチ ２２ 継続スイッチ ２３ カウントスイッチ ２４ ローパスフィルタ ２５ バッファゲート ２６ 出力ポート ２７ ドライバ ３１ 演算結果格納部 ３２ 領域抽出部 Ｂ バス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 遊技機における遊技の制御を行うととも
   に、該遊技に用いる乱数を生成する乱数生成手段を備え
   た遊技機制御回路において、 前記乱数生成手段は、 予め設定された任意値を初期値として記憶する初期値記
   憶手段と、 該初期値記憶手段に記憶された初期値を二乗する第一演
   算手段と、 該第一演算手段の演算結果に対し丸め込み処理を施し
   て、予め設定された数値範囲内の値とする第二演算手段
   と、 を備え、 前記第二演算手段により演算処理された乱数を取り込む
   条件となる前記遊技機の始動口への遊技球の入賞を検出
   処理する入賞検出処理手段より前に前記乱数生成手段を
   配して割込処理部を構成し、前記割込処理部の一連の割
   込処理を所定時間毎に実行して新たな乱数を生成するこ
   とを特徴とする遊技機制御回路。
2. 【請求項２】 前記第二演算手段は、前記第一演算手段
   により演算された値を所定ビット数分だけシフトするビ
   ットシフタと、 該ビットシフタによりシフトされた値を、丸め込み処理
   で設定された数値範囲内の最大数での剰余を丸め込み値
   として算出する剰余演算部と、を有することを特徴とす
   る請求項１記載の遊技機制御回路。
3. 【請求項３】 前記第一演算手段は、前記初期値のビッ
   ト数をｎとした場合、該初期値を二乗した値を２×ｎビ
   ット数の領域に格納し、 前記第二演算手段は、前記第一演算手段により格納され
   た２×ｎビット数の領域の中央のｎビットの値を丸め込
   み値とすることを特徴とする請求項１記載の遊技機制御
   回路。
4. 【請求項４】 前記第二演算手段により得られる値を、
   次回の初期値として前記初期値記憶手段に記憶すること
   を特徴とする請求項１、２または３記載の遊技機制御回
   路。
5. 【請求項５】 前記第二演算手段により得られる値と、
   過去に得られた値との排他的論理和を次回の初期値とし
   て前記初期値記憶手段に記憶することを特徴とする請求
   項１、２または３記載の遊技機制御回路。