JPH0795248A - 時分割データ通信方式 - Google Patents
時分割データ通信方式Info
- Publication number
- JPH0795248A JPH0795248A JP23369793A JP23369793A JPH0795248A JP H0795248 A JPH0795248 A JP H0795248A JP 23369793 A JP23369793 A JP 23369793A JP 23369793 A JP23369793 A JP 23369793A JP H0795248 A JPH0795248 A JP H0795248A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- signal
- clock
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 データとクロック信号を時分割多重してバス
ラインで伝送するようにし、バスラインの敷設費用を節
減する。 【構成】 送信時、ラッチ回路４はクロック回路２のク
ロック信号に同期し、データ入力部１よりのデータＨに
てIN端子の電源電圧Vcc をスイッチ５の接点ａに出力
し、データＬにて接点ａを抵抗R1とR2による分圧値にす
る。スイッチ５はクロック信号でａ、ｂに切り換えら
れ、ａにてデータ、ｂにてクロック信号を出力し、送受
切換スイッチ６を介しデータ・クロック伝送ライン７に
送出する。受信時、送受切換スイッチより分離回路８に
入力した信号をレベル判別によりデータとクロック信号
に分離し、データはラッチ・整形回路９でラッチし波形
整形して出力する。送信時、デコーダ13は送受判定ライ
ン14のレベルと送信要求入力Ｈを演算、Ｈを出力し、送
受切換スイッチを送信側に切り換え、送受判定ラインを
Ｌにする。
ラインで伝送するようにし、バスラインの敷設費用を節
減する。 【構成】 送信時、ラッチ回路４はクロック回路２のク
ロック信号に同期し、データ入力部１よりのデータＨに
てIN端子の電源電圧Vcc をスイッチ５の接点ａに出力
し、データＬにて接点ａを抵抗R1とR2による分圧値にす
る。スイッチ５はクロック信号でａ、ｂに切り換えら
れ、ａにてデータ、ｂにてクロック信号を出力し、送受
切換スイッチ６を介しデータ・クロック伝送ライン７に
送出する。受信時、送受切換スイッチより分離回路８に
入力した信号をレベル判別によりデータとクロック信号
に分離し、データはラッチ・整形回路９でラッチし波形
整形して出力する。送信時、デコーダ13は送受判定ライ
ン14のレベルと送信要求入力Ｈを演算、Ｈを出力し、送
受切換スイッチを送信側に切り換え、送受判定ラインを
Ｌにする。
Description
【０００１】
【産業上の利用分野】本発明は時分割データ通信方式に
係り、データおよびクロック信号を時分割多重して送信
／受信するものに関する。
係り、データおよびクロック信号を時分割多重して送信
／受信するものに関する。
【０００２】
【従来の技術】双方向で互いにデータを送信／受信する
ためには、データ伝送用のバスラインとクロック信号伝
送用のバスラインの他に、バスラインが送信中であるか
受信中であるかを判定するための送受判定用のラインを
含め、合計３本のバスラインが必要となり、敷設費用が
嵩むという問題がある。
ためには、データ伝送用のバスラインとクロック信号伝
送用のバスラインの他に、バスラインが送信中であるか
受信中であるかを判定するための送受判定用のラインを
含め、合計３本のバスラインが必要となり、敷設費用が
嵩むという問題がある。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、データおよびクロック信号を時分割で多重し、
１本のバスラインで伝送するようにし、送信／受信判定
用のバスラインと合わせて２本のバスラインにより、双
方向から互いに送信／受信できるものを提供することに
ある。
に鑑み、データおよびクロック信号を時分割で多重し、
１本のバスラインで伝送するようにし、送信／受信判定
用のバスラインと合わせて２本のバスラインにより、双
方向から互いに送信／受信できるものを提供することに
ある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、送信データを入力するデータ入力部と、ク
ロック信号を発生するクロック回路と、前記クロック回
路よりのクロック信号で同期をとり、入力端子を電源に
接続し、出力端子を電源および接地間に直列接続された
同一値の抵抗器の接続点に接続し、イネーブル端子に印
加される前記データ入力部よりのデータにて前記入力端
子よりの電圧を出力端子に出力するようにした第１ラッ
チ回路と、前記第１ラッチ回路の出力端子側および接地
側を前記クロック信号に同期して切り換える切換スイッ
チとでなる送信手段と、受信信号よりデータおよびクロ
ック信号に分離する分離回路と、分離回路よりのデータ
およびクロック信号をそれぞれ出力する出力部とでなる
受信手段と、前記送信手段および受信手段を通信先との
データ・クロック伝送ラインに切り換え接続する送信・
受信切換手段とで構成した時分割データ通信方式を提供
するものである。
決するため、送信データを入力するデータ入力部と、ク
ロック信号を発生するクロック回路と、前記クロック回
路よりのクロック信号で同期をとり、入力端子を電源に
接続し、出力端子を電源および接地間に直列接続された
同一値の抵抗器の接続点に接続し、イネーブル端子に印
加される前記データ入力部よりのデータにて前記入力端
子よりの電圧を出力端子に出力するようにした第１ラッ
チ回路と、前記第１ラッチ回路の出力端子側および接地
側を前記クロック信号に同期して切り換える切換スイッ
チとでなる送信手段と、受信信号よりデータおよびクロ
ック信号に分離する分離回路と、分離回路よりのデータ
およびクロック信号をそれぞれ出力する出力部とでなる
受信手段と、前記送信手段および受信手段を通信先との
データ・クロック伝送ラインに切り換え接続する送信・
受信切換手段とで構成した時分割データ通信方式を提供
するものである。
【０００５】
【作用】以上のように構成したので、本発明による時分
割データ通信方式においては、送信データは、ラッチ回
路により略電源電圧Vcc （約５ボルト）および２分の１
Vcc （約2.5 ボルト）の２値データに生成され、このデ
ータは、クロック信号に同期して動作するスイッチによ
り切り換えられ、時分割多重される。そして、送信要求
時、データ・クロック伝送ラインが受信中以外の場合、
前記時分割多重されたデータおよびクロック信号をデー
タ・クロック伝送ラインにより送出する。
割データ通信方式においては、送信データは、ラッチ回
路により略電源電圧Vcc （約５ボルト）および２分の１
Vcc （約2.5 ボルト）の２値データに生成され、このデ
ータは、クロック信号に同期して動作するスイッチによ
り切り換えられ、時分割多重される。そして、送信要求
時、データ・クロック伝送ラインが受信中以外の場合、
前記時分割多重されたデータおよびクロック信号をデー
タ・クロック伝送ラインにより送出する。
【０００６】
【実施例】以下、本発明による時分割データ通信方式の
実施例を詳細に説明する。図１は本発明による時分割デ
ータ通信方式の一実施例の要部ブロック図である。図に
おいて、１はデータ入力部で、１と０の２値データを入
力する。２はクロック回路で、データ処理のためのクロ
ック信号を発生する。３はバッファメモリで、データ入
力部１よりのデータを書き込み、クロック回路２よりの
クロック信号により同期をとって出力し、また、送信待
ちとなった場合等にデータ入力部１よりのデータを一時
的に蓄積する。４はラッチ回路で、入力端子INを電源Vc
c に、出力端子OUT を、電源Vcc および接地間に直列接
続された同一値の抵抗器R1と抵抗器R2の接続点に接続
し、イネーブル端子OEに入力される前記データ入力部１
よりのデータがＨの場合、クロック回路２よりのクロッ
ク信号に基づいて、入力端子INに印加された電源電圧Vc
c を出力端子OUT に出力する。５はスイッチで、クロッ
ク回路２よりのクロック信号に同期してラッチ回路５側
の接点ａ、接地側接点ｂに切り換わる。上記データ入力
部１乃至スイッチ５により送信回路を構成する。
実施例を詳細に説明する。図１は本発明による時分割デ
ータ通信方式の一実施例の要部ブロック図である。図に
おいて、１はデータ入力部で、１と０の２値データを入
力する。２はクロック回路で、データ処理のためのクロ
ック信号を発生する。３はバッファメモリで、データ入
力部１よりのデータを書き込み、クロック回路２よりの
クロック信号により同期をとって出力し、また、送信待
ちとなった場合等にデータ入力部１よりのデータを一時
的に蓄積する。４はラッチ回路で、入力端子INを電源Vc
c に、出力端子OUT を、電源Vcc および接地間に直列接
続された同一値の抵抗器R1と抵抗器R2の接続点に接続
し、イネーブル端子OEに入力される前記データ入力部１
よりのデータがＨの場合、クロック回路２よりのクロッ
ク信号に基づいて、入力端子INに印加された電源電圧Vc
c を出力端子OUT に出力する。５はスイッチで、クロッ
ク回路２よりのクロック信号に同期してラッチ回路５側
の接点ａ、接地側接点ｂに切り換わる。上記データ入力
部１乃至スイッチ５により送信回路を構成する。
【０００７】６は送受切換スイッチで、後述するデコー
ダ15よりの信号により送信回路側接点ｃ、後述する受信
回路側接点ｄに切り換わり、送信回路よりのデータおよ
びクロック信号をデータ・クロック伝送ライン７に送
出、若しくはデータ・クロック伝送ライン７よりの信号
を受信回路に入力する。分離回路８はデータ・クロック
伝送ライン７よりのデータおよびクロック信号を分離す
る。９はラッチ・整形回路で、分離回路８よりの時分割
された途切れ途切れのデータをクロック信号でラッチ
し、波形整形し、データ出力部10より出力する。分離回
路８よりのクロック信号はクロック出力部11より出力す
る。受信回路は、これら分離回路８乃至クロック出力部
11により構成する。
ダ15よりの信号により送信回路側接点ｃ、後述する受信
回路側接点ｄに切り換わり、送信回路よりのデータおよ
びクロック信号をデータ・クロック伝送ライン７に送
出、若しくはデータ・クロック伝送ライン７よりの信号
を受信回路に入力する。分離回路８はデータ・クロック
伝送ライン７よりのデータおよびクロック信号を分離す
る。９はラッチ・整形回路で、分離回路８よりの時分割
された途切れ途切れのデータをクロック信号でラッチ
し、波形整形し、データ出力部10より出力する。分離回
路８よりのクロック信号はクロック出力部11より出力す
る。受信回路は、これら分離回路８乃至クロック出力部
11により構成する。
【０００８】12は送信要求入力部で、データを送信する
場合に送信要求を入力する。13はデコーダで、送信要求
入力部12よりの信号および送受判定ライン14よりの信号
を演算回路等により処理して出力する。送受判定ライン
14には、電源Vcc および接地間に直列接続された同一値
の抵抗器R3と抵抗器R4の接続点が接続され、通信先より
Ｈ信号（電源電圧Vcc に相当）が伝送されない場合、送
受判定ライン14を電源電圧Vcc の約２分の１の値（Med
）にする。15はラッチ回路で、入力端子INを接地し、
出力端子OUT を前記送受判定ライン14に接続し、イネー
ブル端子OEに入力されるデコーダ13よりのＨ信号にて、
入力端子INの接地電位＝０ボルトを出力端子OUT に出力
し、送受判定ライン14をＬ（＝略０ボルト）にする。
場合に送信要求を入力する。13はデコーダで、送信要求
入力部12よりの信号および送受判定ライン14よりの信号
を演算回路等により処理して出力する。送受判定ライン
14には、電源Vcc および接地間に直列接続された同一値
の抵抗器R3と抵抗器R4の接続点が接続され、通信先より
Ｈ信号（電源電圧Vcc に相当）が伝送されない場合、送
受判定ライン14を電源電圧Vcc の約２分の１の値（Med
）にする。15はラッチ回路で、入力端子INを接地し、
出力端子OUT を前記送受判定ライン14に接続し、イネー
ブル端子OEに入力されるデコーダ13よりのＨ信号にて、
入力端子INの接地電位＝０ボルトを出力端子OUT に出力
し、送受判定ライン14をＬ（＝略０ボルト）にする。
【０００９】次に、本発明による時分割データ通信方式
の動作を説明する。まず、送信回路（データ入力部１乃
至スイッチ５）の動作を図２の波形図により説明する。
データ入力部１よりのデータ（例えば、２クロック期
間：Ｈ、２クロック期間：Ｌ、２クロック期間：Ｈ、・
・・）は、バッファメモリ３を介しラッチ回路４のイネ
ーブル端子OEに入力する。ラッチ回路４の入力端子INは
電源Vcc に接続され、出力端子OUT は、電源Vcc 〜接地
間に直列接続された同一値の抵抗器R1および抵抗器R2の
接続点に接続され、クロック回路２よりのクロック信号
に同期して動作し、出力端子OUT に、イネーブル端子
OEの入力がＨのとき入力端子INよりの電源電圧略Vcc
（ラッチ回路の入力端子〜出力端子間のインピーダンス
が充分低い場合、出力端子には略入力端子の電圧が出力
する）の信号Ｈ（約５ボルト）、イネーブル端子OEの入
力がＬのとき前記抵抗器R1および抵抗器R2による分圧値
約2.5 ボルト＝Med の波形を出力する。この波形は
スイッチ５の接点ａに加わる。
の動作を説明する。まず、送信回路（データ入力部１乃
至スイッチ５）の動作を図２の波形図により説明する。
データ入力部１よりのデータ（例えば、２クロック期
間：Ｈ、２クロック期間：Ｌ、２クロック期間：Ｈ、・
・・）は、バッファメモリ３を介しラッチ回路４のイネ
ーブル端子OEに入力する。ラッチ回路４の入力端子INは
電源Vcc に接続され、出力端子OUT は、電源Vcc 〜接地
間に直列接続された同一値の抵抗器R1および抵抗器R2の
接続点に接続され、クロック回路２よりのクロック信号
に同期して動作し、出力端子OUT に、イネーブル端子
OEの入力がＨのとき入力端子INよりの電源電圧略Vcc
（ラッチ回路の入力端子〜出力端子間のインピーダンス
が充分低い場合、出力端子には略入力端子の電圧が出力
する）の信号Ｈ（約５ボルト）、イネーブル端子OEの入
力がＬのとき前記抵抗器R1および抵抗器R2による分圧値
約2.5 ボルト＝Med の波形を出力する。この波形は
スイッチ５の接点ａに加わる。
【００１０】スイッチ５は、クロック回路２よりのクロ
ック信号に同期し、クロック信号のＬにて接点ａ側
に、クロック信号のＨにて接点ｂ側に切り換わり、こ
の切り換えにより、接点ａ側切換にてデータのＨに対
応するＨ、およびＬに対応するMid でなるデータと、ま
た、接点ｂ側切換にてクロック信号のＨに対応する
Ｌ、およびクロック信号のＬに対応するMid でなるク
ロック信号とが時分割多重された波形を出力する。こ
の波形は、後述するデコーダ13よりのＨ信号にて接点
ｃ側に切り換わっている送受切換スイッチ６を介し、デ
ータ・クロック伝送ライン７に送出される。
ック信号に同期し、クロック信号のＬにて接点ａ側
に、クロック信号のＨにて接点ｂ側に切り換わり、こ
の切り換えにより、接点ａ側切換にてデータのＨに対
応するＨ、およびＬに対応するMid でなるデータと、ま
た、接点ｂ側切換にてクロック信号のＨに対応する
Ｌ、およびクロック信号のＬに対応するMid でなるク
ロック信号とが時分割多重された波形を出力する。こ
の波形は、後述するデコーダ13よりのＨ信号にて接点
ｃ側に切り換わっている送受切換スイッチ６を介し、デ
ータ・クロック伝送ライン７に送出される。
【００１１】次いで、受信回路（分離回路８乃至クロッ
ク出力部11）の動作を説明する。受信時、送受切換スイ
ッチ６はデコーダ13よりのＬ信号にて接点ｄ側に切り換
えられ、データ・クロック伝送ライン７よりの信号は送
受切換スイッチ６を介し分離回路８に加わる。分離回路
８はスライサ回路等により構成し、通信先よりの信号
（一例として、前記波形と同じ波形で説明）を、信号
の振幅が、例えば、約３ボルト以上の部分（Ｈレベル）
を分離して波形とし、波形のＬレベル〜Midレベル
の部分をクロック信号として出力する。分離部８よりの
波形はラッチ・整形回路９に入力し、クロック信号に
よりラッチし、波形整形して前記データと同様のデー
タにし、データ出力部10より出力し、また、クロック信
号をクロック出力部11より出力する。
ク出力部11）の動作を説明する。受信時、送受切換スイ
ッチ６はデコーダ13よりのＬ信号にて接点ｄ側に切り換
えられ、データ・クロック伝送ライン７よりの信号は送
受切換スイッチ６を介し分離回路８に加わる。分離回路
８はスライサ回路等により構成し、通信先よりの信号
（一例として、前記波形と同じ波形で説明）を、信号
の振幅が、例えば、約３ボルト以上の部分（Ｈレベル）
を分離して波形とし、波形のＬレベル〜Midレベル
の部分をクロック信号として出力する。分離部８よりの
波形はラッチ・整形回路９に入力し、クロック信号に
よりラッチし、波形整形して前記データと同様のデー
タにし、データ出力部10より出力し、また、クロック信
号をクロック出力部11より出力する。
【００１２】送受判定回路（送信要求入力部12乃至ラッ
チ回路15）の動作を図３の信号図により説明する。デー
タ送信時の送信要求入力により、送信要求入力部12より
デコーダ13にＨ信号が入力する。デコーダ13は、演算等
により、送信要求入力部12よりＨが入力した場合、送受
判定ライン14のレベルがＨ（通信先より、送信中を示す
Ｈ信号が伝送されている）ならば信号Ｌ、送受判定ライ
ン14のレベルがＬ若しくはMid （通信先へ送信中）の場
合は信号Ｈを出力する。また、非送信時、デコーダ13に
は送信要求入力部12より信号Ｌが入力され、これによ
り、送受判定ライン14のレベルの如何に拘わらずデコー
ダ13は信号Ｌを出力する。
チ回路15）の動作を図３の信号図により説明する。デー
タ送信時の送信要求入力により、送信要求入力部12より
デコーダ13にＨ信号が入力する。デコーダ13は、演算等
により、送信要求入力部12よりＨが入力した場合、送受
判定ライン14のレベルがＨ（通信先より、送信中を示す
Ｈ信号が伝送されている）ならば信号Ｌ、送受判定ライ
ン14のレベルがＬ若しくはMid （通信先へ送信中）の場
合は信号Ｈを出力する。また、非送信時、デコーダ13に
は送信要求入力部12より信号Ｌが入力され、これによ
り、送受判定ライン14のレベルの如何に拘わらずデコー
ダ13は信号Ｌを出力する。
【００１３】デコーダ13よりの信号はラッチ回路15のイ
ネーブル端子に印加される。ラッチ回路15は、イネーブ
ル端子OEに信号Ｈが入力した場合、入力端子INに加わっ
ている接地電位＝略０ボルトを出力端子OUT に出力し、
これにより前記送受判定ライン14のレベルをＬにし、ま
た、イネーブル端子OEに信号Ｌが加わった場合、出力端
子OUT は入力端INと切り離され、電源Vcc 〜接地間に直
列接続された同一値の抵抗器R3および抵抗器R4により分
圧されたレベルMed （約2.5 ボルト）となり、前記送受
判定ライン14をこのMed レベルにする。そして、これと
同時に、前記送受切換スイッチ６にデコーダ13よりの信
号を印加し、送受切換スイッチ６を信号Ｈにて接点ｃ側
に、信号Ｌにて接点ｄ側に切り換える。
ネーブル端子に印加される。ラッチ回路15は、イネーブ
ル端子OEに信号Ｈが入力した場合、入力端子INに加わっ
ている接地電位＝略０ボルトを出力端子OUT に出力し、
これにより前記送受判定ライン14のレベルをＬにし、ま
た、イネーブル端子OEに信号Ｌが加わった場合、出力端
子OUT は入力端INと切り離され、電源Vcc 〜接地間に直
列接続された同一値の抵抗器R3および抵抗器R4により分
圧されたレベルMed （約2.5 ボルト）となり、前記送受
判定ライン14をこのMed レベルにする。そして、これと
同時に、前記送受切換スイッチ６にデコーダ13よりの信
号を印加し、送受切換スイッチ６を信号Ｈにて接点ｃ側
に、信号Ｌにて接点ｄ側に切り換える。
【００１４】なお、通信先の送受判定回路に、例えば、
図４のような回路を設け、送信時、送受判定ライン14に
レベルＨの信号を送出するようにする。すなわち、デコ
ーダ22は、送信要求入力部21より送信要求を示すＨ信号
が入力され、送受判定ライン14のレベルが前記図１の送
受判定回路によりMid レベル（通信元から送信していな
い状態）になっている場合、これらの信号に基づいて信
号Ｈを出力し、図示しない送受切換スイッチを送信回路
側に切り換えると共に、ラッチ回路23のイネーブル端子
OEに印加し、入力端子INに加わっている電源略Vcc のレ
ベルＨを出力端子OUT を介し送受判定ライン14に送出す
るようにする。なお、抵抗器R21 は、通信元および通信
先の双方で同時に送信要求を入力した場合、通信先の電
源Vcc より送受判定ライン14を介し通信元に過大な電流
が流れるのを防止するために設ける。
図４のような回路を設け、送信時、送受判定ライン14に
レベルＨの信号を送出するようにする。すなわち、デコ
ーダ22は、送信要求入力部21より送信要求を示すＨ信号
が入力され、送受判定ライン14のレベルが前記図１の送
受判定回路によりMid レベル（通信元から送信していな
い状態）になっている場合、これらの信号に基づいて信
号Ｈを出力し、図示しない送受切換スイッチを送信回路
側に切り換えると共に、ラッチ回路23のイネーブル端子
OEに印加し、入力端子INに加わっている電源略Vcc のレ
ベルＨを出力端子OUT を介し送受判定ライン14に送出す
るようにする。なお、抵抗器R21 は、通信元および通信
先の双方で同時に送信要求を入力した場合、通信先の電
源Vcc より送受判定ライン14を介し通信元に過大な電流
が流れるのを防止するために設ける。
【００１５】あるいは、通信元等の送受判定回路を図５
のように構成してもよい。すなわち、送受判定ライン14
は、通信元／通信先の何れかによる送信中はＨレベル、
非送信中はＬレベルとするようにし、デコーダ31は、送
信要求信号Ｈが入力されない場合、α端子をOFF 、β端
子をOFF 、γ端子に信号Ｌを出力する。そして、送信要
求信号Ｈが入力された場合、送受判定ライン14がＬレベ
ル（非使用中）であればα端子に信号Ｈを出力し、β端
子に信号Ｈを出力して前記送受切換スイッチ６を送信回
路側に切り換えると共に、γ端子に自己送信中を示す信
号Ｈを出力し、この信号をＺ端子に入力して前記β端子
の出力信号Ｈを保持し、通信先からの送信要求により送
信が中断されないようにする。また、送信要求信号Ｈが
入力されたとき、前記送受切換スイッチ６が受信回路側
に切り換わって受信中であった場合、送受判定ライン14
はＨレベルであるからα端子には信号Ｈが出力するが、
自己送信中ではないのでγ端子に信号Ｌを出力し、この
信号により、β端子より出力される信号Ｌの状態を保持
し、受信が中断されないようにする。
のように構成してもよい。すなわち、送受判定ライン14
は、通信元／通信先の何れかによる送信中はＨレベル、
非送信中はＬレベルとするようにし、デコーダ31は、送
信要求信号Ｈが入力されない場合、α端子をOFF 、β端
子をOFF 、γ端子に信号Ｌを出力する。そして、送信要
求信号Ｈが入力された場合、送受判定ライン14がＬレベ
ル（非使用中）であればα端子に信号Ｈを出力し、β端
子に信号Ｈを出力して前記送受切換スイッチ６を送信回
路側に切り換えると共に、γ端子に自己送信中を示す信
号Ｈを出力し、この信号をＺ端子に入力して前記β端子
の出力信号Ｈを保持し、通信先からの送信要求により送
信が中断されないようにする。また、送信要求信号Ｈが
入力されたとき、前記送受切換スイッチ６が受信回路側
に切り換わって受信中であった場合、送受判定ライン14
はＨレベルであるからα端子には信号Ｈが出力するが、
自己送信中ではないのでγ端子に信号Ｌを出力し、この
信号により、β端子より出力される信号Ｌの状態を保持
し、受信が中断されないようにする。
【００１６】
【発明の効果】以上に説明したように、本発明による時
分割データ通信方式によれば、データおよびクロック信
号を３値のディジタル信号に生成し、時分割多重して通
信するものであるから、データ・クロック信号伝送ライ
ン、および送信／受信判定用の送受判定ラインの２本の
バスラインを敷設することにより相互にデータ通信が可
能となるもので、バスラインの敷設費用を軽減できる。
分割データ通信方式によれば、データおよびクロック信
号を３値のディジタル信号に生成し、時分割多重して通
信するものであるから、データ・クロック信号伝送ライ
ン、および送信／受信判定用の送受判定ラインの２本の
バスラインを敷設することにより相互にデータ通信が可
能となるもので、バスラインの敷設費用を軽減できる。
【図１】本発明による時分割データ通信方式の一実施例
の要部ブロック図である。
の要部ブロック図である。
【図２】本発明による時分割データ通信方式の動作を説
明するための波形図である。
明するための波形図である。
【図３】本発明による時分割データ通信方式の動作を説
明するための信号図である。
明するための信号図である。
【図４】本発明による時分割データ通信方式の送受判定
回路の他の一例の要部ブロック図である。
回路の他の一例の要部ブロック図である。
【図５】本発明による時分割データ通信方式の送受判定
回路の他の一例の要部ブロック図である。
回路の他の一例の要部ブロック図である。
１ データ入力部 ２ クロック回路 ４ ラッチ回路 ５ スイッチ（データ・クロック信号切換用） ６ 送受切換スイッチ ７ データ・クロック伝送ライン ８ 分離回路 ９ ラッチ・整形回路 10 データ出力部 11 クロック出力部 12 送信要求入力部 13 デコーダ 14 送受判定ライン 15 ラッチ回路
Claims (4)
- 【請求項１】 送信データを入力するデータ入力部と、
クロック信号を発生するクロック回路と、前記クロック
回路よりのクロック信号で同期をとり、入力端子を電源
に接続し、出力端子を電源および接地間に直列接続され
た同一値の抵抗器の接続点に接続し、イネーブル端子に
印加される前記データ入力部よりのデータにて前記入力
端子よりの電圧を出力端子に出力するようにした第１ラ
ッチ回路と、前記第１ラッチ回路の出力端子側および接
地側を前記クロック信号に同期して切り換える切換スイ
ッチとでなり、前記切換スイッチよりの信号をデータ・
クロック伝送ラインに送出するようにした時分割データ
通信方式。 - 【請求項２】 送信データを入力するデータ入力部と、
クロック信号を発生するクロック回路と、前記クロック
回路よりのクロック信号で同期をとり、入力端子を電源
に接続し、出力端子を電源および接地間に直列接続され
た同一値の抵抗器の接続点に接続し、イネーブル端子に
印加される前記データ入力部よりのデータにて前記入力
端子よりの電圧を出力端子に出力するようにした第１ラ
ッチ回路と、前記第１ラッチ回路の出力端子側および接
地側を前記クロック信号に同期して切り換える切換スイ
ッチとでなる送信手段と、受信信号よりデータおよびク
ロック信号に分離する分離回路と、分離回路よりのデー
タおよびクロック信号をそれぞれ出力する出力部とでな
る受信手段と、前記送信手段および受信手段を通信先と
のデータ・クロック伝送ラインに切り換え接続する送信
・受信切換手段とで構成した時分割データ通信方式。 - 【請求項３】 前記データ・クロック伝送ラインに併設
され、送信中、受信中または待機中を示す信号を伝送す
る第１送受判定ラインと、送信要求を入力する送信要求
入力部と、前記第１送受判定ラインよりの信号および送
信要求入力部よりの信号に基づいて所要の処理を行う第
１デコーダと、入力端子を接地電位に接続し、出力端子
を電源および接地間に直列接続された同一値の抵抗器の
接続点に接続し、イネーブル端子に印加される前記第１
デコーダよりの信号にて入力端子よりの電圧を出力端子
に出力するようにした第２ラッチ回路とでなり、前記第
１デコーダよりの信号に基づいて前記送信・受信切換手
段を駆動すると共に、前記第２ラッチ回路よりの信号を
前記第１送受判定ラインに出力するようにした請求項２
記載の時分割データ通信方式。 - 【請求項４】 前記データ・クロック伝送ラインに併設
され、送信中または受信中を示す信号を伝送する第２送
受判定ラインと、送信要求を入力する送信要求入力部
と、前記第２送受判定ラインよりの信号および送信要求
入力部よりの信号に基づいて所要の処理を行う第２デコ
ーダとでなり、前記第２デコーダよりの送信・受信切換
信号により前記送信・受信切換手段を駆動すると共に、
第２デコーダよりの送受判定信号を前記第２送受判定ラ
インに出力するようにした請求項２記載の時分割データ
通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369793A JPH0795248A (ja) | 1993-09-20 | 1993-09-20 | 時分割データ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23369793A JPH0795248A (ja) | 1993-09-20 | 1993-09-20 | 時分割データ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0795248A true JPH0795248A (ja) | 1995-04-07 |
Family
ID=16959137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23369793A Pending JPH0795248A (ja) | 1993-09-20 | 1993-09-20 | 時分割データ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654870B2 (en) | 2011-02-16 | 2014-02-18 | Mitsumi Electric Co., Ltd. | Communication method, communication system and communication device |
-
1993
- 1993-09-20 JP JP23369793A patent/JPH0795248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654870B2 (en) | 2011-02-16 | 2014-02-18 | Mitsumi Electric Co., Ltd. | Communication method, communication system and communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795248A (ja) | 時分割データ通信方式 | |
| US20050185721A1 (en) | Serial transmission system, its transmission-side circuit, and its reception-side circuit | |
| JPH0342757B2 (ja) | ||
| US4679228A (en) | Speakerphone sensing circuit | |
| US4924479A (en) | Communication control system | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| EP0485164B1 (en) | Bidirectional signal transfer apparatus | |
| JPS633532A (ja) | 受信タイミング回路 | |
| JP3338613B2 (ja) | 回線端末装置 | |
| JPH10177547A (ja) | シリアルデータ通信回路 | |
| JP3099493B2 (ja) | 情報伝送装置 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JPH09270782A (ja) | データ通信方法及び制御データ通信装置 | |
| KR0182643B1 (ko) | 유니 글로발 버스 호환 장치 | |
| JP2680200B2 (ja) | 通信制御装置 | |
| JP2532405Y2 (ja) | データ伝送回路 | |
| JPH0530069A (ja) | 制御信号伝送方式 | |
| JPH02100442A (ja) | 高能率ディジタル多重化伝送装置 | |
| JPH02246464A (ja) | 音声データ分離方式 | |
| JPH0646723B2 (ja) | 速度変換方式 | |
| JPH08191290A (ja) | 正常／異常判定装置 | |
| JPH01108822A (ja) | 補助伝送路用送信回路 | |
| JPH0362337B2 (ja) |