JPH0646723B2 - 速度変換方式 - Google Patents

速度変換方式

Info

Publication number
JPH0646723B2
JPH0646723B2 JP61095469A JP9546986A JPH0646723B2 JP H0646723 B2 JPH0646723 B2 JP H0646723B2 JP 61095469 A JP61095469 A JP 61095469A JP 9546986 A JP9546986 A JP 9546986A JP H0646723 B2 JPH0646723 B2 JP H0646723B2
Authority
JP
Japan
Prior art keywords
line
terminal
signal
circuit
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61095469A
Other languages
English (en)
Other versions
JPS62250737A (ja
Inventor
規隆 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61095469A priority Critical patent/JPH0646723B2/ja
Publication of JPS62250737A publication Critical patent/JPS62250737A/ja
Publication of JPH0646723B2 publication Critical patent/JPH0646723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタルデータ通信に関する。特に、CCIT
T(国際通信電話諮問委員会)勧告I461およびI463に
準拠した速度変換手段に関する。
〔概要〕
本発明は、多数の信号をフレームに多重化し、速度変換
して送信し、受信側では、この多重化された信号を分離
して出力する速度変換方式において、 CCITT勧告I461および同I463に規定するステータ
スビットにかかわる信号を切替えて、所定の入力端子と
出力端子とで授受させることにより、 同一のハードウェアを共通に使用することができるよう
にしたものである。
〔従来の技術〕
CCITT勧告I461およびI463は各々既存のXシリー
ズ端末およびVシリーズ端末をISDN(統合サービス
デジタル網)に収容するために新しく制定された勧告で
あるが、この両勧告を同一ハードウェアで実現する速度
変換回路は開発されていない。
〔発明が解決しようとする問題点〕
CCITT勧告I461ではステータスビットにC線の状
態をサンプリングして送信し、受信側ではステータスビ
ットの値をI線上に出力する仕様になっており、勧告I
463ではステータスビットにER線およびRS線の状態
をサンプリングしたものを多重して送信し、受信側では
ステータスビットの値をDR線およびCD線上に分離し
て出力する仕様になっている。以上のことを除けば、勧
告I461および勧告I463準拠の速度変換回路は基本的に
同一回路で構成できる。したがって、勧告I461および
I463専用の速度変換回路をそれぞれ別個に用意するこ
とは経済的に問題がある。本発明はこのような欠点を除
去するもので、勧告I461およびI463の両仕様を同一ハ
ードウェア構成で満足する速度変換方式を提供すること
を目的とする。
〔問題点を解決するための手段〕
本発明は、ステータス信号を生成する生成回路と、この
ステータス信号を他の信号に多重化する多重化手段とを
含む送信装置と、上記多重化手段を経由して到来する信
号から上記ステータス信号を分離する分離化手段と、こ
のステータス信号を一時保持する保持手段とを含む受信
装置とを備えた速度変換方式において、国際電信電話諮
問委員会勧告I461に規定するC線からI線へステータ
ス信号を送出する第一動作モードと、同会勧告I463に
規定するER線およびRS線からDR線およびCD線へ
ステータス信号を送出する第二動作モードのいずれか一
方の動作モードを指示する信号の入力手段を備え、上記
送信装置は、上記C線またはER線の一方が接続された
第一端子と、上記RS線が接続された第二端子と、第一
モードが設定されたときに、上記第一端子から入力する
信号に基づいて上記生成回路を有効にし、また第二モー
ドが設定されたときに、上記第一端子および上記第二端
子から入力する信号に基づいて上記生成回路を有効にす
る第一切替回路とを備え、上記受信装置は、上記I線ま
たは上記DR線のいずれか一方が接続された第三端子
と、上記CD線が接続され第四端子と、第一モードが設
定されたときに、上記保持回路からの出力に基づいて上
記第一端子からの出力を有効にし、第二モードが設定さ
れたときに、上記保持回路からの出力に基づいて上記第
一端子および上記第二端子からの出力を有効にする第二
切替手段とを備えたことを特徴とする。
〔作用〕
データ信号とともに送出されるステータス信号は、CC
ITT勧告I461では、送信側のC線から受信側のI線
に送出され、また、勧告I463では、送信側のER線お
よびRS線は受信側のDR線およびCD線に送出され
る。送信側および受信側に設けた切替手段に送信の動作
モードを設定すると、接続切替えが実行され、所望の送
信側端子から所望の受信側端子間の信号送出がなされ
る。
〔実施例〕
以下、本発明の実施例方式を図面に基づいて説明する。
第1図は本発明の一実施例方式の構成を示すブロック構
成図である。
まず、この実施例方式の構成を第1図に基づいて説明す
る。この実施例方式は、送信系第一段速度変換回路1
と、送信系第二段速度変換回路2と、受信系第一段速度
変換回路3と、受信系第一段速度変換回路4とを備え
る。ここで、送信系第一段速度変換回路1は、送信デー
タビット制御回路11と、送信用モード切替回路15および
送信ステータスビット生成回路16とを有する送信ステー
タスビット制御回路12と、送信データ多重回路21とを備
え、また受信系第一段速度変換回路4は、受信データビ
ット制御回路13と、受信ステータスビット保持回路17、
I/DR信号生成回路19およびCD信号生成回路20とを
有する受信ステータスビット制御回路14と、受信データ
分離回路22とを備える。
次に、この実施例方式の動作を第1図に基づいて説明す
る。勧告I461モードにおけるC端子およびI端子はそ
れぞれ勧告I463モードにおけるER端子およびDR端
子と共用になっており、I461モードではC端子の信号
は送信ステータスビット生成回路16のS1、S3および
S4端子に入力され、それぞれ受信側の受信ステータス
ビット保持回路17のS1、S3およびS4端子に出力さ
れ受信ステータスビット保持回路17のS1、S3および
S4端子の出力はすべてI/DR信号生成回路19に入力
されてI端子に出力される。一方、I463モードではE
R端子の信号は送信ステータスビット生成回路16のS1
およびS3端子に入力され、またRS端子の信号はS4
端子に入力され、それぞれ受信側の受信ステータスビッ
ト保持回路17のS1、S3およびS4端子に出力され、
受信ステータスビット保持回路17のS1およびS3端子
の出力はI/DR信号生成回路19に入力されてDR端子
に出力され、S4端子の出力はCD信号生成回路20に入
力されてCD端子に出力される。なお、どちらのモード
でも送信ステータスビット(S)は、1、0、データビ
ット(D)、Xビット(X)およびEビット(E)と多
重され送信系第二段速度変換回路2を介して相手装置に
送信され、また受信系第二速度変換回路3を介して受信
した相手装置からのデータはデータビット(D)、ステ
ータスビット(S)、Xビット(X)およびEビット
(E)に分離される。
〔発明の効果〕
本発明は、以上説明したように、モード切替え信号によ
りステータスビット生成回路の動作モードを連動して切
替えることができるので、CCITT勧告I461および
I463に準拠した速度変換方式の双方とも同一のハード
ウェアで実現できる効果がある。
【図面の簡単な説明】 第1図は本発明実施例方式の構成を示すブロック構成
図。 第2図はCCITT勧告I461で定められた速度変換方
式の概略図。 第3図はCCITT勧告I463で定められた速度変換方
式の概略図。 1…送信系第一段速度変換回路(TRA1)、2…送信
系第二段速度変換回路(TRA2)、3…受信系第二段
速度変換回路(RRA2)、4…受信系第一段速度変換
回路(RRA1)、5…送信データ線(T/TD)、6
…C線(I461)/ER線(I463)(C/ER)、7…R
S線(I463)(RS)、8…受信データ線(R/R
D)、9…I線(I461)/DR線(I463)(I/D
R)、10…CD線(I463)(CD)、11…送信データビ
ット制御回路(TDCONT)、12…送信ステータスビ
ット制御回路(TSCONT)、13…受信データビット
制御回路(RDCONT)、14…受信ステータスビット
制御回路(RSCONT)、15…送信用モード切替回路
(TSEL)、16…送信ステータスビット生成回路(T
SGEN)、17…受信ステータスビット保持回路(RS
LAT)、18…受信用モード切替回路(RSEL)、19
…I/DR信号生成回路(I/DR GEN)、20…C
D信号生成回路(CD GEN)、21…送信データ多重
回路(MUX)、22…受信データ分離回路(DMX)。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ステータス信号を生成する生成回路(16)
    と、このステータス信号を他の信号に多重化する多重化
    手段(21)とを含む送信装置と、 上記多重化手段を経由して到来する信号から上記ステー
    タス信号を分離する分離化手段(22)と、このステータス
    信号を一時保持する保持手段(17)とを含む受信装置と を備えた速度変換方式において、 国際電信電話諮問委員会勧告I461に規定するC線から
    I線へステータス信号を送出する第一動作モードと、同
    会勧告I463に規定するER線およびRS線からDR線
    およびCD線へステータス信号を送出する第二動作モー
    ドのいずれか一方の動作モードを指示する信号の入力手
    段 を備え、 上記送信装置は、 上記C線またはER線の一方が接続された第一端子
    (6)と、 上記RS線が接続された第二端子(7)と、 第一モードが設定されたときに、上記第一端子から入力
    する信号に基づいて上記生成回路を有効にし、また第二
    モードが設定されたときに、上記第一端子および上記第
    二端子から入力する信号に基づいて上記生成回路を有効
    にする第一切替回路(15)と を備え、 上記受信装置は、 上記I線または上記DR線のいずれか一方が接続された
    第三端子(9)と、 上記CD線が接続され第四端子(10)と、 第一モードが設定されたときに、上記保持回路からの出
    力に基づいて上記第一端子からの出力を有効にし、第二
    モードが設定されたときに、上記保持回路からの出力に
    基づいて上記第一端子および上記第二端子からの出力を
    有効にする第二切替手段(18)と を備えたことを特徴とする速度変換方式。
JP61095469A 1986-04-23 1986-04-23 速度変換方式 Expired - Lifetime JPH0646723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61095469A JPH0646723B2 (ja) 1986-04-23 1986-04-23 速度変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61095469A JPH0646723B2 (ja) 1986-04-23 1986-04-23 速度変換方式

Publications (2)

Publication Number Publication Date
JPS62250737A JPS62250737A (ja) 1987-10-31
JPH0646723B2 true JPH0646723B2 (ja) 1994-06-15

Family

ID=14138507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61095469A Expired - Lifetime JPH0646723B2 (ja) 1986-04-23 1986-04-23 速度変換方式

Country Status (1)

Country Link
JP (1) JPH0646723B2 (ja)

Also Published As

Publication number Publication date
JPS62250737A (ja) 1987-10-31

Similar Documents

Publication Publication Date Title
JP3094087B2 (ja) インタフエースユニツト
JPH0646723B2 (ja) 速度変換方式
JPS6059841A (ja) 通信速度可変端末
JP2675208B2 (ja) 同報通信制御方法
JPH0530069A (ja) 制御信号伝送方式
JPS633532A (ja) 受信タイミング回路
JPH04258043A (ja) 端局装置の多重分離部と再生中継部の共用方式
JP3056072B2 (ja) 時分割多重化装置
JPH0375106B2 (ja)
JP2906823B2 (ja) 光加入者伝送システム及び加入者時分割双方向通信システム
JPS61264931A (ja) デイジタルデ−タ多重伝送装置
JPS6133053A (ja) 交換装置
JPH0344140A (ja) セルフルーテイングスイツチの制御方式
JPH0355930A (ja) 通信装置
JPH02100442A (ja) 高能率ディジタル多重化伝送装置
JPS6068745A (ja) デイジタルデ−タ伝送路交換方式
JPH02161832A (ja) バイポーラ信号光伝送方式
JPH02249337A (ja) パケット交換装置
GB2237482A (en) Digital binary to ternary converter circuit
JPH03113926A (ja) 音声ディジタル多重化伝送方式
JPS6181040A (ja) デイジタルデ−タ信号伝送方式およびその受信装置ならびに送信装置
JPH0522371A (ja) データ伝送装置
JPH05235968A (ja) データ信号転送方式
JPS62144440A (ja) 構内デ−タ伝送における信号方法
JPS59126359A (ja) フアクシミリ通信方式