JPH0794790A - 超電導素子およびその作製方法 - Google Patents
超電導素子およびその作製方法Info
- Publication number
- JPH0794790A JPH0794790A JP5233963A JP23396393A JPH0794790A JP H0794790 A JPH0794790 A JP H0794790A JP 5233963 A JP5233963 A JP 5233963A JP 23396393 A JP23396393 A JP 23396393A JP H0794790 A JPH0794790 A JP H0794790A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- superconducting
- superconducting thin
- curvature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
- H10N60/124—Josephson-effect devices comprising high-Tc ceramic materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 基板の表面を制御することにより、超電導接
合面を任意の微小領域に再現良く、ただ１つだけ形成
し、超電導体特有の量子効果素子の作製を容易にする。 【構成】 薄膜の成長面を特定の曲率半径以上にする
と、粒界を含まない湾曲した超電導薄膜が得られるとい
う特性を用い、基板４の２つの湾曲面２が接する線上
で、育成面の曲率が不連続になり、粒界接合６の面が１
箇所のみ形成できるようにしたものである。また、上記
育成面の形成法としてＦＩＢ描画およびイオンビームエ
ッチングを利用する。
合面を任意の微小領域に再現良く、ただ１つだけ形成
し、超電導体特有の量子効果素子の作製を容易にする。 【構成】 薄膜の成長面を特定の曲率半径以上にする
と、粒界を含まない湾曲した超電導薄膜が得られるとい
う特性を用い、基板４の２つの湾曲面２が接する線上
で、育成面の曲率が不連続になり、粒界接合６の面が１
箇所のみ形成できるようにしたものである。また、上記
育成面の形成法としてＦＩＢ描画およびイオンビームエ
ッチングを利用する。
Description
【０００１】
【産業上の利用分野】本発明は、計算機などの高速超電
導回路、高感度な磁気センサ、光あるいは超高周波超電
導回路の受動素子などに用いられる超電導素子およびそ
の作製方法に関する。
導回路、高感度な磁気センサ、光あるいは超高周波超電
導回路の受動素子などに用いられる超電導素子およびそ
の作製方法に関する。
【０００２】
【従来の技術】従来、異方性超電導薄膜（例えば酸化物
高温超電導体）の平面型接合を作製する場合には、育成
基板面上に不連続な部分として段差やＶ字溝を作製する
ことで、薄膜の結晶方位を制御し、結晶粒界結合を実現
する方法が用いられてきた。
高温超電導体）の平面型接合を作製する場合には、育成
基板面上に不連続な部分として段差やＶ字溝を作製する
ことで、薄膜の結晶方位を制御し、結晶粒界結合を実現
する方法が用いられてきた。
【０００３】しかし、この技術で接合の両側を同一の基
板面の高さにするには、最低３つの面の不連続部分
（辺）が生ずるため、単一の接合を作ることはできなか
った。このため、接合間の結合あるいは特性のバラツキ
のため、雑音等の接合特性の再現性を著しく低下させて
いた。
板面の高さにするには、最低３つの面の不連続部分
（辺）が生ずるため、単一の接合を作ることはできなか
った。このため、接合間の結合あるいは特性のバラツキ
のため、雑音等の接合特性の再現性を著しく低下させて
いた。
【０００４】上記方法とは別に、電子線やイオンビーム
により基板面に描画をして接合を得る方法がある。描画
により微小Ｖ字溝を形成することで接合部以外の基板面
の高さを一定にしたまま接合が得られるというものであ
る。しかし、この場合にも、ビームの幅（径）を超電導
体のコヒーレント長以下にすることは困難であり、結果
的に複数個の制御されていない接合が微小Ｖ字溝に形成
される欠点があった。
により基板面に描画をして接合を得る方法がある。描画
により微小Ｖ字溝を形成することで接合部以外の基板面
の高さを一定にしたまま接合が得られるというものであ
る。しかし、この場合にも、ビームの幅（径）を超電導
体のコヒーレント長以下にすることは困難であり、結果
的に複数個の制御されていない接合が微小Ｖ字溝に形成
される欠点があった。
【０００５】同様な技術で、溝が形成されないような弱
い描画を行って基板の結晶性を局部的に乱すものもある
が、これも上記同様の欠点がある。
い描画を行って基板の結晶性を局部的に乱すものもある
が、これも上記同様の欠点がある。
【０００６】このようにして、単一の接合を実現するこ
とが難しく、接合の特性の制御性を悪くしている。
とが難しく、接合の特性の制御性を悪くしている。
【０００７】この他にも、リソグラフ技術を用いないも
のとして、２枚の基板を貼り合わせるバイクリスタル技
術があるが、接合の集積を図ることはできない。
のとして、２枚の基板を貼り合わせるバイクリスタル技
術があるが、接合の集積を図ることはできない。
【０００８】
【発明が解決しようとする課題】このように、従来の技
術のうち、リソグラフを使用する技術は、集積化と任意
の位置に接合を形成できることに優れているが、構造上
単一の制御された接合が得られにくい欠点があった。
術のうち、リソグラフを使用する技術は、集積化と任意
の位置に接合を形成できることに優れているが、構造上
単一の制御された接合が得られにくい欠点があった。
【０００９】逆に、単一の接合を得やすいバイクリスタ
ル技術は集積化に向かない欠点があった。
ル技術は集積化に向かない欠点があった。
【００１０】本発明の目的は、集積化に適した構造の、
超電導体の特性の制御された単一接合を、任意の位置に
作製した超電導素子を提供することにある。
超電導体の特性の制御された単一接合を、任意の位置に
作製した超電導素子を提供することにある。
【００１１】本発明の他の目的は、集積化された構造の
超電導素子を提供することにある。
超電導素子を提供することにある。
【００１２】本発明のさらに他の目的は、超電導素子の
作製方法を提供することにある。
作製方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の超電導素子は、
曲率の不連続部と、この不連続部を挟む、曲率の連続部
とを表面に有する超電導薄膜育成基板と、前記超電導薄
膜育成基板上に成長された超電導薄膜とを有し、前記不
連続部上の超電導薄膜内には結晶粒界を生じ、接合面が
形成され、前記連続部の曲率は、連続部上の超電導薄膜
内に結晶粒界が生じない曲率である、ことを特徴とす
る。
曲率の不連続部と、この不連続部を挟む、曲率の連続部
とを表面に有する超電導薄膜育成基板と、前記超電導薄
膜育成基板上に成長された超電導薄膜とを有し、前記不
連続部上の超電導薄膜内には結晶粒界を生じ、接合面が
形成され、前記連続部の曲率は、連続部上の超電導薄膜
内に結晶粒界が生じない曲率である、ことを特徴とす
る。
【００１４】また本発明の超電導素子は、曲率の不連続
部と、この不連続部を挟む、曲率の連続部とからなる部
分を複数表面に有する超電導薄膜育成基板と、前記超電
導薄膜育成基板上に成長された超電導薄膜とを有し、前
記複数の不連続部上の超電導薄膜内には結晶粒界を生
じ、接合面が形成され、前記連続部の曲率は、連続部分
上の超電導薄膜内に結晶粒界が生じない曲率である、こ
とを特徴とする。
部と、この不連続部を挟む、曲率の連続部とからなる部
分を複数表面に有する超電導薄膜育成基板と、前記超電
導薄膜育成基板上に成長された超電導薄膜とを有し、前
記複数の不連続部上の超電導薄膜内には結晶粒界を生
じ、接合面が形成され、前記連続部の曲率は、連続部分
上の超電導薄膜内に結晶粒界が生じない曲率である、こ
とを特徴とする。
【００１５】また本発明の超電導素子の作製方法は、超
電導育成用基板の表面に、収束イオンビームによりＶ字
溝を設ける工程と、イオンミリングにより前記Ｖ字溝の
稜線を平滑化する工程と、前記Ｖ字溝の稜線の平滑化さ
れた超電導育成用基板上に超電導薄膜を成長させる工程
と、を含むことを特徴とする。
電導育成用基板の表面に、収束イオンビームによりＶ字
溝を設ける工程と、イオンミリングにより前記Ｖ字溝の
稜線を平滑化する工程と、前記Ｖ字溝の稜線の平滑化さ
れた超電導育成用基板上に超電導薄膜を成長させる工程
と、を含むことを特徴とする。
【００１６】
【作用】薄膜の成長面を特定の曲率半径以上にすると、
結晶粒界（以下、単に粒界という）を含まない湾曲した
超電導薄膜が得られるという特性を用い、基板の２つの
湾曲面が接する線上で、育成面の曲率が不連続になり、
粒界接合の面が１箇所のみ形成できる。このように基板
の表面を制御することにより、超電導接合面を任意の微
小領域に再現良く、ただ１つだけ形成し、超電導体特有
の量子効果素子の作製を容易にする。
結晶粒界（以下、単に粒界という）を含まない湾曲した
超電導薄膜が得られるという特性を用い、基板の２つの
湾曲面が接する線上で、育成面の曲率が不連続になり、
粒界接合の面が１箇所のみ形成できる。このように基板
の表面を制御することにより、超電導接合面を任意の微
小領域に再現良く、ただ１つだけ形成し、超電導体特有
の量子効果素子の作製を容易にする。
【００１７】
【実施例】本発明の基本構造を図を参照して説明する。
【００１８】図１〜図６は本発明による超電導素子の断
面図である。
面図である。
【００１９】図１は、本発明による超電導素子とその基
本構造を示し、超電導薄膜育成基板４と、超電導薄膜育
成基板面上の曲率の不連続部１と、それを挟む曲率の連
続部２と、不連続部および連続部以外の通常の基板面の
平坦部３と、基板４上に成長された低キャリア超電導薄
膜５と、超電導薄膜５に形成された接合６とからなる。
本構造を示し、超電導薄膜育成基板４と、超電導薄膜育
成基板面上の曲率の不連続部１と、それを挟む曲率の連
続部２と、不連続部および連続部以外の通常の基板面の
平坦部３と、基板４上に成長された低キャリア超電導薄
膜５と、超電導薄膜５に形成された接合６とからなる。
【００２０】超電導育成基板４上に形成された曲率の連
続部２上に育成された超電導薄膜の特性は、薄膜内に粒
界をもたない場合、平坦部３上の薄膜の特性と同等とな
る。一方、曲率不連続部１の所では急激な基板面変化に
より薄膜内に粒界が形成され、超電導薄膜５内に超電導
の接合６が１つ（１面）だけ形成される。
続部２上に育成された超電導薄膜の特性は、薄膜内に粒
界をもたない場合、平坦部３上の薄膜の特性と同等とな
る。一方、曲率不連続部１の所では急激な基板面変化に
より薄膜内に粒界が形成され、超電導薄膜５内に超電導
の接合６が１つ（１面）だけ形成される。
【００２１】図１は、不連続部が凹の構造であるが、図
２に示すように、不連続部が凸の構造であっても接合を
実現できる。なお図２の参照番号は、図１の参照番号と
同じであり、図１と同一の要素を示している。
２に示すように、不連続部が凸の構造であっても接合を
実現できる。なお図２の参照番号は、図１の参照番号と
同じであり、図１と同一の要素を示している。
【００２２】図１，図２において、接合の構造は対称で
あるが、非対称であっても構わない。
あるが、非対称であっても構わない。
【００２３】図３のような湾曲部を含む段差型構造を作
製しても、本発明の構造を実現することができる。図３
において、参照番号１〜６は、図１および図２と同一の
要素を示している。７は、基板面の傾斜した平坦部であ
る。この構造は、図２の凸型の構造に分類される。
製しても、本発明の構造を実現することができる。図３
において、参照番号１〜６は、図１および図２と同一の
要素を示している。７は、基板面の傾斜した平坦部であ
る。この構造は、図２の凸型の構造に分類される。
【００２４】また、図４のようにＵ字溝を作製しても、
本発明の構造を実現することができる。図４において、
参照番号１〜６は、図１および図２と同一の要素を示し
ている。この構造は、図２の凸型の構造に分類される。
本発明の構造を実現することができる。図４において、
参照番号１〜６は、図１および図２と同一の要素を示し
ている。この構造は、図２の凸型の構造に分類される。
【００２５】複数の接合を集積する場合には、図１，図
２，図３の接合を並べて構成する。図５は、図１の構造
を複数個並べて集積した例を示している。また、図６
は、図４のＵ字溝の構造を複数個並べて集積した例を示
している。
２，図３の接合を並べて構成する。図５は、図１の構造
を複数個並べて集積した例を示している。また、図６
は、図４のＵ字溝の構造を複数個並べて集積した例を示
している。
【００２６】また、図１，図２，図３の接合を複数個組
み合わせた集積構造とすることもできる。
み合わせた集積構造とすることもできる。
【００２７】図７は、図１の超電導素子の作製方法を説
明するための工程図である。
明するための工程図である。
【００２８】まず、図７（ａ）に示すように、ＭｇＯ
（１００）基板４を用意し、図７（ｂ）に示すように、
基板４の表面にＧａ+ イオンの集束イオンビーム（ＦＩ
Ｂ）描画を行い微小Ｖ字溝８を形成する。例えば、描画
条件は５ｐＡ、加速電圧３０ｋｅＶで６０秒である。
（１００）基板４を用意し、図７（ｂ）に示すように、
基板４の表面にＧａ+ イオンの集束イオンビーム（ＦＩ
Ｂ）描画を行い微小Ｖ字溝８を形成する。例えば、描画
条件は５ｐＡ、加速電圧３０ｋｅＶで６０秒である。
【００２９】次に、図７（ｃ）に示すように、Ａｒ+ の
カフマン型イオンミリング装置（ＩＢＥ）によるミリン
グで、微小Ｖ字溝の上端の２つの角を削り落とし、湾曲
部を形成する。ミリングの条件は、回転を伴う試料台に
対し１０°の低角からのビーム入射で加速電圧５００ｅ
Ｖ、電流密度５ｍＡ／ｃｍ2 、３０分である。
カフマン型イオンミリング装置（ＩＢＥ）によるミリン
グで、微小Ｖ字溝の上端の２つの角を削り落とし、湾曲
部を形成する。ミリングの条件は、回転を伴う試料台に
対し１０°の低角からのビーム入射で加速電圧５００ｅ
Ｖ、電流密度５ｍＡ／ｃｍ2 、３０分である。
【００３０】この結果、不連続部１では３０°の角度
（θ）、連続部２では５００ｎｍの最小曲率半径（ρ）
を実現することができた。このうちθは、接合の臨界電
流密度Ｊｃと対応するもので、ＦＩＢの上記作製条件を
変えることにより、制御できる。ただし、装置依存性が
あるため詳細は装置ごとに条件出しをしなければならな
い。一方、ρは５００ｎｍ以下になると、ＭｇＯ基板に
ＹＢＣＯ薄膜を堆積した場合には、曲がりによる格子歪
みにより粒界が発生する。
（θ）、連続部２では５００ｎｍの最小曲率半径（ρ）
を実現することができた。このうちθは、接合の臨界電
流密度Ｊｃと対応するもので、ＦＩＢの上記作製条件を
変えることにより、制御できる。ただし、装置依存性が
あるため詳細は装置ごとに条件出しをしなければならな
い。一方、ρは５００ｎｍ以下になると、ＭｇＯ基板に
ＹＢＣＯ薄膜を堆積した場合には、曲がりによる格子歪
みにより粒界が発生する。
【００３１】最後に、図７（ｄ）に示すように、湾曲構
造を形成した基板４上にパルスレーザー堆積（ＰＬＤ）
法で、Ｃ軸配向のＹＢＣＯ薄膜５を成膜する。薄膜作製
条件は、ターゲットとしてＹＢＣＯ多結晶体を用い、基
板温度は７７０℃、酸素分圧１００ｍＴｏｒｒ、成長時
間２７分で、膜厚は３００ｎｍである。用いたレーザー
はＫｒＦのエキシマレーザーで波長２４８ｎｍ、エネル
ギー密度５Ｊ／ｃｍ2である。
造を形成した基板４上にパルスレーザー堆積（ＰＬＤ）
法で、Ｃ軸配向のＹＢＣＯ薄膜５を成膜する。薄膜作製
条件は、ターゲットとしてＹＢＣＯ多結晶体を用い、基
板温度は７７０℃、酸素分圧１００ｍＴｏｒｒ、成長時
間２７分で、膜厚は３００ｎｍである。用いたレーザー
はＫｒＦのエキシマレーザーで波長２４８ｎｍ、エネル
ギー密度５Ｊ／ｃｍ2である。
【００３２】結果として、２つの湾曲部に挟まれた溝の
部分に超電導接合６が形成される。
部分に超電導接合６が形成される。
【００３３】接合の臨界電流密度，トンネル抵抗は、接
合部を横切るようにＹＢＣＯ薄膜を適当なパターン幅に
微細線状に加工することにより制御することができる。
合部を横切るようにＹＢＣＯ薄膜を適当なパターン幅に
微細線状に加工することにより制御することができる。
【００３４】上記実施例により作製した超電導素子は、
超電導薄膜を幅５μｍにすることで接合の臨界電流（Ｉ
ｃ）０．２ｍＡ、常電導抵抗（Ｒｎ）０．８Ωを得た。
超電導薄膜を幅５μｍにすることで接合の臨界電流（Ｉ
ｃ）０．２ｍＡ、常電導抵抗（Ｒｎ）０．８Ωを得た。
【００３５】図８に上記超電導接合に２５ＧＨｚマイク
ロ波を照射した場合の電流電圧特性のマイクロ波パワー
依存性を示す。図中、（ａ），（ｂ），（ｃ），（ｄ）
の各電流電圧特性は、異なるマイクロ波パワーに対応し
た電流電圧特性で、それぞれ（ａ）マイクロ波ＯＦＦ、
（ｂ）−４２ｄＢｍ、（ｃ）−３６ｄＢｍ、（ｄ）−３
３ｄＢｍのマイクロ波パワーである。ここでの表示は、
マイクロ波信号源の出力表示の相対値である。
ロ波を照射した場合の電流電圧特性のマイクロ波パワー
依存性を示す。図中、（ａ），（ｂ），（ｃ），（ｄ）
の各電流電圧特性は、異なるマイクロ波パワーに対応し
た電流電圧特性で、それぞれ（ａ）マイクロ波ＯＦＦ、
（ｂ）−４２ｄＢｍ、（ｃ）−３６ｄＢｍ、（ｄ）−３
３ｄＢｍのマイクロ波パワーである。ここでの表示は、
マイクロ波信号源の出力表示の相対値である。
【００３６】照射したマイクロ波の周波数に対応した電
圧間隔で明瞭な階段状のシャピロステップが観測されて
いる。２５ＧＨｚのマイクロ波に対しては、ジョセフソ
ンの関係式より約５０μＶ間隔にシャピロステップが現
れる。図７においても約５０μ間隔で階段状の電流電圧
特性になっていることが判る。マイクロ波の照射強度を
上げるにともない｛（ｂ），（ｃ），（ｄ）｝、臨界電
流Ｉｃは低下し、（ｄ）において接合の臨界電流が完全
にゼロになる。これから、本発明の構造で良質なジョセ
フソン接合が形成されているといえる。また、このＩ−
Ｖ特性の結果をＲｅｓｉｓｔｉｖｅ Ｓｈｕｎｔｅｄ
Ｊｕｎｃｔｉｏｎモデルによる解析を行ったところ、一
個のジョセフソン接合が動作した場合のモデル特性と一
致し、本発明により単一接合が再現性良く作製できるこ
とが確認できる。
圧間隔で明瞭な階段状のシャピロステップが観測されて
いる。２５ＧＨｚのマイクロ波に対しては、ジョセフソ
ンの関係式より約５０μＶ間隔にシャピロステップが現
れる。図７においても約５０μ間隔で階段状の電流電圧
特性になっていることが判る。マイクロ波の照射強度を
上げるにともない｛（ｂ），（ｃ），（ｄ）｝、臨界電
流Ｉｃは低下し、（ｄ）において接合の臨界電流が完全
にゼロになる。これから、本発明の構造で良質なジョセ
フソン接合が形成されているといえる。また、このＩ−
Ｖ特性の結果をＲｅｓｉｓｔｉｖｅ Ｓｈｕｎｔｅｄ
Ｊｕｎｃｔｉｏｎモデルによる解析を行ったところ、一
個のジョセフソン接合が動作した場合のモデル特性と一
致し、本発明により単一接合が再現性良く作製できるこ
とが確認できる。
【００３７】
【発明の効果】以上に説明したように、本発明は集積化
に適した構造の超電導素子を平面的な微小領域に作製す
ることを可能にしたもので、精度の良い制御性を特徴と
した単一の超電導接合を単一で、あるいは集積して使用
する超電導体素子および作製方法を実現できる。
に適した構造の超電導素子を平面的な微小領域に作製す
ることを可能にしたもので、精度の良い制御性を特徴と
した単一の超電導接合を単一で、あるいは集積して使用
する超電導体素子および作製方法を実現できる。
【図１】凹型の湾曲を有する超電導素子の断面図であ
る。
る。
【図２】凸型の湾曲を有する超電導素子の断面図であ
る。
る。
【図３】湾曲を有する段差型による超電導素子の断面図
である。
である。
【図４】Ｕ字溝を有する超電導素子の断面図である。
【図５】凹型の湾曲を有する超電導素子を集積した場合
の断面図である。
の断面図である。
【図６】Ｕ字溝を有する超電導素子を集積した場合の断
面図である。
面図である。
【図７】本発明の超電導素子の作製方法を説明するため
の工程図である。
の工程図である。
【図８】２５ＧＨｚマイクロ波照射下での接合の電流電
圧特性（マイクロ波パワー依存性）を示す図である。
圧特性（マイクロ波パワー依存性）を示す図である。
１ 曲率の不連続部 ２ 曲率の連続部 ３ 基板面の平坦部 ４ 超電導薄膜育成基板 ５ 超電導薄膜 ６ 超電導接合 ７ 基板面の傾斜した平坦部 ８ Ｖ字溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 恵一 東京都江東区東雲１−14−３ 財団法人 国際超電導産業技術研究センター 超電導 工学研究所内 (72)発明者 榎本 陽一 東京都江東区東雲１−14−３ 財団法人 国際超伝導産業技術研究センター 超電導 工学研究所内 (72)発明者 三塚 勉 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 鈴木 克巳 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 藤本 学 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】曲率の不連続部と、この不連続部を挟む、
曲率の連続部とを表面に有する超電導薄膜育成基板と、 前記超電導薄膜育成基板上に成長された超電導薄膜とを
有し、 前記不連続部上の超電導薄膜内には結晶粒界を生じ、接
合面が形成され、前記連続部の曲率は、連続部上の超電
導薄膜内に結晶粒界が生じない曲率である、 ことを特徴とする超電導素子。 - 【請求項２】曲率の不連続部と、この不連続部を挟む、
曲率の連続部とからなる部分を複数表面に有する超電導
薄膜育成基板と、 前記超電導薄膜育成基板上に成長された超電導薄膜とを
有し、 前記複数の不連続部上の超電導薄膜内には結晶粒界を生
じ、接合面が形成され、前記連続部の曲率は、連続部分
上の超電導薄膜内に結晶粒界が生じない曲率である、 ことを特徴とする超電導素子。 - 【請求項３】超電導育成用基板の表面に、収束イオンビ
ームによりＶ字溝を設ける工程と、 イオンミリングにより前記Ｖ字溝の稜線を平滑化する工
程と、 前記Ｖ字溝の稜線の平滑化された超電導育成用基板上に
超電導薄膜を成長させる工程と、 を含むことを特徴とする超電導素子の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233963A JP2994183B2 (ja) | 1993-09-21 | 1993-09-21 | 超電導素子およびその作製方法 |
| US08/309,188 US5498881A (en) | 1993-09-21 | 1994-09-20 | Superconducting device having a single junction structure appropriate for integration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233963A JP2994183B2 (ja) | 1993-09-21 | 1993-09-21 | 超電導素子およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794790A true JPH0794790A (ja) | 1995-04-07 |
| JP2994183B2 JP2994183B2 (ja) | 1999-12-27 |
Family
ID=16963381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233963A Expired - Fee Related JP2994183B2 (ja) | 1993-09-21 | 1993-09-21 | 超電導素子およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5498881A (ja) |
| JP (1) | JP2994183B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207067B1 (en) | 1997-09-30 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating oxide superconducting device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104222A (ja) * | 1996-06-14 | 1998-01-06 | Kokusai Chodendo Sangyo Gijutsu Kenkyu Center | 酸化物超電導体素子及びその製造方法 |
| JP2005056754A (ja) * | 2003-08-06 | 2005-03-03 | Sumitomo Electric Ind Ltd | 超電導線材およびその製造方法 |
| JP4495426B2 (ja) * | 2003-08-29 | 2010-07-07 | 独立行政法人科学技術振興機構 | 超伝導膜およびその製造方法 |
| CA3116074A1 (en) | 2018-10-19 | 2020-04-23 | Commonwealth Scientific And Industrial Research Organisation | Multiple step edge fabrication |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241874A (ja) * | 1988-03-23 | 1989-09-26 | Mitsubishi Electric Corp | ジョゼフソン接合素子 |
| US5077266A (en) * | 1988-09-14 | 1991-12-31 | Hitachi, Ltd. | Method of forming weak-link josephson junction, and superconducting device employing the junction |
| JPH05148095A (ja) * | 1991-11-30 | 1993-06-15 | Sumitomo Electric Ind Ltd | 基板成膜面に段差を形成する方法 |
| JPH05335638A (ja) * | 1992-05-29 | 1993-12-17 | Sumitomo Electric Ind Ltd | ジョセフソン接合構造体およびその作製方法 |
| EP0973208B1 (en) * | 1992-07-28 | 2005-04-27 | Nippon Telegraph And Telephone Corporation | Lattice matching device and method for fabricating the same |
-
1993
- 1993-09-21 JP JP5233963A patent/JP2994183B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-20 US US08/309,188 patent/US5498881A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207067B1 (en) | 1997-09-30 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating oxide superconducting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2994183B2 (ja) | 1999-12-27 |
| US5498881A (en) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH104222A (ja) | 酸化物超電導体素子及びその製造方法 | |
| US5750474A (en) | Method for manufacturing a superconductor-insulator-superconductor Josephson tunnel junction | |
| US5439875A (en) | Process for preparing Josephson junction device having weak link of artificial grain boundary | |
| JP2994183B2 (ja) | 超電導素子およびその作製方法 | |
| US5817531A (en) | Superconducting device having a superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2963614B2 (ja) | 酸化物超電導体接合素子の製造方法 | |
| JP3392653B2 (ja) | 酸化物超電導体ジョセフソン接合素子及びその製造方法 | |
| US5877122A (en) | Josephson element having a NdBa2 Cu3 O7-y superconductor thin-film wiring pattern | |
| JPS6065583A (ja) | ジヨセフソン接合素子及びその製法 | |
| EP0597663B1 (en) | Process of producing a Josephson junction | |
| JP3367878B2 (ja) | 酸化物超電導体素子の製造方法 | |
| JPS5917995B2 (ja) | 注入レ−ザ | |
| JP3319205B2 (ja) | ジョセフソン接合素子の製造方法 | |
| EP0557207B1 (en) | Josephson junction device of oxide superconductor and process for preparing the same | |
| JP2831918B2 (ja) | 超電導素子の製造方法 | |
| JP2761504B2 (ja) | 酸化物超伝導デバイスおよびその製造方法 | |
| JP2976851B2 (ja) | 超伝導薄膜を用いた回路の製造方法 | |
| JPH10294499A (ja) | Ｓｑｕｉｄおよびその製造方法 | |
| JP2774576B2 (ja) | 超伝導体装置及びその製造方法 | |
| JP2862502B2 (ja) | 超伝導体結晶薄膜成長用基板 | |
| JPH1174573A (ja) | 超伝導素子回路とその製造方法および超伝導デバイス | |
| JPH0555651A (ja) | ジヨセフソン素子の製造方法 | |
| JP2000299507A (ja) | ジョセフソン素子の製造方法及びジョセフソン素子 | |
| JPH04338684A (ja) | ジョセフソン素子とその製造方法 | |
| JPH05127033A (ja) | 光導波路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |