JPH0794724A - 絶縁ゲートバイポーラトランジスタとその製造方法 - Google Patents
絶縁ゲートバイポーラトランジスタとその製造方法Info
- Publication number
- JPH0794724A JPH0794724A JP7521794A JP7521794A JPH0794724A JP H0794724 A JPH0794724 A JP H0794724A JP 7521794 A JP7521794 A JP 7521794A JP 7521794 A JP7521794 A JP 7521794A JP H0794724 A JPH0794724 A JP H0794724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- semiconductor region
- source
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
の弱点であるラッチアップ耐量を向上する。 【構成】例えばn形の半導体領域12の表面から拡散され
たp形ベース層22の内側にn形ソース層23を拡散し、ソ
ース層23の表面からベース層22を抜けてその下側の半導
体領域12に達するように凹所24を掘り込んでその中に絶
縁ゲート25を埋め込み、p形のコレクタ層26をソース層
23の絶縁ゲート25とは反対側の側方の半導体領域12の表
面から拡散することにより、電子eのコレクタ層26への
流入に伴って発生するホールhをベース層22用のコンタ
クト層27からエミッタ端子Eに引き抜き、ホールhがソ
ース層23の下側のベース層22内を横方向に通過する間に
ソース層23に注入されてラッチアップを誘発するのを防
止する。
Description
み用等に適する横形の絶縁ゲートバイポーラトランジス
タ (以下IGBTという) とその製造方法に関する。
い入力インピーダンスと, バイポーラトランジスタがも
つ低い出力インピーダンスとを兼備する特長があり、高
電圧や大電流用のトランジスタとして非常に高い周波数
特性をとくには要しない用途に広く採用されるに至って
いる。このIGBTは従来から縦形構造の個別素子の形態で
利用されるのがふつうであったが、最近では電力用デバ
イスのいわゆるインテリジェンス化の趨勢に伴って複数
個のIGBTを関連制御回路とともに1個の集積回路装置に
組み込む例が増えており、この集積化にはいわゆるプレ
ーナ構造が有利であるためIGBTを横形構造とすることが
多い。
におけるチップの裏面側構造を単に表面側にもって来る
構成とするのが最も簡単であり、図5にこの従来の代表
的な横形構造のIGBTの単位構造を断面図で示す。集積回
路用のチップないしウエハは通例のように例えばp形の
半導体基板1の上にn形のエピタキシャル層2を成長さ
せてなり、横形構造のIGBTはエピタキシャル層2をそれ
用の半導体領域としてその中に図の単位構造Uを左右方
向に複数回繰り返し作り込んでなる。
形の半導体領域2の表面からp形のベース層3および高
不純物濃度のベースコンタクト層4を拡散し、ベース層
3の両周縁部上に多結晶シリコンのゲート5を薄いゲー
ト酸化膜5aを介して配設し、かつ高不純物濃度のn形の
ソース層6を絶縁ゲート5の下側に図のようにもぐり込
ませて拡散した上で、p形のベースコンタクト層4およ
びn形のソース層6の表面をアルミの電極膜9で短絡し
てエミッタ端子Eを導出し、かつ絶縁ゲート5からゲー
ト端子Gを導出する。
プの裏面側に相当する構造であり、半導体領域2の表面
からそれと同じn形のバッファ層7を比較的高不純物濃
度で拡散し、その内側にp形のコレクタ層8を高不純物
濃度で拡散して、その表面に導電接続する電極膜9をコ
レクタ端子Cとする。なお、コレクタ層8は同じp形か
つ高不純物濃度の上述のベースコンタクト層4との同時
拡散によって作り込むのが通例である。
コレクタ端子Cの間に電圧を掛けた状態でゲート端子G
にエミッタ端子Eより正の電圧を掛けると、絶縁ゲート
5の下のp形のベース層3の表面にn形チャネルが形成
され、n形のソース層6から多数キャリアとしての電子
が半導体領域2とバッファ層7を介しコレクタ層8に流
れ、これに応じてp形のコレクタ層8から逆に少数キャ
リアとしてのホールがバッファ層7を介して半導体領域
2に注入されると、これをベース電流としてp形のベー
ス層3とn形の半導体領域2とp形のコレクタ層8から
なるバイポーラトランジスタがオンすると共にこの半導
体領域2内の電子とホールによるいわゆる伝導度変調作
用によって主端子EとCの間がごく低いオン電圧で導通
する。このIGBTをターンオフさせる際には、ゲート端子
Gにエミッタ端子Eと同じまたはそれより負の電圧を掛
けて絶縁ゲート5の下側のチャネルを流れる電子を遮断
する。なお、バッファ層7はコレクタ層8から半導体領
域2へのホール注入量の制御用である。
ース層3とコレクタ層8の間隔を大きくとることにより
高耐圧化でき、単位構造Uの繰り返し回数を増すことに
より大電流化できるが、IGBTの欠点とされているラッチ
アップが縦形構造よりも起きやすい問題がある。図6に
これを図5の右側部分を拡大して多数キャリアの電子e
と少数キャリアのホールhの移動路によって示す。電子
eはソース層6から絶縁ゲート5の下側のチャネルを抜
けて半導体領域2に入り、その表面に沿う経路を経てバ
ッファ層7からコレクタ層8に流れる。一方、ホールh
はコレクタ層8からバッファ層7を介し半導体領域2に
注入され、電子eとの間に働くクーロン力により図のよ
うにその表面に近い範囲を通りながら伝導度変調に貢献
した後にベース層3に入り、ソース層6の下側を経由し
てベースコンタクト層4に抜ける。
リアであるホールhがソース層6の下側のベース層3の
中を横方向に流れるため、このホールhによる電流が大
きくなるとそれがソース層6に注入されるようになり、
p形コレクタ層8とn形半導体領域2とp形ベース層3
とn形ソース層6の間に存在するpnpnの4層のサイリス
タ構造が点弧してラッチアップが発生しやすい。ソース
層6へのホールhのかかる注入はIGBTのターンオフ中な
どにコレクタ端子Cとエミッタ端子Eの間に過度的な過
電圧が掛かったときとくに発生しやすい。その理由はベ
ース層3の中の横方向に流れるホールhによる電位降下
が大きくなると、エミッタ端子Eにより、ベース層3と
ソース層6とが短絡されているので、相対的にソース層
6の図のIで示す個所の電位がもちあがり、pn接合がそ
の個所で順方向にバイアスされるようになり、ホールh
が注入されやすい。このため、横形構造のIGBTには従来
から縦形構造の場合に比べてそれに流し得る許容電流な
いしラッチアップ耐量がかなり低下する問題がある。
て、横形構造のIGBTのラッチアップ耐量を向上すること
にある。
一方の導電形の半導体領域の表面から拡散した他方の導
電形のベース層と, このベース層内の表面に拡散された
一方の導電形のソース層と、ソース層の表面からベース
層を抜け半導体領域に達するまで掘り込まれた凹所内に
埋め込まれた絶縁ゲートと, ソース層の絶縁ゲートとは
反対側の半導体領域の表面から拡散された他方の導電形
のコレクタ層とを設け、ベース層およびソース層からエ
ミッタ端子を, コレクタ層からコレクタ端子を, 絶縁ゲ
ートからゲート端子をそれぞれ導出することにより上述
の目的を達成する。
コンタクト層をベース層の表面側にその周縁と重なりソ
ース層と接するように他方の導電形で拡散し、これを介
してベース層からエミッタ端子を導出するのがよく、か
つコレクタ層に対してそれを外側から囲むバッファ層を
一方の導電形で拡散するのがよい。このIGBTのラッチア
ップ耐量の一層の向上には、ソース層の平面的パターン
上の先端部を取り囲むコレクタ層のパターン部分に一方
の導電形の補助コレクタ層を拡散し、あるいはコレクタ
層と接する半導体領域の表面から補助コレクタ層を一方
の導電形で拡散して、かかる補助コレクタ層およびコレ
クタ層からコレクタ端子を導出するのが非常に有利であ
る。
製造方法としては、一方の導電形の半導体領域の表面か
らベース層を他方の導電形で拡散する工程と, ベース層
内の表面にソース層を一方の導電形で拡散する工程と,
ソース層表面からベース層を抜け半導体領域まで達する
凹所を掘り込む工程と, この凹所の中に絶縁ゲートを埋
め込む工程と, ベース層とソース層の側方の半導体領域
表面からコレクタ層を他方の導電形で拡散する工程を経
由するのがよく、さらにこのコレクタ層の拡散工程と同
時に上述のベースコンタクト層をベース層の表面側にそ
の周縁と重なりソース層と接するよう同じ他方の導電形
で拡散するのが有利である。
タ層8がソース層3に対し絶縁ゲート5と同じ側に配設
されていたが、本発明では前項にいうよう絶縁ゲートを
埋め込み形としソース層のこの絶縁ゲートとは反対側に
コレクタ層を配設して、ラッチアップの原因となる少数
キャリアを従来のようにソース層の下側のベース層内を
横方向に通過させることなくベース層ないしそのコンタ
クト層から直接にエミッタ端子に引き抜くことによっ
て、少数キャリアのソース層への注入をほぼ完全に防止
してラッチアップ耐量を向上する。なお、ベース層をエ
ミッタ端子と接続するベースコンタクト層を設ける態様
では、少数キャリアのほとんど全部をこの高不純物濃度
で低抵抗のベースコンタクト層だけを通して引き抜ける
ので、ラッチアップ耐量の向上効果を一層高めることが
できる。
説明する。図1に本発明のIGBTの一実施例を示し、図2
に図1の実施例に対応するIGBTの製造方法を示し、図3
と図4に本発明のそれぞれ異なる実施態様を示す。図1
(a) は本発明による横形構造のIGBTの前述の図5に対応
する単位構造Uを断面図で示すものであり、従来と同様
にIGBTが作り込まれる集積回路用のチップないしウエハ
10は例えばp形の半導体基板11の上にn形のエピタキシ
ャル層12を所定の不純物濃度で成長させてなり、本発明
のIGBTはこのエピタキシャル層12をそれ用の半導体領域
として図の単位構造Uを左右方向にふつうは数十回程度
繰り返し作り込んで並列に接続してなる。
の横形のIGBTの特徴部分であって、上述のn形の半導体
領域12の表面からp形のベース層22をやや深いめに拡散
し、かつこのベース層22の内側の表面にn形のソース層
23を高不純物濃度で浅く拡散した後、トレンチ状の凹所
24をソース層23の中央の表面からベース層22を抜けてそ
の下側の半導体領域12に達するまで掘り込み、この凹所
24内にごく薄いゲート酸化膜25aで絶縁された例えば多
結晶シリコンを埋め込んで絶縁ゲート25とし、かつ図示
の例ではベース層22の表面側にその周縁と重なり合いか
つソース層23と接するようp形のベースコンタクト層27
を高不純物濃度で拡散してなる。ベース層22とソース層
23からエミッタ端子Eを導出するための電極膜31はソー
ス層23とベースコンタクト層27の表面を短絡するように
設けられる。また、絶縁ゲート25からゲート端子Gが導
出される。
と同構造であって、半導体領域12の表面から同じn形の
バッファ層21を比較的高い不純物濃度で拡散し、その内
側にp形のコレクタ層26を高不純物濃度で拡散してそれ
に導電接続する電極膜32からコレクタ端子Cを導出して
なるが、図5や図6の従来構造ではソース層6の絶縁ゲ
ート5と同じ側にコレクタ層8を配設していたのに対
し、本発明ではコレクタ層26をソース層22の絶縁ゲート
25とは反対側に配設する点が異なる。
ン状態における多数キャリアないし電子eと少数キャリ
アないしホールhの移動路を図1(b) に前の図6と対応
する要領で示す。本発明のIGBTでは絶縁ゲート25が埋め
込み形なので、ベース層22の凹所24の側面のゲート酸化
膜25aに接する表面にチャネルが形成され、電子eはソ
ース層23からこのチャネルを通過して半導体領域12のベ
ース層22の下側部分に流入した後、図でPeで示す斜めの
流路を経てバッファ層21を介しコレクタ層26に流れ込
む。かかる電子eの流入に伴ってコンタクト層26から発
生するホールhはバッファ層21を介し半導体領域12に注
入された後、その中では図のように一部が電子eとの間
に働くクーロン力によって内部流路Ph1を, 他部が表面
流路Ph2をそれぞれ流れた上で、ベース層22, 図の例で
はそのコンタクト層27に入ってその表面の電極膜31の方
に引き抜かれる。なお、このオン状態でホールhと電子
eの間に伝導度変調作用が発生するのは従来と同じであ
る。
ース層22の絶縁ゲート25と反対側に配設するので、図1
(b) からわかるようにホールhの引き抜き個所がソース
層23に対してコレクタ層26と同じ側になる。従って、本
発明では従来の図6のようにホールhがソース層23の下
側のベース層22中を横方向に通過し両層間のpn接合の順
方向バイアスによりソース層23に注入されるおそれをほ
とんどなくしてラッチアップ耐量を向上できる。とく
に、図のように高不純物濃度のベースコンタクト層27を
設ける態様ではその比抵抗がベース層22よりもずっと低
いので、pn接合の順方向バイアスによりホールhが注入
されるおそれをさらに減少させて、ラッチアップ耐量の
向上効果を一層高めることができる。
2内に残存する電子eとホールhが掃き出されて空乏層
が広がるが、本発明のIGBTではそのターンオフ時に電子
eの供給が停まった後はホールhへのクーロン力が急激
に減少するので、ホールhの大部分が前述の表面流路Ph
2の方を経由して引き抜かれる。従って、本発明ではタ
ーンオフ時にホールhがソース層23に注入されるおそれ
をオン時より一層減少させて横形IGBTのラッチアップ耐
量を高めることができる。このように本発明の横形構造
のIGBTではそのラッチアップ耐量をオン時に従来の数倍
に高め、ターンオフ時には1桁程度高めることができ
る。さらに、本発明のIGBTではターンオフ時間を従来よ
り短縮できる。すなわち、ターンオフ特性は電子eより
も易動度が低いホールhを掃き出す時間でほぼ決まる
が、上述のホールhの引き抜き個所が従来よりコレクタ
層26に近いだけドリフト時間が短くなり、IGBTの耐圧値
により異なるがターンオフ時間を20〜30%短縮できる。
法を図1のIGBTについて説明する。図2(a) にベース層
22の拡散工程を示す。図のウエハ10にはエピタキシャル
層であるn形の半導体領域12のみが示されており、IGBT
の耐圧が300V程度の場合この半導体領域12を40Ωcm程度
の比抵抗で最低10μm〜数十μmの厚みとする。図の例
ではまずコレクタ層用のn形のバッファ層21を例えば10
17原子/cm3 の不純物濃度で4μmの深さに拡散した
後、p形のベース層22を例えば1017原子/cm3 の不純物
濃度で3〜4μmの深さに拡散する。いずれもフォトレ
ジストをマスクとする不純物のイオン注入と熱拡散によ
ることでよい。
散する。その拡散パターンは図示のようにベース層22よ
り小さいめとし、例えば砒素をn形の不純物として最低
1019原子/cm3 の高不純物濃度で 0.1μm程度の深さに
拡散することにより、これをベース層22の内側の表面部
に作り込む。次の図2(c) は凹所24の掘り込み工程を示
す。図示のようなトレンチ状の凹所24の掘り込みにはリ
アクティブイオンエッチング法が有利であり、まずマス
クMとして低温酸化膜を1〜1.5 μmの厚みに付けて凹
所24の掘り込み個所に窓を例えば3μm幅で開口した
後、4塩化珪素と窒素を混合したエッチングガスの10Pa
程度のふん囲気内で30分程度リアクティブイオンエッチ
ングを施すことにより、凹所24をソース層23の中央部分
の表面からベース層22を抜けて下側の半導体領域12に達
するよう例えば4〜6μmの深さに掘り込む。この図2
(c) の工程後にマスクMが除去される。
25aの被覆および多結晶シリコンの成長工程である。ま
ずゲート酸化膜25を通例の熱酸化法により凹所24内を含
めた表面に薄く0.1 μm程度の膜厚に付けた後、CVD
法によって絶縁ゲート25用に不純物ドープされた多結晶
シリコンを例えば2μmの厚みに成長させて凹所24を完
全に充填する。次の図2(e) は多結晶シリコンの不要部
分の除去工程であり、フォトレジストをマスクとするド
ライエッチングにより多結晶シリコンの不要な部分を除
去した後にふっ素水溶液による簡単なウエットエッチン
グによりゲート酸化膜25aの不要部分も除去することに
より、絶縁ゲート25を例えば図のような断面形状に形成
する。
クタ層26と同時に同じp形のベースコンタクト層27を拡
散する。図示のようにコレクタ層26はバッファ層21内
に,ベースコンタクト層27はベース層22の表面側のその
周縁と重なってソース層23と接するようそれぞれ1018原
子/cm3 程度の高不純物濃度で例えば1〜1.5 μmの深
さに拡散する。これで半導体層の拡散工程が終了し、こ
の図2(f) の状態から図1の完成状態とするには、ウエ
ハ10の表面に層間絶縁膜等を被覆した上でその要所に窓
を開口してアルミの電極膜31と32をそれぞれエミッタ端
子Eとコレクタ端子C用に配設し、ゲート端子G用の電
極膜を絶縁ゲート25の図示の断面以外の個所に配設し、
さらにその上を通例の保護膜で被覆することでよい。
上面図を参照してその望ましい実施態様を説明する。図
3の上下方向が図1の左右方向であり、図示の都合から
この図3ではその左右方向の中央部分が省略され、かつ
図1から電極膜31や32を取り除いた状態が示されてい
る。絶縁ゲート25はその凹所24への埋め込み部分が図の
左右方向に細長ないわば櫛の歯状であり、図の左側の表
面を覆う絶縁ゲート25の多結晶シリコンにより櫛歯が相
互に連結され、この連結部分からゲート端子Gが導出さ
れた櫛状構造になっている。コレクタ層26も図の左右方
向に細長いp形の櫛歯部分を補助コレクタ層26aによっ
て連結したパターンに拡散され、この補助コレクタ層26
aは図では(p) で示すよう本来はp形なので、コレクタ
層26および絶縁ゲート25は互いに入り組んだ櫛状構造で
ある。
間に介在する半導体領域12の表面とバッファ層21とソー
ス層23とベースコンタクト層27は屈曲した蛇行状パター
ンになる。前述のようにソース層23とベースコンタクト
層27からエミッタ端子Eが,コレクタ層26からコレクタ
端子Cがそれぞれ導出される。しかし、ソース層23のパ
ターンの先端部の付近にはそれを囲むコレクタ層26から
ホールhが図の矢印で示すよう集中するので、この先端
部がホールhの注入によるラッチアップが最も発生しや
すい個所になる。この図3の実施例ではこの点に着目し
てソース層23のパターンの先端部を囲むコレクタ層26の
部分に図のようにp形でなくn形の補助コレクタ層26a
を拡散し、これとコレクタ層26の表面を図1の電極膜32
で短絡してコレクタ端子Cとする。これにより、ソース
層23と同じn形の補助コレクタ層26aを拡散した部分が
ラッチアップの心配のない電界効果トランジスタになる
ので、IGBTのラッチアップ耐量をn形の補助コレクタ層
26aのない図1の実施例より一層向上できる。このよう
に補助コレクタ層26aはp形でもよいがn形がより好ま
しい。
例では、図の中央部のエミッタ側は図1の実施例と同じ
であるが、コレクタ側にn形の補助コレクタ層26bをp
形のコレクタ層26に接して, 図の例ではそれによって囲
まれるように拡散し、これとコレクタ層26の表面を電極
膜32で短絡してコレクタ端子Cとする。補助コレクタ層
26bは例えばソース層23と同時拡散することでよい。こ
の実施例ではかなりの電子eが補助コレクタ層26bの方
に流れるので、IGBTのオン電圧は若干上がるがホールh
の数を減少させてラッチアップ耐量を向上できる。
造のIGBTでは、一方の導電形の半導体領域の表面から他
方の導電形のベース層を拡散し、このベース層内のその
表面に一方の導電形のソース層を拡散した上で、凹所を
ソース層の表面からベース層を貫通して半導体領域に達
するよう掘り込んで絶縁ゲートを埋め込み、かつソース
層の絶縁ゲートと反対側の側方の半導体領域の表面から
他方の導電形のコレクタ層を拡散することにより、次の
効果を上げることができる。
りソース層の絶縁ゲートと反対側にコレクタ層を配設で
きるので、ラッチアップの原因となる少数キャリアを従
来のソース層の絶縁ゲートと同じ側にコレクタ層を配設
する構造のようにソース層の下側を横方向に通過させる
ことなく、ベース層ないしコンタクト層からエミッタ端
子に直接引き抜くことにより、少数キャリアのソース層
への注入をほぼ完全に防止してラッチアップ耐量を向上
できる。とくに、ベース層用に高不純物濃度で低抵抗の
コンタクト層を設ける態様では、それを介して少数キャ
リアのほとんど全部を引き抜けるので、ラッチアップ耐
量を一層高めることができる。
する電子の供給が停まった後はそのホールに及ぼすクー
ロン力が減少し、ホールの大部分が半導体領域の表面近
くの流路を経由して引き抜かれるので、ソース層にホー
ルが注入される危険をむしろオン時より減少させてIGBT
のターンオフ時のラッチアップ耐量を従来より格段に高
めることができる。
反対側に配設され、従ってホールの引き抜き個所がソー
ス層に対しコレクタ層と同じ側, つまり従来よりそれに
近くなるので、電子より易動度が低いホールのIGBTのタ
ーンオフ中の半導体領域内のドリフト時間が短くなり、
半導体領域からホールを掃き出し空乏層を短時間内に広
がらせることにより従来よりIGBTのターンオフ時間を短
縮してその適用可能な周波数を高めることができる。
BTは集積回路装置への組み込み用に適し、上述の優れた
ラッチアップ耐量とターンオフ特性に加えて、必要に応
じて数百Vの高耐圧と1A以上の電流容量を賦与するこ
とができる。
単位構造の断面図、同図(b) はその内部の電子とホール
の流れを示す同図(a) の要部拡大断面図である。
ごとの状態で示し、同図(a) はベース層等の拡散工程,
同図(b) はソース層の拡散工程,同図(c) は凹所の掘り
込み工程,同図(d) は絶縁ゲート用の多結晶シリコン等
の成長工程,同図(e) は絶縁ゲートの形成工程,同図
(f) はコレクタ層等の拡散工程中の状態をそれぞれ示す
IGBTの要部拡大断面図である。
ともに本発明の異なる実施例を示すIGBTの要部拡大上面
図である。
構造の断面図である。
要部拡大断面図である。
Claims (6)
- 【請求項1】一方の導電形の半導体領域と、この半導体
領域の表面から拡散された他方の導電形のベース層と、
ベース層内のその表面部に拡散された一方の導電形のソ
ース層と、ソース層の表面からベース層を抜けて半導体
領域に達するまで掘り込まれた凹所に埋め込まれた絶縁
ゲートと、ソース層の絶縁ゲートとは反対側の側方の半
導体領域の表面から拡散された他方の導電形のコレクタ
層とを備え、ベース層とソース層とからエミッタ端子,
コレクタ層からコレクタ端子,絶縁ゲートからゲート端
子をそれぞれ導出してなることを特徴とする絶縁ゲート
バイポーラトランジスタ。 - 【請求項2】請求項1に記載のトランジスタにおいて、
ベース層の表面側にその周縁と重なり合いかつソース層
と接するようにベースコンタクト層が他方の導電形で拡
散され、ベース層からエミッタ端子がこのベースコンタ
クト層を介し導出されることを特徴とする絶縁ゲートバ
イポーラトランジスタ。 - 【請求項3】請求項1に記載のトランジスタにおいて、
コレクタ層に対してそれを外側から囲むように一方の導
電形のバッファ層が拡散されることを特徴とする絶縁ゲ
ートバイポーラトランジスタ。 - 【請求項4】請求項1に記載のトランジスタにおいて、
ソース層の平面的なパターン上の先端部を取り囲むコレ
クタ層の拡散パターン部分に一方の導電形の補助コレク
タ層を拡散し、コレクタ層と補助コレクタ層からコレク
タ端子を導出するようにしたことを特徴とする絶縁ゲー
トバイポーラトランジスタ。 - 【請求項5】請求項1に記載のトランジスタにおいて、
コレクタ層と接する半導体領域の表面に一方の導電形の
補助コレクタ層を拡散し、コレクタ層と補助コレクタ層
からコレクタ端子を導出するようにしたことを特徴とす
る絶縁ゲートバイポーラトランジスタ。 - 【請求項6】一方の導電形の半導体領域の表面からベー
ス層を他方の導電形で拡散する工程と、このベース層内
の表面にソース層を一方の導電形で拡散する工程と、ソ
ース層の表面からベース層を抜け半導体領域に達する凹
所を掘り込む工程と、この凹所に絶縁ゲートを埋め込む
工程と、ベース層とソース層の側方の半導体領域の表面
からコレクタ層を他方の導電形で拡散する工程とを含む
ことを特徴とする絶縁ゲートバイポーラトランジスタの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07521794A JP3206289B2 (ja) | 1993-06-15 | 1994-04-14 | 絶縁ゲートバイポーラトランジスタとその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-142413 | 1993-06-15 | ||
JP14241393 | 1993-06-15 | ||
JP07521794A JP3206289B2 (ja) | 1993-06-15 | 1994-04-14 | 絶縁ゲートバイポーラトランジスタとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0794724A true JPH0794724A (ja) | 1995-04-07 |
JP3206289B2 JP3206289B2 (ja) | 2001-09-10 |
Family
ID=26416377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07521794A Expired - Lifetime JP3206289B2 (ja) | 1993-06-15 | 1994-04-14 | 絶縁ゲートバイポーラトランジスタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3206289B2 (ja) |
-
1994
- 1994-04-14 JP JP07521794A patent/JP3206289B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3206289B2 (ja) | 2001-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE38953E1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
JP7279770B2 (ja) | 半導体装置 | |
KR100218873B1 (ko) | 절연 게이트형 반도체 장치 및 그 제조방법 | |
JP3288218B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2023160970A (ja) | 半導体装置 | |
JP2001250947A (ja) | 電力用半導体素子およびその製造方法 | |
KR100883795B1 (ko) | 대칭적인 트렌치 mosfet 디바이스 및 그 제조 방법 | |
JP2023099104A (ja) | 半導体装置 | |
JPH06169087A (ja) | ショットキーバリアダイオード | |
JP2987040B2 (ja) | 絶縁ゲート型半導体装置 | |
JP7414047B2 (ja) | 半導体装置 | |
JPH04284669A (ja) | 絶縁ゲート制御サイリスタ | |
US20240063267A1 (en) | Semiconductor device and method for producing same | |
US5723349A (en) | Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure | |
US5909039A (en) | Insulated gate bipolar transistor having a trench | |
JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
US5624855A (en) | Process of producing insulated-gate bipolar transistor | |
JPH023980A (ja) | 縦型電界効果トランジスタ | |
JPH0766395A (ja) | 絶縁ゲート制御半導体装置とその製造方法 | |
JP3692684B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPH0794724A (ja) | 絶縁ゲートバイポーラトランジスタとその製造方法 | |
US5763902A (en) | Insulated gate bipolar transistor having a trench and a method for production thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080706 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |