JPH0794724A - 絶縁ゲートバイポーラトランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】横形構造の絶縁ゲートバイポーラトランジスタ
の弱点であるラッチアップ耐量を向上する。 【構成】例えばｎ形の半導体領域12の表面から拡散され
たｐ形ベース層22の内側にｎ形ソース層23を拡散し、ソ
ース層23の表面からベース層22を抜けてその下側の半導
体領域12に達するように凹所24を掘り込んでその中に絶
縁ゲート25を埋め込み、ｐ形のコレクタ層26をソース層
23の絶縁ゲート25とは反対側の側方の半導体領域12の表
面から拡散することにより、電子ｅのコレクタ層26への
流入に伴って発生するホールｈをベース層22用のコンタ
クト層27からエミッタ端子Ｅに引き抜き、ホールｈがソ
ース層23の下側のベース層22内を横方向に通過する間に
ソース層23に注入されてラッチアップを誘発するのを防
止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路装置への組み込
み用等に適する横形の絶縁ゲートバイポーラトランジス
タ (以下IGBTという) とその製造方法に関する。

【０００２】

【従来の技術】周知のようにIGBTは絶縁ゲートがもつ高
い入力インピーダンスと, バイポーラトランジスタがも
つ低い出力インピーダンスとを兼備する特長があり、高
電圧や大電流用のトランジスタとして非常に高い周波数
特性をとくには要しない用途に広く採用されるに至って
いる。このIGBTは従来から縦形構造の個別素子の形態で
利用されるのがふつうであったが、最近では電力用デバ
イスのいわゆるインテリジェンス化の趨勢に伴って複数
個のIGBTを関連制御回路とともに１個の集積回路装置に
組み込む例が増えており、この集積化にはいわゆるプレ
ーナ構造が有利であるためIGBTを横形構造とすることが
多い。

【０００３】IGBTを横形構造にするには従来の縦形構造
におけるチップの裏面側構造を単に表面側にもって来る
構成とするのが最も簡単であり、図５にこの従来の代表
的な横形構造のIGBTの単位構造を断面図で示す。集積回
路用のチップないしウエハは通例のように例えばｐ形の
半導体基板１の上にｎ形のエピタキシャル層２を成長さ
せてなり、横形構造のIGBTはエピタキシャル層２をそれ
用の半導体領域としてその中に図の単位構造Ｕを左右方
向に複数回繰り返し作り込んでなる。

【０００４】図の中央部分は縦形構造と同じであり、ｎ
形の半導体領域２の表面からｐ形のベース層３および高
不純物濃度のベースコンタクト層４を拡散し、ベース層
３の両周縁部上に多結晶シリコンのゲート５を薄いゲー
ト酸化膜5aを介して配設し、かつ高不純物濃度のｎ形の
ソース層６を絶縁ゲート５の下側に図のようにもぐり込
ませて拡散した上で、ｐ形のベースコンタクト層４およ
びｎ形のソース層６の表面をアルミの電極膜９で短絡し
てエミッタ端子Ｅを導出し、かつ絶縁ゲート５からゲー
ト端子Ｇを導出する。

【０００５】図５の左右端部分が縦形構造におけるチッ
プの裏面側に相当する構造であり、半導体領域２の表面
からそれと同じｎ形のバッファ層７を比較的高不純物濃
度で拡散し、その内側にｐ形のコレクタ層８を高不純物
濃度で拡散して、その表面に導電接続する電極膜９をコ
レクタ端子Ｃとする。なお、コレクタ層８は同じｐ形か
つ高不純物濃度の上述のベースコンタクト層４との同時
拡散によって作り込むのが通例である。

【０００６】図５の横形のIGBTでは、エミッタ端子Ｅと
コレクタ端子Ｃの間に電圧を掛けた状態でゲート端子Ｇ
にエミッタ端子Ｅより正の電圧を掛けると、絶縁ゲート
５の下のｐ形のベース層３の表面にｎ形チャネルが形成
され、ｎ形のソース層６から多数キャリアとしての電子
が半導体領域２とバッファ層７を介しコレクタ層８に流
れ、これに応じてｐ形のコレクタ層８から逆に少数キャ
リアとしてのホールがバッファ層７を介して半導体領域
２に注入されると、これをベース電流としてｐ形のベー
ス層３とｎ形の半導体領域２とｐ形のコレクタ層８から
なるバイポーラトランジスタがオンすると共にこの半導
体領域２内の電子とホールによるいわゆる伝導度変調作
用によって主端子ＥとＣの間がごく低いオン電圧で導通
する。このIGBTをターンオフさせる際には、ゲート端子
Ｇにエミッタ端子Ｅと同じまたはそれより負の電圧を掛
けて絶縁ゲート５の下側のチャネルを流れる電子を遮断
する。なお、バッファ層７はコレクタ層８から半導体領
域２へのホール注入量の制御用である。

【０００７】

【発明が解決しようとする課題】上述の横形のIGBTはベ
ース層３とコレクタ層８の間隔を大きくとることにより
高耐圧化でき、単位構造Ｕの繰り返し回数を増すことに
より大電流化できるが、IGBTの欠点とされているラッチ
アップが縦形構造よりも起きやすい問題がある。図６に
これを図５の右側部分を拡大して多数キャリアの電子ｅ
と少数キャリアのホールｈの移動路によって示す。電子
ｅはソース層６から絶縁ゲート５の下側のチャネルを抜
けて半導体領域２に入り、その表面に沿う経路を経てバ
ッファ層７からコレクタ層８に流れる。一方、ホールｈ
はコレクタ層８からバッファ層７を介し半導体領域２に
注入され、電子ｅとの間に働くクーロン力により図のよ
うにその表面に近い範囲を通りながら伝導度変調に貢献
した後にベース層３に入り、ソース層６の下側を経由し
てベースコンタクト層４に抜ける。

【０００８】このように、横形構造のIGBTでは少数キャ
リアであるホールｈがソース層６の下側のベース層３の
中を横方向に流れるため、このホールｈによる電流が大
きくなるとそれがソース層６に注入されるようになり、
ｐ形コレクタ層８とｎ形半導体領域２とｐ形ベース層３
とｎ形ソース層６の間に存在するpnpnの４層のサイリス
タ構造が点弧してラッチアップが発生しやすい。ソース
層６へのホールｈのかかる注入はIGBTのターンオフ中な
どにコレクタ端子Ｃとエミッタ端子Ｅの間に過度的な過
電圧が掛かったときとくに発生しやすい。その理由はベ
ース層３の中の横方向に流れるホールｈによる電位降下
が大きくなると、エミッタ端子Ｅにより、ベース層３と
ソース層６とが短絡されているので、相対的にソース層
６の図のＩで示す個所の電位がもちあがり、pn接合がそ
の個所で順方向にバイアスされるようになり、ホールｈ
が注入されやすい。このため、横形構造のIGBTには従来
から縦形構造の場合に比べてそれに流し得る許容電流な
いしラッチアップ耐量がかなり低下する問題がある。

【０００９】本発明の目的はこのような問題点を解決し
て、横形構造のIGBTのラッチアップ耐量を向上すること
にある。

【００１０】

【課題を解決するための手段】本発明によるIGBTでは、
一方の導電形の半導体領域の表面から拡散した他方の導
電形のベース層と, このベース層内の表面に拡散された
一方の導電形のソース層と、ソース層の表面からベース
層を抜け半導体領域に達するまで掘り込まれた凹所内に
埋め込まれた絶縁ゲートと, ソース層の絶縁ゲートとは
反対側の半導体領域の表面から拡散された他方の導電形
のコレクタ層とを設け、ベース層およびソース層からエ
ミッタ端子を, コレクタ層からコレクタ端子を, 絶縁ゲ
ートからゲート端子をそれぞれ導出することにより上述
の目的を達成する。

【００１１】この本発明のIGBTでも従来と同様にベース
コンタクト層をベース層の表面側にその周縁と重なりソ
ース層と接するように他方の導電形で拡散し、これを介
してベース層からエミッタ端子を導出するのがよく、か
つコレクタ層に対してそれを外側から囲むバッファ層を
一方の導電形で拡散するのがよい。このIGBTのラッチア
ップ耐量の一層の向上には、ソース層の平面的パターン
上の先端部を取り囲むコレクタ層のパターン部分に一方
の導電形の補助コレクタ層を拡散し、あるいはコレクタ
層と接する半導体領域の表面から補助コレクタ層を一方
の導電形で拡散して、かかる補助コレクタ層およびコレ
クタ層からコレクタ端子を導出するのが非常に有利であ
る。

【００１２】さらに、本発明のかかる横形構造のIGBTの
製造方法としては、一方の導電形の半導体領域の表面か
らベース層を他方の導電形で拡散する工程と, ベース層
内の表面にソース層を一方の導電形で拡散する工程と,
ソース層表面からベース層を抜け半導体領域まで達する
凹所を掘り込む工程と, この凹所の中に絶縁ゲートを埋
め込む工程と, ベース層とソース層の側方の半導体領域
表面からコレクタ層を他方の導電形で拡散する工程を経
由するのがよく、さらにこのコレクタ層の拡散工程と同
時に上述のベースコンタクト層をベース層の表面側にそ
の周縁と重なりソース層と接するよう同じ他方の導電形
で拡散するのが有利である。

【００１３】

【作用】従来の横形構造のIGBTでは図６のようにコレク
タ層８がソース層３に対し絶縁ゲート５と同じ側に配設
されていたが、本発明では前項にいうよう絶縁ゲートを
埋め込み形としソース層のこの絶縁ゲートとは反対側に
コレクタ層を配設して、ラッチアップの原因となる少数
キャリアを従来のようにソース層の下側のベース層内を
横方向に通過させることなくベース層ないしそのコンタ
クト層から直接にエミッタ端子に引き抜くことによっ
て、少数キャリアのソース層への注入をほぼ完全に防止
してラッチアップ耐量を向上する。なお、ベース層をエ
ミッタ端子と接続するベースコンタクト層を設ける態様
では、少数キャリアのほとんど全部をこの高不純物濃度
で低抵抗のベースコンタクト層だけを通して引き抜ける
ので、ラッチアップ耐量の向上効果を一層高めることが
できる。

【００１４】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１に本発明のIGBTの一実施例を示し、図２
に図１の実施例に対応するIGBTの製造方法を示し、図３
と図４に本発明のそれぞれ異なる実施態様を示す。図１
(a) は本発明による横形構造のIGBTの前述の図５に対応
する単位構造Ｕを断面図で示すものであり、従来と同様
にIGBTが作り込まれる集積回路用のチップないしウエハ
10は例えばｐ形の半導体基板11の上にｎ形のエピタキシ
ャル層12を所定の不純物濃度で成長させてなり、本発明
のIGBTはこのエピタキシャル層12をそれ用の半導体領域
として図の単位構造Ｕを左右方向にふつうは数十回程度
繰り返し作り込んで並列に接続してなる。

【００１５】図の中央部に示されたエミッタ側が本発明
の横形のIGBTの特徴部分であって、上述のｎ形の半導体
領域12の表面からｐ形のベース層22をやや深いめに拡散
し、かつこのベース層22の内側の表面にｎ形のソース層
23を高不純物濃度で浅く拡散した後、トレンチ状の凹所
24をソース層23の中央の表面からベース層22を抜けてそ
の下側の半導体領域12に達するまで掘り込み、この凹所
24内にごく薄いゲート酸化膜25ａで絶縁された例えば多
結晶シリコンを埋め込んで絶縁ゲート25とし、かつ図示
の例ではベース層22の表面側にその周縁と重なり合いか
つソース層23と接するようｐ形のベースコンタクト層27
を高不純物濃度で拡散してなる。ベース層22とソース層
23からエミッタ端子Ｅを導出するための電極膜31はソー
ス層23とベースコンタクト層27の表面を短絡するように
設けられる。また、絶縁ゲート25からゲート端子Ｇが導
出される。

【００１６】図の左右部分に示されたコレクタ側は従来
と同構造であって、半導体領域12の表面から同じｎ形の
バッファ層21を比較的高い不純物濃度で拡散し、その内
側にｐ形のコレクタ層26を高不純物濃度で拡散してそれ
に導電接続する電極膜32からコレクタ端子Ｃを導出して
なるが、図５や図６の従来構造ではソース層６の絶縁ゲ
ート５と同じ側にコレクタ層８を配設していたのに対
し、本発明ではコレクタ層26をソース層22の絶縁ゲート
25とは反対側に配設する点が異なる。

【００１７】以上のように構成された本発明のIGBTのオ
ン状態における多数キャリアないし電子ｅと少数キャリ
アないしホールｈの移動路を図１(b) に前の図６と対応
する要領で示す。本発明のIGBTでは絶縁ゲート25が埋め
込み形なので、ベース層22の凹所24の側面のゲート酸化
膜25ａに接する表面にチャネルが形成され、電子ｅはソ
ース層23からこのチャネルを通過して半導体領域12のベ
ース層22の下側部分に流入した後、図でPeで示す斜めの
流路を経てバッファ層21を介しコレクタ層26に流れ込
む。かかる電子ｅの流入に伴ってコンタクト層26から発
生するホールｈはバッファ層21を介し半導体領域12に注
入された後、その中では図のように一部が電子ｅとの間
に働くクーロン力によって内部流路Ph１を, 他部が表面
流路Ph２をそれぞれ流れた上で、ベース層22, 図の例で
はそのコンタクト層27に入ってその表面の電極膜31の方
に引き抜かれる。なお、このオン状態でホールｈと電子
ｅの間に伝導度変調作用が発生するのは従来と同じであ
る。

【００１８】本発明では前述のようにコレクタ層26をソ
ース層22の絶縁ゲート25と反対側に配設するので、図１
(b) からわかるようにホールｈの引き抜き個所がソース
層23に対してコレクタ層26と同じ側になる。従って、本
発明では従来の図６のようにホールｈがソース層23の下
側のベース層22中を横方向に通過し両層間のpn接合の順
方向バイアスによりソース層23に注入されるおそれをほ
とんどなくしてラッチアップ耐量を向上できる。とく
に、図のように高不純物濃度のベースコンタクト層27を
設ける態様ではその比抵抗がベース層22よりもずっと低
いので、pn接合の順方向バイアスによりホールｈが注入
されるおそれをさらに減少させて、ラッチアップ耐量の
向上効果を一層高めることができる。

【００１９】また、IGBTのターンオフ時には半導体領域
２内に残存する電子ｅとホールｈが掃き出されて空乏層
が広がるが、本発明のIGBTではそのターンオフ時に電子
ｅの供給が停まった後はホールｈへのクーロン力が急激
に減少するので、ホールｈの大部分が前述の表面流路Ph
２の方を経由して引き抜かれる。従って、本発明ではタ
ーンオフ時にホールｈがソース層23に注入されるおそれ
をオン時より一層減少させて横形IGBTのラッチアップ耐
量を高めることができる。このように本発明の横形構造
のIGBTではそのラッチアップ耐量をオン時に従来の数倍
に高め、ターンオフ時には１桁程度高めることができ
る。さらに、本発明のIGBTではターンオフ時間を従来よ
り短縮できる。すなわち、ターンオフ特性は電子ｅより
も易動度が低いホールｈを掃き出す時間でほぼ決まる
が、上述のホールｈの引き抜き個所が従来よりコレクタ
層26に近いだけドリフト時間が短くなり、IGBTの耐圧値
により異なるがターンオフ時間を20〜30％短縮できる。

【００２０】次に図２を参照して本発明のIGBTの製造方
法を図１のIGBTについて説明する。図２(a) にベース層
22の拡散工程を示す。図のウエハ10にはエピタキシャル
層であるｎ形の半導体領域12のみが示されており、IGBT
の耐圧が300V程度の場合この半導体領域12を40Ωcm程度
の比抵抗で最低10μｍ〜数十μｍの厚みとする。図の例
ではまずコレクタ層用のｎ形のバッファ層21を例えば10
¹⁷原子／cm³ の不純物濃度で４μｍの深さに拡散した
後、ｐ形のベース層22を例えば10¹⁷原子／cm³ の不純物
濃度で３〜４μｍの深さに拡散する。いずれもフォトレ
ジストをマスクとする不純物のイオン注入と熱拡散によ
ることでよい。

【００２１】図２(b) の工程ではソース層23をｎ形で拡
散する。その拡散パターンは図示のようにベース層22よ
り小さいめとし、例えば砒素をｎ形の不純物として最低
10¹⁹原子／cm³ の高不純物濃度で 0.1μｍ程度の深さに
拡散することにより、これをベース層22の内側の表面部
に作り込む。次の図２(c) は凹所24の掘り込み工程を示
す。図示のようなトレンチ状の凹所24の掘り込みにはリ
アクティブイオンエッチング法が有利であり、まずマス
クＭとして低温酸化膜を１〜1.5 μｍの厚みに付けて凹
所24の掘り込み個所に窓を例えば３μｍ幅で開口した
後、４塩化珪素と窒素を混合したエッチングガスの10Pa
程度のふん囲気内で30分程度リアクティブイオンエッチ
ングを施すことにより、凹所24をソース層23の中央部分
の表面からベース層22を抜けて下側の半導体領域12に達
するよう例えば４〜６μｍの深さに掘り込む。この図２
(c) の工程後にマスクＭが除去される。

【００２２】図２(d) は絶縁ゲート25用のゲート酸化膜
25ａの被覆および多結晶シリコンの成長工程である。ま
ずゲート酸化膜25を通例の熱酸化法により凹所24内を含
めた表面に薄く0.1 μｍ程度の膜厚に付けた後、ＣＶＤ
法によって絶縁ゲート25用に不純物ドープされた多結晶
シリコンを例えば２μｍの厚みに成長させて凹所24を完
全に充填する。次の図２(e) は多結晶シリコンの不要部
分の除去工程であり、フォトレジストをマスクとするド
ライエッチングにより多結晶シリコンの不要な部分を除
去した後にふっ素水溶液による簡単なウエットエッチン
グによりゲート酸化膜25ａの不要部分も除去することに
より、絶縁ゲート25を例えば図のような断面形状に形成
する。

【００２３】この実施例では次の図２(f) の工程でコレ
クタ層26と同時に同じｐ形のベースコンタクト層27を拡
散する。図示のようにコレクタ層26はバッファ層21内
に，ベースコンタクト層27はベース層22の表面側のその
周縁と重なってソース層23と接するようそれぞれ10¹⁸原
子／cm³ 程度の高不純物濃度で例えば１〜1.5 μｍの深
さに拡散する。これで半導体層の拡散工程が終了し、こ
の図２(f) の状態から図１の完成状態とするには、ウエ
ハ10の表面に層間絶縁膜等を被覆した上でその要所に窓
を開口してアルミの電極膜31と32をそれぞれエミッタ端
子Ｅとコレクタ端子Ｃ用に配設し、ゲート端子Ｇ用の電
極膜を絶縁ゲート25の図示の断面以外の個所に配設し、
さらにその上を通例の保護膜で被覆することでよい。

【００２４】次に、図３に示す本発明のIGBTの部分拡大
上面図を参照してその望ましい実施態様を説明する。図
３の上下方向が図１の左右方向であり、図示の都合から
この図３ではその左右方向の中央部分が省略され、かつ
図１から電極膜31や32を取り除いた状態が示されてい
る。絶縁ゲート25はその凹所24への埋め込み部分が図の
左右方向に細長ないわば櫛の歯状であり、図の左側の表
面を覆う絶縁ゲート25の多結晶シリコンにより櫛歯が相
互に連結され、この連結部分からゲート端子Ｇが導出さ
れた櫛状構造になっている。コレクタ層26も図の左右方
向に細長いｐ形の櫛歯部分を補助コレクタ層26ａによっ
て連結したパターンに拡散され、この補助コレクタ層26
ａは図では(p) で示すよう本来はｐ形なので、コレクタ
層26および絶縁ゲート25は互いに入り組んだ櫛状構造で
ある。

【００２５】また、絶縁ゲート25とコレクタ層26の相互
間に介在する半導体領域12の表面とバッファ層21とソー
ス層23とベースコンタクト層27は屈曲した蛇行状パター
ンになる。前述のようにソース層23とベースコンタクト
層27からエミッタ端子Ｅが,コレクタ層26からコレクタ
端子Ｃがそれぞれ導出される。しかし、ソース層23のパ
ターンの先端部の付近にはそれを囲むコレクタ層26から
ホールｈが図の矢印で示すよう集中するので、この先端
部がホールｈの注入によるラッチアップが最も発生しや
すい個所になる。この図３の実施例ではこの点に着目し
てソース層23のパターンの先端部を囲むコレクタ層26の
部分に図のようにｐ形でなくｎ形の補助コレクタ層26ａ
を拡散し、これとコレクタ層26の表面を図１の電極膜32
で短絡してコレクタ端子Ｃとする。これにより、ソース
層23と同じｎ形の補助コレクタ層26ａを拡散した部分が
ラッチアップの心配のない電界効果トランジスタになる
ので、IGBTのラッチアップ耐量をｎ形の補助コレクタ層
26ａのない図１の実施例より一層向上できる。このよう
に補助コレクタ層26ａはｐ形でもよいがｎ形がより好ま
しい。

【００２６】図４に図１(a) に対応する断面で示す実施
例では、図の中央部のエミッタ側は図１の実施例と同じ
であるが、コレクタ側にｎ形の補助コレクタ層26ｂをｐ
形のコレクタ層26に接して, 図の例ではそれによって囲
まれるように拡散し、これとコレクタ層26の表面を電極
膜32で短絡してコレクタ端子Ｃとする。補助コレクタ層
26ｂは例えばソース層23と同時拡散することでよい。こ
の実施例ではかなりの電子ｅが補助コレクタ層26ｂの方
に流れるので、IGBTのオン電圧は若干上がるがホールｈ
の数を減少させてラッチアップ耐量を向上できる。

【００２７】

【発明の効果】以上説明したとおり本発明による横形構
造のIGBTでは、一方の導電形の半導体領域の表面から他
方の導電形のベース層を拡散し、このベース層内のその
表面に一方の導電形のソース層を拡散した上で、凹所を
ソース層の表面からベース層を貫通して半導体領域に達
するよう掘り込んで絶縁ゲートを埋め込み、かつソース
層の絶縁ゲートと反対側の側方の半導体領域の表面から
他方の導電形のコレクタ層を拡散することにより、次の
効果を上げることができる。

【００２８】(a) 絶縁ゲートを凹所に埋め込むことによ
りソース層の絶縁ゲートと反対側にコレクタ層を配設で
きるので、ラッチアップの原因となる少数キャリアを従
来のソース層の絶縁ゲートと同じ側にコレクタ層を配設
する構造のようにソース層の下側を横方向に通過させる
ことなく、ベース層ないしコンタクト層からエミッタ端
子に直接引き抜くことにより、少数キャリアのソース層
への注入をほぼ完全に防止してラッチアップ耐量を向上
できる。とくに、ベース層用に高不純物濃度で低抵抗の
コンタクト層を設ける態様では、それを介して少数キャ
リアのほとんど全部を引き抜けるので、ラッチアップ耐
量を一層高めることができる。

【００２９】(b) IGBTのターンオフ時に半導体領域に対
する電子の供給が停まった後はそのホールに及ぼすクー
ロン力が減少し、ホールの大部分が半導体領域の表面近
くの流路を経由して引き抜かれるので、ソース層にホー
ルが注入される危険をむしろオン時より減少させてIGBT
のターンオフ時のラッチアップ耐量を従来より格段に高
めることができる。

【００３０】(c) コレクタ層がソース層の絶縁ゲートと
反対側に配設され、従ってホールの引き抜き個所がソー
ス層に対しコレクタ層と同じ側, つまり従来よりそれに
近くなるので、電子より易動度が低いホールのIGBTのタ
ーンオフ中の半導体領域内のドリフト時間が短くなり、
半導体領域からホールを掃き出し空乏層を短時間内に広
がらせることにより従来よりIGBTのターンオフ時間を短
縮してその適用可能な周波数を高めることができる。

【００３１】なお、本発明のかかる特長をもつ横形のIG
BTは集積回路装置への組み込み用に適し、上述の優れた
ラッチアップ耐量とターンオフ特性に加えて、必要に応
じて数百Ｖの高耐圧と１Ａ以上の電流容量を賦与するこ
とができる。

【図面の簡単な説明】

【図１】本発明のIGBTの実施例を示し、同図(a) はその
単位構造の断面図、同図(b) はその内部の電子とホール
の流れを示す同図(a) の要部拡大断面図である。

【図２】図１の実施例によるIGBTの製造方法を主な工程
ごとの状態で示し、同図(a) はベース層等の拡散工程，
同図(b) はソース層の拡散工程，同図(c) は凹所の掘り
込み工程，同図(d) は絶縁ゲート用の多結晶シリコン等
の成長工程，同図(e) は絶縁ゲートの形成工程，同図
(f) はコレクタ層等の拡散工程中の状態をそれぞれ示す
IGBTの要部拡大断面図である。

【図３】図１の実施例によるIGBTの平面的なパターンと
ともに本発明の異なる実施例を示すIGBTの要部拡大上面
図である。

【図４】本発明のさらに異なる実施例を示すIGBTの単位
構造の断面図である。

【図５】従来の横形のIGBTの単位構造の断面図である。

【図６】図５のIGBTの内部の電子とホールの流れを示す
要部拡大断面図である。

【符号の説明】

10 IGBTのチップないしはそれ用のウエハ 12 半導体領域ないしはエピタキシャル層 21 バッファ層 22 ベース層 23 ソース層 24 凹所 25 絶縁ゲート 25ａ ゲート酸化膜 26 コレクタ層 26ａ 補助コレクタ層 26ｂ 補助コレクタ層 27 ベースコンタクト層 Ｃ コレクタ端子 Ｅ エミッタ端子 ｅ 電子ないしは多数キャリア Ｇ ゲート端子 ｈ ホールないしは少数キャリア Pe 電子の流路 Ph１ ホールの内部流路 Ph２ ホールの表面流路

Claims (6)

【特許請求の範囲】
1. 【請求項１】一方の導電形の半導体領域と、この半導体
   領域の表面から拡散された他方の導電形のベース層と、
   ベース層内のその表面部に拡散された一方の導電形のソ
   ース層と、ソース層の表面からベース層を抜けて半導体
   領域に達するまで掘り込まれた凹所に埋め込まれた絶縁
   ゲートと、ソース層の絶縁ゲートとは反対側の側方の半
   導体領域の表面から拡散された他方の導電形のコレクタ
   層とを備え、ベース層とソース層とからエミッタ端子,
   コレクタ層からコレクタ端子,絶縁ゲートからゲート端
   子をそれぞれ導出してなることを特徴とする絶縁ゲート
   バイポーラトランジスタ。
2. 【請求項２】請求項１に記載のトランジスタにおいて、
   ベース層の表面側にその周縁と重なり合いかつソース層
   と接するようにベースコンタクト層が他方の導電形で拡
   散され、ベース層からエミッタ端子がこのベースコンタ
   クト層を介し導出されることを特徴とする絶縁ゲートバ
   イポーラトランジスタ。
3. 【請求項３】請求項１に記載のトランジスタにおいて、
   コレクタ層に対してそれを外側から囲むように一方の導
   電形のバッファ層が拡散されることを特徴とする絶縁ゲ
   ートバイポーラトランジスタ。
4. 【請求項４】請求項１に記載のトランジスタにおいて、
   ソース層の平面的なパターン上の先端部を取り囲むコレ
   クタ層の拡散パターン部分に一方の導電形の補助コレク
   タ層を拡散し、コレクタ層と補助コレクタ層からコレク
   タ端子を導出するようにしたことを特徴とする絶縁ゲー
   トバイポーラトランジスタ。
5. 【請求項５】請求項１に記載のトランジスタにおいて、
   コレクタ層と接する半導体領域の表面に一方の導電形の
   補助コレクタ層を拡散し、コレクタ層と補助コレクタ層
   からコレクタ端子を導出するようにしたことを特徴とす
   る絶縁ゲートバイポーラトランジスタ。
6. 【請求項６】一方の導電形の半導体領域の表面からベー
   ス層を他方の導電形で拡散する工程と、このベース層内
   の表面にソース層を一方の導電形で拡散する工程と、ソ
   ース層の表面からベース層を抜け半導体領域に達する凹
   所を掘り込む工程と、この凹所に絶縁ゲートを埋め込む
   工程と、ベース層とソース層の側方の半導体領域の表面
   からコレクタ層を他方の導電形で拡散する工程とを含む
   ことを特徴とする絶縁ゲートバイポーラトランジスタの
   製造方法。