JP2927053B2 - リードレスチップキャリア型ハイブリッドic - Google Patents
リードレスチップキャリア型ハイブリッドicInfo
- Publication number
- JP2927053B2 JP2927053B2 JP16482491A JP16482491A JP2927053B2 JP 2927053 B2 JP2927053 B2 JP 2927053B2 JP 16482491 A JP16482491 A JP 16482491A JP 16482491 A JP16482491 A JP 16482491A JP 2927053 B2 JP2927053 B2 JP 2927053B2
- Authority
- JP
- Japan
- Prior art keywords
- type hybrid
- carrier type
- chip carrier
- hole
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】本発明は、リードレスチップキャ
リア型ハイブリッドICに関し、特にその基板構造に関
する。
リア型ハイブリッドICに関し、特にその基板構造に関
する。
【0002】
【従来の技術】ガラスエポキシ等の有機系配線基板に半
導体IC等をワイヤボンディングするにはボンディング
パッドの表面にメッキ処理を施す必要がある。一般にC
uの下地にNiを5〜10μさらにAuを0.3〜1μ
程度メッキ処理を行なう。メッキ法としてはワイヤボン
ディングの信頼性維持の為に、電解メッキ法が要求され
る。
導体IC等をワイヤボンディングするにはボンディング
パッドの表面にメッキ処理を施す必要がある。一般にC
uの下地にNiを5〜10μさらにAuを0.3〜1μ
程度メッキ処理を行なう。メッキ法としてはワイヤボン
ディングの信頼性維持の為に、電解メッキ法が要求され
る。
【0003】従って、配線パターンはメッキ用に外部に
引き出すパターンが必要であり一般にメッキ線と呼ばれ
る。LCCの場合図4に示すように全周に側面スルーホ
ール2を有する為に、スルーホールピッチが狭い場合に
は、内部の孤立パターンのメッキ線を引き出すことがで
きない。したがって、LCCはシングルチップパッケー
ジに限定されている。数少ないマルチチップの例として
は、各チップの端子を全部単独に引き出せるような特殊
な場合がある。
引き出すパターンが必要であり一般にメッキ線と呼ばれ
る。LCCの場合図4に示すように全周に側面スルーホ
ール2を有する為に、スルーホールピッチが狭い場合に
は、内部の孤立パターンのメッキ線を引き出すことがで
きない。したがって、LCCはシングルチップパッケー
ジに限定されている。数少ないマルチチップの例として
は、各チップの端子を全部単独に引き出せるような特殊
な場合がある。
【0004】
【発明が解決しようとする課題】上述したように、LC
Cでは内部の孤立パターンのメッキ線が引き出せないの
で、マルチチップ化が困難であった。
Cでは内部の孤立パターンのメッキ線が引き出せないの
で、マルチチップ化が困難であった。
【0005】従って、本発明の目的は、マルチチップ化
が容易に実現できるリードレスチップキャリア型ハイブ
リッドICを提供することにある。
が容易に実現できるリードレスチップキャリア型ハイブ
リッドICを提供することにある。
【0006】
【課題を解決するための手段】本発明のLCCは、基板
の裏面に凹部を有していて、表面の孤立パターンに設け
たスルーホールが、この凹部につながるという構造を有
している。
の裏面に凹部を有していて、表面の孤立パターンに設け
たスルーホールが、この凹部につながるという構造を有
している。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例のLCC型ハイブリッドI
Cの断面図であり、図2に示すA−A間の断面図であ
る。プリント基板1はLSIチップ5搭載側に、配線パ
ターン4と孤立パターン7を有している。配線パターン
4は側面スルーホール2を介して端子電極3と接続して
おり、孤立パターン7にはメッキ用スルーホール8が設
けてある。凹部11はメッキ用スルーホールを含む範囲
に形成されている。凹部は0.1〜0.5mmの深さに
設定される。通常1.5mm径のドリルでシーリング加
工して形成される。
る。図1は本発明の一実施例のLCC型ハイブリッドI
Cの断面図であり、図2に示すA−A間の断面図であ
る。プリント基板1はLSIチップ5搭載側に、配線パ
ターン4と孤立パターン7を有している。配線パターン
4は側面スルーホール2を介して端子電極3と接続して
おり、孤立パターン7にはメッキ用スルーホール8が設
けてある。凹部11はメッキ用スルーホールを含む範囲
に形成されている。凹部は0.1〜0.5mmの深さに
設定される。通常1.5mm径のドリルでシーリング加
工して形成される。
【0008】組立ては、LSIチップ5を搭載し、ホン
ディングワイヤ6でワイヤボンディングし樹脂枠9の内
側にモールド樹脂10でモールドしてLCC型ハイブリ
ッドICとなる。
ディングワイヤ6でワイヤボンディングし樹脂枠9の内
側にモールド樹脂10でモールドしてLCC型ハイブリ
ッドICとなる。
【0009】図2は図1を矢印Bの方向から見た平面図
であり端子電極3がプリント基板1の全周に亘って配置
されていることがわかる。孤立パターン7はLSIチッ
プ5aと5bの配線のためにあり、端子電極3には接続
されないので、メッキ用スルーホール8を通じて裏面で
端子電極のどれかと接続し、メッキ完了後、シーリング
により凹部11を形成する際に切断される。
であり端子電極3がプリント基板1の全周に亘って配置
されていることがわかる。孤立パターン7はLSIチッ
プ5aと5bの配線のためにあり、端子電極3には接続
されないので、メッキ用スルーホール8を通じて裏面で
端子電極のどれかと接続し、メッキ完了後、シーリング
により凹部11を形成する際に切断される。
【0010】図3は他の実施例の平面図を示す。複数の
メッキ用スルーホール8に対して、それぞれドリル加工
でメッキ線カットを行っている。したがって、基板裏面
の凹部が複数箇所になっている。
メッキ用スルーホール8に対して、それぞれドリル加工
でメッキ線カットを行っている。したがって、基板裏面
の凹部が複数箇所になっている。
【0011】
【発明の効果】以上説明したように本発明は、孤立パタ
ーンのメッキ用にスルーホールで裏面に引き出して、シ
ーリング加工を施しているので、マルチチップ構成のL
CC型ハイブリッドICが容易に実現できる加工を有す
る。
ーンのメッキ用にスルーホールで裏面に引き出して、シ
ーリング加工を施しているので、マルチチップ構成のL
CC型ハイブリッドICが容易に実現できる加工を有す
る。
【0012】又、裏面の大部分を凹部とすることで基板
の周囲が上方にソリを持つ場合に対して、ソリ量の削減
効果も得られる。
の周囲が上方にソリを持つ場合に対して、ソリ量の削減
効果も得られる。
【図1】本発明の一実施例の断面図である。
【図2】図1の矢印Bから見た平面図である。
【図3】第2の実施例のB方向からの平面図である。
【図4】従来例のA方向の平面図である。
1 プリント基板 2 側面スルーホール 3 端子電極 4 配線パターン 5 LSIチップ又は複合抵抗チップ 6 ボンディングワイヤ 7 孤立パターン 8 メッキ用スルーホール 9 樹脂枠 10 モールド樹脂 11 凹部 31 凹部
Claims (1)
- 【請求項1】 側面スレーホールを有し、複数の半導体
IC及び複合抵抗チップをワイヤボンディング法にて実
装及び接続しモールドして成るリードレスチップキャリ
ア型ハイブリッドICにおいて、外部端子に接続されて
いない孤立配線パターンに配線基板裏面凹部につながる
スルーホールを有することを特徴とするリードレスチッ
プキャリア型ハイブリッドIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16482491A JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16482491A JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0513611A JPH0513611A (ja) | 1993-01-22 |
JP2927053B2 true JP2927053B2 (ja) | 1999-07-28 |
Family
ID=15800616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16482491A Expired - Lifetime JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2927053B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2644194B2 (ja) * | 1994-08-31 | 1997-08-25 | 秋田日本電気株式会社 | 半導体装置及びその製造方法 |
JPH09129770A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 集積回路装置 |
JP2976917B2 (ja) * | 1997-03-31 | 1999-11-10 | 日本電気株式会社 | 半導体装置 |
JP3650001B2 (ja) * | 2000-07-05 | 2005-05-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
WO2007054847A2 (en) * | 2005-11-09 | 2007-05-18 | Koninklijke Philips Electronics N.V. | Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device |
JP6646491B2 (ja) * | 2016-03-24 | 2020-02-14 | サンデン・オートモーティブコンポーネント株式会社 | 電子回路装置及びそれを備えたインバータ一体型電動圧縮機 |
JP2017191845A (ja) * | 2016-04-13 | 2017-10-19 | 株式会社ジェイデバイス | 半導体装置及び半導体装置の製造方法 |
-
1991
- 1991-07-05 JP JP16482491A patent/JP2927053B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0513611A (ja) | 1993-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6461897B2 (en) | Multichip module having a stacked chip arrangement | |
US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
US6445077B1 (en) | Semiconductor chip package | |
US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
US7439099B1 (en) | Thin ball grid array package | |
US7215016B2 (en) | Multi-chips stacked package | |
US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
US20020158318A1 (en) | Multi-chip module | |
US6340839B1 (en) | Hybrid integrated circuit | |
US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
JP2927053B2 (ja) | リードレスチップキャリア型ハイブリッドic | |
JP2001156251A (ja) | 半導体装置 | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
JP2913858B2 (ja) | 混成集積回路 | |
KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 | |
JP4252391B2 (ja) | 集合半導体装置 | |
KR0178626B1 (ko) | 반도체 패키지의 제조방법 및 그 구조 | |
JP2000058699A (ja) | 半導体装置およびその製造方法 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 | |
JPH02121361A (ja) | 半導体装置用リードフレーム | |
KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
KR20000076859A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |