JPH0794651A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794651A JPH0794651A JP23295493A JP23295493A JPH0794651A JP H0794651 A JPH0794651 A JP H0794651A JP 23295493 A JP23295493 A JP 23295493A JP 23295493 A JP23295493 A JP 23295493A JP H0794651 A JPH0794651 A JP H0794651A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- mother die
- die
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 エレクトロフォーミング法によって形成され
たリードフレームの変形を効果的に防止し得る半導体装
置の製造方法を提案する。 【構成】 母型１０上にエレクトロフォーミング法によ
って形成したリードフレーム１２に、母型１０からリー
ドフレーム１２を剥離することなく半導体チップ２６の
搭載し、次いで、搭載された半導体チップ２６を含む樹
脂封止部分を封止する封止樹脂層３８を形成してリード
フレーム１２を補強した後、リードフレーム１２を母型
１０から剥離することを特徴とする。
たリードフレームの変形を効果的に防止し得る半導体装
置の製造方法を提案する。 【構成】 母型１０上にエレクトロフォーミング法によ
って形成したリードフレーム１２に、母型１０からリー
ドフレーム１２を剥離することなく半導体チップ２６の
搭載し、次いで、搭載された半導体チップ２６を含む樹
脂封止部分を封止する封止樹脂層３８を形成してリード
フレーム１２を補強した後、リードフレーム１２を母型
１０から剥離することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳細にはエレクトロフォーミング法によって
形成されたリードフレームに半導体チップを搭載した
後、前記半導体チップを含む樹脂封止部分を樹脂封止し
て半導体装置を製造する半導体装置の製造方法に関す
る。
関し、更に詳細にはエレクトロフォーミング法によって
形成されたリードフレームに半導体チップを搭載した
後、前記半導体チップを含む樹脂封止部分を樹脂封止し
て半導体装置を製造する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置用のリードフレームは、一般
的には、金属材をプレス加工或いはエッチング加工する
ことによって形成される。しかしながら、プレス加工、
エッチング加工のいずれにおいても、安定して加工し得
る最小抜き幅は、原材料として使用した金属材の材厚程
度であり、一定材厚でファインなパターンの形成には限
界がある。一方、エレクトロフォーミング（電鋳）法に
よってリードフレームを製造することは、例えば特公昭
４８ー３９８６７号公報等において提案されている。こ
のエレクトロフォーミング法は、図５に示す如く、先
ず、ステンレススチール等の導電性材料からなる母型１
００上に塗布或いは貼着して形成したレジスト１０２に
〔図５（ａ）〕、所望形状のパターンを露光した後〔図
５（ｂ）〕、現像してレジストパターン１０４を形成す
る〔図５（ｃ）〕。次いで、このレジストパターン１０
４をマスクとして母型１００の表面が露出するレジスト
パターン間の間隙部に、めっきによってリード１０６を
形成〔図５（ｄ）〕、その後、レジストパターン１０４
を除去してからリード１０６を母型１００から剥離して
リードフレームを得るものである〔図５（ｅ）〕。得ら
れたリードフレームには、更に必要に応じてめっき等を
施す。尚、母型１００上のレジストパターン１０４を除
去した後、リード１０６の厚さを均一にするために表面
研磨を施す場合もある。
的には、金属材をプレス加工或いはエッチング加工する
ことによって形成される。しかしながら、プレス加工、
エッチング加工のいずれにおいても、安定して加工し得
る最小抜き幅は、原材料として使用した金属材の材厚程
度であり、一定材厚でファインなパターンの形成には限
界がある。一方、エレクトロフォーミング（電鋳）法に
よってリードフレームを製造することは、例えば特公昭
４８ー３９８６７号公報等において提案されている。こ
のエレクトロフォーミング法は、図５に示す如く、先
ず、ステンレススチール等の導電性材料からなる母型１
００上に塗布或いは貼着して形成したレジスト１０２に
〔図５（ａ）〕、所望形状のパターンを露光した後〔図
５（ｂ）〕、現像してレジストパターン１０４を形成す
る〔図５（ｃ）〕。次いで、このレジストパターン１０
４をマスクとして母型１００の表面が露出するレジスト
パターン間の間隙部に、めっきによってリード１０６を
形成〔図５（ｄ）〕、その後、レジストパターン１０４
を除去してからリード１０６を母型１００から剥離して
リードフレームを得るものである〔図５（ｅ）〕。得ら
れたリードフレームには、更に必要に応じてめっき等を
施す。尚、母型１００上のレジストパターン１０４を除
去した後、リード１０６の厚さを均一にするために表面
研磨を施す場合もある。
【０００３】
【発明が解決しようとする課題】図５に示すエレクトロ
フォーミング法によると、断面が矩形で、且つ極めて微
細なパターンのリードフレームを良好な精度で製造でき
る。しかしながら、図５のエレクトロフォーミング法に
よってリードフレームを製造する際に、得られたリード
１０６を母型１００から剥離するとき、リード１０６が
変形し易い。また、母型１００から剥離して得られたリ
ードフレームは、めっき工程等の後工程で変形し易いこ
とも判明した。この様な、エレクトロフォーミング法に
よって得られたリードフレームの変形は、リードフレー
ムのパターンが微細になるほど顕著となる。ところで、
今後、半導体チップの高集積化や半導体装置の小型化等
に伴い、リードフレームの多ピン化、高密度化が要請さ
れる。このため、微細なパターンが形成できるエレクト
ロフォーミング法によって形成されたリードフレームの
変形防止手段が要望されている。そこで、本発明の目的
は、エレクトロフォーミング法によって形成されたリー
ドフレームの変形等を効果的に防止し得る半導体装置の
製造方法を提案することにある。
フォーミング法によると、断面が矩形で、且つ極めて微
細なパターンのリードフレームを良好な精度で製造でき
る。しかしながら、図５のエレクトロフォーミング法に
よってリードフレームを製造する際に、得られたリード
１０６を母型１００から剥離するとき、リード１０６が
変形し易い。また、母型１００から剥離して得られたリ
ードフレームは、めっき工程等の後工程で変形し易いこ
とも判明した。この様な、エレクトロフォーミング法に
よって得られたリードフレームの変形は、リードフレー
ムのパターンが微細になるほど顕著となる。ところで、
今後、半導体チップの高集積化や半導体装置の小型化等
に伴い、リードフレームの多ピン化、高密度化が要請さ
れる。このため、微細なパターンが形成できるエレクト
ロフォーミング法によって形成されたリードフレームの
変形防止手段が要望されている。そこで、本発明の目的
は、エレクトロフォーミング法によって形成されたリー
ドフレームの変形等を効果的に防止し得る半導体装置の
製造方法を提案することにある。
【０００４】
【課題を解決するための手段】本発明者は、前記目的を
達成するには、樹脂封止を施す樹脂封止金型を構成する
型の一方に使用される母型上にエレクトロフォーミング
法によって形成したリードフレームを、母型から剥離す
ることなく母型上に載置しつつ半導体チップを搭載し、
次いで搭載した半導体チップを含む樹脂封止部分を樹脂
封止することによって、リードフレームを補強すること
ができ、樹脂封止後にリードフレームを母型から剥離す
ることが有効であると考え検討した結果、本発明に到達
した。すなわち、本発明は、エレクトロフォーミング法
によって形成されたリードフレームに半導体チップを搭
載した後、前記半導体チップを含む樹脂封止部分を樹脂
封止して半導体装置を製造する際に、該樹脂封止を施す
樹脂封止金型を構成する型の一方に使用される母型上
に、エレクトロフォーミング法によってリードフレーム
を形成した後、前記母型から剥離することなく母型上に
形成された前記リードフレームに半導体チップを搭載
し、次いで、前記樹脂封止金型を構成する他方の型と前
記リードフレームが形成された母型とを当接し、前記他
方の型と母型とによって形成された樹脂封止金型のキャ
ビティ内に前記半導体チップを含む樹脂封止部分を挿入
せしめ、その後、前記キャビティ内に封止樹脂を注入し
て形成された封止樹脂層によって補強されたリードフレ
ームを、前記母型から剥離することを特徴とする半導体
装置の製造方法にある。
達成するには、樹脂封止を施す樹脂封止金型を構成する
型の一方に使用される母型上にエレクトロフォーミング
法によって形成したリードフレームを、母型から剥離す
ることなく母型上に載置しつつ半導体チップを搭載し、
次いで搭載した半導体チップを含む樹脂封止部分を樹脂
封止することによって、リードフレームを補強すること
ができ、樹脂封止後にリードフレームを母型から剥離す
ることが有効であると考え検討した結果、本発明に到達
した。すなわち、本発明は、エレクトロフォーミング法
によって形成されたリードフレームに半導体チップを搭
載した後、前記半導体チップを含む樹脂封止部分を樹脂
封止して半導体装置を製造する際に、該樹脂封止を施す
樹脂封止金型を構成する型の一方に使用される母型上
に、エレクトロフォーミング法によってリードフレーム
を形成した後、前記母型から剥離することなく母型上に
形成された前記リードフレームに半導体チップを搭載
し、次いで、前記樹脂封止金型を構成する他方の型と前
記リードフレームが形成された母型とを当接し、前記他
方の型と母型とによって形成された樹脂封止金型のキャ
ビティ内に前記半導体チップを含む樹脂封止部分を挿入
せしめ、その後、前記キャビティ内に封止樹脂を注入し
て形成された封止樹脂層によって補強されたリードフレ
ームを、前記母型から剥離することを特徴とする半導体
装置の製造方法にある。
【０００５】かかる構成を有する本発明において、母型
から剥離されたリードフレームのインナーリードの露出
面に、絶縁層を形成することによって、インナーリード
の絶縁と封止とを行うことができる。更に、他方の型と
当接する母型上に形成されたアウターリードのリード間
に、樹脂洩れ防止用充填材を充填することによって、樹
脂封止の際に、リード間からの封止樹脂の洩出を防止で
きる。また、母型から剥離されたリードフレームのイン
ナーリードの露出面に絶縁層を形成すると共に、前記絶
縁層から突出するバンプをインナーリード面に突設する
ことにより、得られた半導体装置の実装を容易に行うこ
とができ、且つ封止樹脂層から突出して封止樹脂層に因
る補強を受けることができないアウターリードを不要に
できる。或いは、母型から剥離されたリードフレームの
インナーリードの露出面に、回路基板を接合することに
よって、バンプ形成位置の自由度向上等を図ることがで
きる。
から剥離されたリードフレームのインナーリードの露出
面に、絶縁層を形成することによって、インナーリード
の絶縁と封止とを行うことができる。更に、他方の型と
当接する母型上に形成されたアウターリードのリード間
に、樹脂洩れ防止用充填材を充填することによって、樹
脂封止の際に、リード間からの封止樹脂の洩出を防止で
きる。また、母型から剥離されたリードフレームのイン
ナーリードの露出面に絶縁層を形成すると共に、前記絶
縁層から突出するバンプをインナーリード面に突設する
ことにより、得られた半導体装置の実装を容易に行うこ
とができ、且つ封止樹脂層から突出して封止樹脂層に因
る補強を受けることができないアウターリードを不要に
できる。或いは、母型から剥離されたリードフレームの
インナーリードの露出面に、回路基板を接合することに
よって、バンプ形成位置の自由度向上等を図ることがで
きる。
【０００６】
【作用】本発明において、エレクトロフォーミング法に
よって形成されたリードフレームに、半導体チップ等の
搭載等を行う際には、リードフレームは母型によって補
強されているため、リードフレームの変形を防止でき
る。しかも、リードフレームを母型から剥離する際に
は、リードフレームを補強する封止樹脂層もリードフレ
ームに付着した状態で母型から剥離されるため、リード
フレームの剥離工程、及びめっき工程等の後工程におい
て、リードフレームの変形を可及的に防止できる。ま
た、封止樹脂層が、リードフレームの半導体搭載面側の
みに形成されるため、最終的に得られる半導体装置の薄
型化が可能である。
よって形成されたリードフレームに、半導体チップ等の
搭載等を行う際には、リードフレームは母型によって補
強されているため、リードフレームの変形を防止でき
る。しかも、リードフレームを母型から剥離する際に
は、リードフレームを補強する封止樹脂層もリードフレ
ームに付着した状態で母型から剥離されるため、リード
フレームの剥離工程、及びめっき工程等の後工程におい
て、リードフレームの変形を可及的に防止できる。ま
た、封止樹脂層が、リードフレームの半導体搭載面側の
みに形成されるため、最終的に得られる半導体装置の薄
型化が可能である。
【０００７】
【実施例】本発明を図面によって更に詳細に説明する。
図１は、本発明の一実施例を示す工程図であって、先
ず、エレクトロフォーミング法によって、ステンレスス
チール等の導電性材料からなる母型１０上にリードフレ
ーム１２を形成する〔図１（ａ）〕。得られたリードフ
レーム１２には、半導体チップを搭載するステージ１６
を囲むように、インナーリード２０とアウターリード１
８とから成るリード１４が複数本形成されている。尚、
本実施例において採用するエレクトロフォーミング法
は、特公昭４８ー３９８６７号公報等において知られて
いる公知の方法を採用でき、ここではエレクトロフォー
ミング法についての詳細な説明を省略する。
図１は、本発明の一実施例を示す工程図であって、先
ず、エレクトロフォーミング法によって、ステンレスス
チール等の導電性材料からなる母型１０上にリードフレ
ーム１２を形成する〔図１（ａ）〕。得られたリードフ
レーム１２には、半導体チップを搭載するステージ１６
を囲むように、インナーリード２０とアウターリード１
８とから成るリード１４が複数本形成されている。尚、
本実施例において採用するエレクトロフォーミング法
は、特公昭４８ー３９８６７号公報等において知られて
いる公知の方法を採用でき、ここではエレクトロフォー
ミング法についての詳細な説明を省略する。
【０００８】次いで、形成されたリードフレーム１２の
ステージ１６及びインナーリード２０のボンディングエ
リア等に、半導体チップの搭載用前処理やボンディング
用前処理として、銀等の部分めっき層２２、２２を形成
すると共に、アウターリード１８のリード間に、樹脂洩
れ防止用の充填材２４としてレジストを充填する〔図１
（ｂ）〕。更に、リードフレーム１２のステージ１６上
に搭載した半導体チップ２６と、インナーリード１２の
ボンディングエリアとをワイヤボンディングする〔図１
（ｃ）〕。この様に、リードフレーム１２に部分めっき
を施したり、半導体チップ２６を搭載したりしても、リ
ードフレーム１２は母型１０によって補強されているた
めに変形することがない。
ステージ１６及びインナーリード２０のボンディングエ
リア等に、半導体チップの搭載用前処理やボンディング
用前処理として、銀等の部分めっき層２２、２２を形成
すると共に、アウターリード１８のリード間に、樹脂洩
れ防止用の充填材２４としてレジストを充填する〔図１
（ｂ）〕。更に、リードフレーム１２のステージ１６上
に搭載した半導体チップ２６と、インナーリード１２の
ボンディングエリアとをワイヤボンディングする〔図１
（ｃ）〕。この様に、リードフレーム１２に部分めっき
を施したり、半導体チップ２６を搭載したりしても、リ
ードフレーム１２は母型１０によって補強されているた
めに変形することがない。
【０００９】半導体チップ２６が搭載され且つワイヤボ
ンディングされたリードフレーム１２は樹脂封止工程に
送られ、半導体チップ２６を含む樹脂封止部分が、樹脂
封止金型を構成する上型と下型との当接によって形成さ
れるキャビティ３４内に挿入される〔図１（ｄ）〕。か
かるキャビティ３４は、樹脂封止金型の下型として使用
される母型１０と、樹脂封止金型の上型として使用され
且つキャビティ凹部３２が形成されたキャビティブロッ
ク３０との当接によって形成され、キャビティブロック
３０の下端面の一部は、リードフレーム１２のアウター
リード１８と当接する。この樹脂封止金型のキャビティ
３４には、ゲート３６から封止樹脂が注入されて半導体
チップ２６を含む樹脂封止部分を樹脂封止すると共に、
封止樹脂層３８を形成する。尚、本実施例においては、
アウターリード１８のリード間に樹脂洩れ防止用充填材
２４としてのレジストが充填されているため、アウター
リード１８に当接したキャビティブロック３０の下端面
と母型１０の上面との間が閉塞され、キャビティ３４内
に注入された封止樹脂の洩出を防止できる。
ンディングされたリードフレーム１２は樹脂封止工程に
送られ、半導体チップ２６を含む樹脂封止部分が、樹脂
封止金型を構成する上型と下型との当接によって形成さ
れるキャビティ３４内に挿入される〔図１（ｄ）〕。か
かるキャビティ３４は、樹脂封止金型の下型として使用
される母型１０と、樹脂封止金型の上型として使用され
且つキャビティ凹部３２が形成されたキャビティブロッ
ク３０との当接によって形成され、キャビティブロック
３０の下端面の一部は、リードフレーム１２のアウター
リード１８と当接する。この樹脂封止金型のキャビティ
３４には、ゲート３６から封止樹脂が注入されて半導体
チップ２６を含む樹脂封止部分を樹脂封止すると共に、
封止樹脂層３８を形成する。尚、本実施例においては、
アウターリード１８のリード間に樹脂洩れ防止用充填材
２４としてのレジストが充填されているため、アウター
リード１８に当接したキャビティブロック３０の下端面
と母型１０の上面との間が閉塞され、キャビティ３４内
に注入された封止樹脂の洩出を防止できる。
【００１０】その後、樹脂封止金型を型開きすると共
に、リードフレーム１２を母型１０から剥離する。この
剥離の際には、形成した封止樹脂層３８によって、リー
ドフレーム１２の最も変形し易いインナーリード２０及
びステージ１６が補強されているため、剥離に起因する
変形を防止できる。母型１０から剥離したリードフレー
ム１２のインナーリード２０及びステージ１６は、封止
樹脂層３８の裏面側に露出しているため、インナーリー
ド２０及びステージ１６の露出面を被覆して絶縁すべ
く、封止樹脂層３８の裏面全面に亘って絶縁レジストを
塗布して絶縁層４０を形成する。〔図１（ｅ）〕。得ら
れた半導体装置には、更にめっき等が必要に応じて施さ
れるが、その際にも、封止樹脂層３８による補強によっ
てインナーリード２０等の変形を防止できる。尚、この
様に、本実施例では、ステージ１６及びインナーリード
２０が封止樹脂層３８によって補強された後、母型１０
から剥離されるため、ステージ１６を支承するサポート
バーを不要にできると共に、樹脂洩れ防止用充填材２４
としてのレジストがアウターリード１８のリード間に充
填されて封止樹脂の樹脂洩れ防止が図られているためダ
ムバーも不要にできる。
に、リードフレーム１２を母型１０から剥離する。この
剥離の際には、形成した封止樹脂層３８によって、リー
ドフレーム１２の最も変形し易いインナーリード２０及
びステージ１６が補強されているため、剥離に起因する
変形を防止できる。母型１０から剥離したリードフレー
ム１２のインナーリード２０及びステージ１６は、封止
樹脂層３８の裏面側に露出しているため、インナーリー
ド２０及びステージ１６の露出面を被覆して絶縁すべ
く、封止樹脂層３８の裏面全面に亘って絶縁レジストを
塗布して絶縁層４０を形成する。〔図１（ｅ）〕。得ら
れた半導体装置には、更にめっき等が必要に応じて施さ
れるが、その際にも、封止樹脂層３８による補強によっ
てインナーリード２０等の変形を防止できる。尚、この
様に、本実施例では、ステージ１６及びインナーリード
２０が封止樹脂層３８によって補強された後、母型１０
から剥離されるため、ステージ１６を支承するサポート
バーを不要にできると共に、樹脂洩れ防止用充填材２４
としてのレジストがアウターリード１８のリード間に充
填されて封止樹脂の樹脂洩れ防止が図られているためダ
ムバーも不要にできる。
【００１１】図１に示す工程によって得られた半導体装
置においては、搭載された半導体チップ２６とインナー
リード２０とのボンディング面の高さが異なる。この
点、図２に示す様に、母型１０のステージ１６が形成さ
れる部分を凹部とすることによって、搭載された半導体
チップ２６とインナーリード２０とのボンディング面と
を同一高さとすることができる。また、インナーリード
のパターンが微細になるに伴い、封止樹脂層３８から突
出するアウターリード１８も、細く且つ薄くなるため、
その強度が低下し変形し易くなる。このため、図３に示
す様に、封止樹脂層３８によって補強されたインナーリ
ード２０にバンプ４２、４２・・を突設することによっ
て、アウターリード１８を形成することを要しない。こ
のバンプ４２は、はんだ金属によって形成され且つ先端
部が絶縁層４０から突出するものである。
置においては、搭載された半導体チップ２６とインナー
リード２０とのボンディング面の高さが異なる。この
点、図２に示す様に、母型１０のステージ１６が形成さ
れる部分を凹部とすることによって、搭載された半導体
チップ２６とインナーリード２０とのボンディング面と
を同一高さとすることができる。また、インナーリード
のパターンが微細になるに伴い、封止樹脂層３８から突
出するアウターリード１８も、細く且つ薄くなるため、
その強度が低下し変形し易くなる。このため、図３に示
す様に、封止樹脂層３８によって補強されたインナーリ
ード２０にバンプ４２、４２・・を突設することによっ
て、アウターリード１８を形成することを要しない。こ
のバンプ４２は、はんだ金属によって形成され且つ先端
部が絶縁層４０から突出するものである。
【００１２】かかるパンプ４２、４２・・を、図４に示
す様に、母型１０から剥離されたリードフレーム１２の
インナーリード２０の露出面に接合した回路基板４４に
形成することによって、バンプ４２の形成位置の自由度
を向上することができると共に、回路基板４４内にグラ
ンドやプレナー線路等を設けることによって、電気的特
性を向上できる。この様な回路基板４４としては、ポリ
イミド等の樹脂フィルムに回路パターンを形成したフレ
キシブルプリント配線板や樹脂製の基板に回路パターン
を形成したプリント回路基板（ＰＣＢ）を使用でき、イ
ンナーリード２０の露出面との接合面にスルーホールが
開口されているものを使用できる。かかる回路基板４４
とインナーリード２０との接続は、先ず、回路基板４４
のスルーホールの開口部及び／又は封止樹脂層３８のイ
ンナーリード２０の露出面を除く面に、スクリーン印刷
等によって絶縁性接着剤を塗布した後、インナーリード
２０の露出面と回路基板４４のスルーホールの開口部と
が接合されるように両者を接合する。次いで、スルーホ
ール内に、導電性ペーストを充填、或いはめっきで銅等
の金属を積み上げることによって、両者を電気的に接続
できる。また、回路基板４４として、セラミック回路基
板も使用することができる。かかるセラミック回路基板
には、予めインナーリード２０の露出面との接合端子が
形成されていることが通常である。このため、導電性接
着剤をスクリーン印刷等によって、セラミック回路基板
の接合端子及び／又は封止樹脂層３８のインナーリード
２０の露出面に塗布すると共に、前記接合端子及び／又
はインナーリード２０の露出面を除く面に絶縁性接着剤
を塗布する。その後、インナーリード２０の露出面と回
路基板４４の接合端子とが接合されるように両者を接合
することによって、セラミック回路基板とインナーリー
ド２０とを電気的に接続できる。
す様に、母型１０から剥離されたリードフレーム１２の
インナーリード２０の露出面に接合した回路基板４４に
形成することによって、バンプ４２の形成位置の自由度
を向上することができると共に、回路基板４４内にグラ
ンドやプレナー線路等を設けることによって、電気的特
性を向上できる。この様な回路基板４４としては、ポリ
イミド等の樹脂フィルムに回路パターンを形成したフレ
キシブルプリント配線板や樹脂製の基板に回路パターン
を形成したプリント回路基板（ＰＣＢ）を使用でき、イ
ンナーリード２０の露出面との接合面にスルーホールが
開口されているものを使用できる。かかる回路基板４４
とインナーリード２０との接続は、先ず、回路基板４４
のスルーホールの開口部及び／又は封止樹脂層３８のイ
ンナーリード２０の露出面を除く面に、スクリーン印刷
等によって絶縁性接着剤を塗布した後、インナーリード
２０の露出面と回路基板４４のスルーホールの開口部と
が接合されるように両者を接合する。次いで、スルーホ
ール内に、導電性ペーストを充填、或いはめっきで銅等
の金属を積み上げることによって、両者を電気的に接続
できる。また、回路基板４４として、セラミック回路基
板も使用することができる。かかるセラミック回路基板
には、予めインナーリード２０の露出面との接合端子が
形成されていることが通常である。このため、導電性接
着剤をスクリーン印刷等によって、セラミック回路基板
の接合端子及び／又は封止樹脂層３８のインナーリード
２０の露出面に塗布すると共に、前記接合端子及び／又
はインナーリード２０の露出面を除く面に絶縁性接着剤
を塗布する。その後、インナーリード２０の露出面と回
路基板４４の接合端子とが接合されるように両者を接合
することによって、セラミック回路基板とインナーリー
ド２０とを電気的に接続できる。
【００１３】一方、アウターリード２０を形成する必要
がある場合には、アウターリード２０に対してエレクト
ロフォーミングを二回行うことによって、アウターリー
ド２０のみを厚くして補強することができる。即ち、第
一回目のエレクトロフォーミングによって、同一厚さの
ステージ１６、アウターリード１８、及びインナーリー
ド２０を形成した後、マスクによってステージ１６及び
インナーリード２０を覆って、アウターリード１８のみ
を露出させて第二回目のエレクトロフォーミングを行
う。この様にして得られた半導体装置のアウターリード
１８は、インナーリード２０と比較して高強度とするこ
とができる。尚、本実施例においては、リードフレーム
１２に搭載する半導体チップ２６が一個である場合につ
いて説明してきたが、複数個の半導体チップを搭載して
もよい。
がある場合には、アウターリード２０に対してエレクト
ロフォーミングを二回行うことによって、アウターリー
ド２０のみを厚くして補強することができる。即ち、第
一回目のエレクトロフォーミングによって、同一厚さの
ステージ１６、アウターリード１８、及びインナーリー
ド２０を形成した後、マスクによってステージ１６及び
インナーリード２０を覆って、アウターリード１８のみ
を露出させて第二回目のエレクトロフォーミングを行
う。この様にして得られた半導体装置のアウターリード
１８は、インナーリード２０と比較して高強度とするこ
とができる。尚、本実施例においては、リードフレーム
１２に搭載する半導体チップ２６が一個である場合につ
いて説明してきたが、複数個の半導体チップを搭載して
もよい。
【００１４】
【発明の効果】本発明によれば、エレクトロフォーミン
グ法によって形成した微細パターンのリードフレームの
変形を防止できるため、高集積化された半導体チップを
搭載した半導体装置、小型化・薄型化された半導体装置
を容易に製造できる。
グ法によって形成した微細パターンのリードフレームの
変形を防止できるため、高集積化された半導体チップを
搭載した半導体装置、小型化・薄型化された半導体装置
を容易に製造できる。
【図１】本発明の一実施例を説明するための工程図であ
る。
る。
【図２】他の実施例を説明するための部分断面図であ
る。
る。
【図３】他の実施例を説明するための部分断面図であ
る。
る。
【図４】他の実施例を説明するための縦断面図である。
【図５】エレクトロフォーミング法を説明するための説
明図である。
明図である。
１０ 母型 １２ リードフレーム １６ ステージ １８ アウターリード ２０ インナーリード ２２ 部分めっき層 ２４ 樹脂洩れ防止用充填材 ２６ 半導体チップ ３０ キャビティブロック ３２ キャビティ凹部 ３４ キャビティ ３８ 封止樹脂層 ４０ 絶縁層 ４２ バンプ ４４ 回路基板
Claims (5)
- 【請求項１】 エレクトロフォーミング法によって形成
されたリードフレームに半導体チップを搭載した後、前
記半導体チップを含む樹脂封止部分を樹脂封止して半導
体装置を製造する際に、 該樹脂封止を施す樹脂封止金型を構成する型の一方に使
用される母型上に、エレクトロフォーミング法によって
リードフレームを形成した後、 前記母型から剥離することなく母型上に形成された前記
リードフレームに半導体チップを搭載し、 次いで、前記樹脂封止金型を構成する他方の型と前記リ
ードフレームが形成された母型とを当接し、前記他方の
型と母型とによって形成された樹脂封止金型のキャビテ
ィ内に前記半導体チップを含む樹脂封止部分を挿入せし
め、 その後、前記キャビティ内に封止樹脂を注入して形成さ
れた封止樹脂層によって補強されたリードフレームを、
前記母型から剥離することを特徴とする半導体装置の製
造方法。 - 【請求項２】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に、絶縁層を形成する請求項１記
載の半導体装置の製造方法。 - 【請求項３】 他方の型と当接する母型上に形成された
アウターリードのリード間に、樹脂洩れ防止用充填材を
充填する請求項１記載の半導体装置の製造方法。 - 【請求項４】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に絶縁層を形成すると共に、前記
絶縁層から突出するバンプをインナーリードの露出面に
突設する請求項１記載の半導体装置の製造方法。 - 【請求項５】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に、回路基板を接合する請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23295493A JPH0794651A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23295493A JPH0794651A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794651A true JPH0794651A (ja) | 1995-04-07 |
Family
ID=16947472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23295493A Pending JPH0794651A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
-
1993
- 1993-09-20 JP JP23295493A patent/JPH0794651A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018046218A (ja) * | 2016-09-16 | 2018-03-22 | 新光電気工業株式会社 | リードフレーム及びその製造方法と電子部品装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101037997B1 (ko) | 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US5976912A (en) | Fabrication process of semiconductor package and semiconductor package | |
| US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6333211B1 (en) | Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps | |
| EP0582052A1 (en) | Low profile overmolded semiconductor device and method for making the same | |
| KR100630581B1 (ko) | 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH11111738A (ja) | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 | |
| JP3198243B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JPH0794651A (ja) | 半導体装置の製造方法 | |
| JP4018853B2 (ja) | ターミナルランドフレーム | |
| JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH10270591A (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JP2000031321A (ja) | 半導体装置の構造と製造方法 | |
| JPH06101488B2 (ja) | 半導体装置 | |
| JP2001127227A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 |