JPH0792931A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0792931A JPH0792931A JP23840393A JP23840393A JPH0792931A JP H0792931 A JPH0792931 A JP H0792931A JP 23840393 A JP23840393 A JP 23840393A JP 23840393 A JP23840393 A JP 23840393A JP H0792931 A JPH0792931 A JP H0792931A
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- voltage
- circuit
- data
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 マトリクス型表示パネルのデータ電極駆動回
路の耐圧性を改善し、表示装置の信頼性を向上させる。 【構成】 マトリクス型表示パネル12を形成する複数
のデータ電極X1〜Xiの変調駆動に必要な変調電圧V
mは、変調電圧回路15から変調共通ラインLmを介し
てデータ駆動回路14に供給される。変調電圧回路15
には変調共通ラインLmと接地ラインLg間にツェナー
ダイオードZDが接続され、走査電極Y1〜Yj側の高
電位がデータ電極X側に誘導されて、変調共通ラインL
mの電位が上昇するのを抑制する。ツェナダイオードZ
Dの定格レベルをデータ駆動回路14の耐圧レベル以下
に予め設定することによって、データ駆動回路14をそ
の耐圧レベル以下の安全な環境下で動作させることがで
き、信頼性が向上する。
路の耐圧性を改善し、表示装置の信頼性を向上させる。 【構成】 マトリクス型表示パネル12を形成する複数
のデータ電極X1〜Xiの変調駆動に必要な変調電圧V
mは、変調電圧回路15から変調共通ラインLmを介し
てデータ駆動回路14に供給される。変調電圧回路15
には変調共通ラインLmと接地ラインLg間にツェナー
ダイオードZDが接続され、走査電極Y1〜Yj側の高
電位がデータ電極X側に誘導されて、変調共通ラインL
mの電位が上昇するのを抑制する。ツェナダイオードZ
Dの定格レベルをデータ駆動回路14の耐圧レベル以下
に予め設定することによって、データ駆動回路14をそ
の耐圧レベル以下の安全な環境下で動作させることがで
き、信頼性が向上する。
Description
【0001】
【産業上の利用分野】本発明は、表示装置に関し、さら
に詳しくはマトリクス型表示パネルを用いた表示装置に
関する。
に詳しくはマトリクス型表示パネルを用いた表示装置に
関する。
【0002】
【従来の技術】表示装置に用いられるマトリクス型表示
パネルは、それぞれ平行な複数の帯状の走査電極と複数
の帯状のデータ電極とが、EL(エレクトロルミネッセ
ンス)や液晶などを挟んで対向し、両電極は互いに交差
して配列される。
パネルは、それぞれ平行な複数の帯状の走査電極と複数
の帯状のデータ電極とが、EL(エレクトロルミネッセ
ンス)や液晶などを挟んで対向し、両電極は互いに交差
して配列される。
【0003】たとえばEL表示パネルでは、線順次走査
によって選択される走査電極に、データ電極に対して2
00V程度の高いレベルの書込み電圧を印加し、データ
電極に表示データに対応する変調電圧を印加して、両方
の電極の交差部分に形成される画素を電界によって発光
または非発光状態とする。EL表示パネルは等価的には
容量性素子を形成するため、画素の一方の電極を形成す
る走査電極は、線順次走査によって選択されるごとに、
正の書込み電圧が印加されるP駆動と、負の書込み電圧
が印加されるN駆動とが切換えられ、さらにフレームご
とにP駆動とN駆動のタイミングが交代するフィールド
反転・交流駆動によって駆動される。
によって選択される走査電極に、データ電極に対して2
00V程度の高いレベルの書込み電圧を印加し、データ
電極に表示データに対応する変調電圧を印加して、両方
の電極の交差部分に形成される画素を電界によって発光
または非発光状態とする。EL表示パネルは等価的には
容量性素子を形成するため、画素の一方の電極を形成す
る走査電極は、線順次走査によって選択されるごとに、
正の書込み電圧が印加されるP駆動と、負の書込み電圧
が印加されるN駆動とが切換えられ、さらにフレームご
とにP駆動とN駆動のタイミングが交代するフィールド
反転・交流駆動によって駆動される。
【0004】典型的な従来技術による表示装置の構成
は、図8の回路図に示されている。表示装置51は、薄
膜ELを用いたマトリクス型表示パネル52と、走査駆
動回路53と、データ駆動回路54と、変調電圧回路5
5とを備えている。
は、図8の回路図に示されている。表示装置51は、薄
膜ELを用いたマトリクス型表示パネル52と、走査駆
動回路53と、データ駆動回路54と、変調電圧回路5
5とを備えている。
【0005】走査駆動回路53には、高耐圧スイッチン
グトランジスタPT,NTのプッシュプル接続で形成さ
れるスイッチ回路YS1,YS2,…,YSjと、スイ
ッチ回路YS1〜YSjを順次シフトしてオンオフ制御
するシフト回路53aとが設けられている。シフト回路
53aは、図示しない制御部から入力される走査制御信
号Syに応答してスイッチ回路YS1〜YSjを順次選
択し、前記一対のトランジスタPT,NTのうちの一方
を導通させ一方を遮断させて、P駆動ラインLpまたは
N駆動ラインLnを介して、図示しない走査電源から供
給される正または負の書込み電圧Vp,−Vnのうちの
一方を、選択された走査ラインLya(a=1,2,
…,j、以下同じ)に導出し、走査電極Yaを正または
負に充電する。前記正または負の書込み電圧Vp,−V
nは、交流駆動に基づいて、走査電極ごとに交互に切換
えられる。
グトランジスタPT,NTのプッシュプル接続で形成さ
れるスイッチ回路YS1,YS2,…,YSjと、スイ
ッチ回路YS1〜YSjを順次シフトしてオンオフ制御
するシフト回路53aとが設けられている。シフト回路
53aは、図示しない制御部から入力される走査制御信
号Syに応答してスイッチ回路YS1〜YSjを順次選
択し、前記一対のトランジスタPT,NTのうちの一方
を導通させ一方を遮断させて、P駆動ラインLpまたは
N駆動ラインLnを介して、図示しない走査電源から供
給される正または負の書込み電圧Vp,−Vnのうちの
一方を、選択された走査ラインLya(a=1,2,
…,j、以下同じ)に導出し、走査電極Yaを正または
負に充電する。前記正または負の書込み電圧Vp,−V
nは、交流駆動に基づいて、走査電極ごとに交互に切換
えられる。
【0006】データ駆動回路54には、NチャンネルM
OSFET・UT,DTのプッシュプル接続によるスイ
ッチ回路DS1,DS2,…,DSiと、スイッチ回路
DS1〜DSiを個別にオンオフ制御するスイッチ選択
回路54aが設けられ、バイポーラトランジスタによる
レベルシフタBTとツェナダイオードZとによってスイ
ッチ回路DS1〜DSiの動作レベルが設定されてい
る。スイッチ選択回路54aは、図示しない制御部から
入力されるデータ制御信号Sxに応答して、スイッチ回
路DS1〜DSiを形成する上段ソース側のFET・U
Tと下段シンク側のFET・DTの導通と遮断を制御
し、変調電圧回路55から供給される変調電圧Vm、ま
たは接地ラインLgの電位0Vを、個々のデータライン
Lx1〜LXiを介してデータ電極X1〜Xiに印加す
る。
OSFET・UT,DTのプッシュプル接続によるスイ
ッチ回路DS1,DS2,…,DSiと、スイッチ回路
DS1〜DSiを個別にオンオフ制御するスイッチ選択
回路54aが設けられ、バイポーラトランジスタによる
レベルシフタBTとツェナダイオードZとによってスイ
ッチ回路DS1〜DSiの動作レベルが設定されてい
る。スイッチ選択回路54aは、図示しない制御部から
入力されるデータ制御信号Sxに応答して、スイッチ回
路DS1〜DSiを形成する上段ソース側のFET・U
Tと下段シンク側のFET・DTの導通と遮断を制御
し、変調電圧回路55から供給される変調電圧Vm、ま
たは接地ラインLgの電位0Vを、個々のデータライン
Lx1〜LXiを介してデータ電極X1〜Xiに印加す
る。
【0007】変調電圧回路55は、変調電源電圧Vxと
蓄積電荷とを利用して変調電圧Vmを生成し、変調共通
ラインLmを介してデータ駆動回路54に供給するもの
であり、タイミング信号S1〜S4によって導通遮断さ
れるスイッチングトランジスタQ55a〜Q55dと、
ステップアップ用コンデンサCpと、逆流阻止用ダイオ
ードD55a,D55bとで構成され、図示しない電源
部から変調電圧Vmの1/2レベルに設定されている変
調電源電圧Vxが供給される。
蓄積電荷とを利用して変調電圧Vmを生成し、変調共通
ラインLmを介してデータ駆動回路54に供給するもの
であり、タイミング信号S1〜S4によって導通遮断さ
れるスイッチングトランジスタQ55a〜Q55dと、
ステップアップ用コンデンサCpと、逆流阻止用ダイオ
ードD55a,D55bとで構成され、図示しない電源
部から変調電圧Vmの1/2レベルに設定されている変
調電源電圧Vxが供給される。
【0008】図示しない制御部から入力される第2タイ
ミング信号S2と第3タイミング信号S3とによって、
トランジスタQ55b,Q55cが導通し、ステップア
ップ用コンデンサCpは、変調電源電圧Vxすなわち変
調電圧Vmの1/2のレベルで充電される。
ミング信号S2と第3タイミング信号S3とによって、
トランジスタQ55b,Q55cが導通し、ステップア
ップ用コンデンサCpは、変調電源電圧Vxすなわち変
調電圧Vmの1/2のレベルで充電される。
【0009】次に上記タイミング信号S2,S3が断た
れてトランジスタQ55b,Q55cが遮断されるとと
もに、第1タイミング信号S1によってトランジスタQ
55aが導通する。このためステップアップ用コンデン
サCpに充電されている電圧Vm/2と、変調電源電圧
Vx(=Vm/2)とが直列に接続されて変調電圧Vm
が生成され、変調共通ラインLmを介してデータ駆動回
路54に供給される。
れてトランジスタQ55b,Q55cが遮断されるとと
もに、第1タイミング信号S1によってトランジスタQ
55aが導通する。このためステップアップ用コンデン
サCpに充電されている電圧Vm/2と、変調電源電圧
Vx(=Vm/2)とが直列に接続されて変調電圧Vm
が生成され、変調共通ラインLmを介してデータ駆動回
路54に供給される。
【0010】その後1ラインの走査が終了すると、第2
タイミング信号S2によってトランジスタQ55bのみ
が導通し、表示パネル52を充電している電荷は、変調
共通ラインLmを介してコンデンサCpに蓄積される。
次のサイクルでは、このコンデンサCpに蓄積されてい
るエネルギが変調電圧Vmの生成に利用されるので、充
放電時のエネルギ損失が減少し、消費電力が低減する。
タイミング信号S2によってトランジスタQ55bのみ
が導通し、表示パネル52を充電している電荷は、変調
共通ラインLmを介してコンデンサCpに蓄積される。
次のサイクルでは、このコンデンサCpに蓄積されてい
るエネルギが変調電圧Vmの生成に利用されるので、充
放電時のエネルギ損失が減少し、消費電力が低減する。
【0011】
【発明が解決しようとする課題】しかしながら、図8に
示されている従来技術では、データ駆動回路54に設け
られているレベルシフタBTがバイポーラトランジスタ
で形成された、いわゆるBI−CMOS構成のため、こ
の部分のコストが高く、消費電力が大きいという問題点
がある。
示されている従来技術では、データ駆動回路54に設け
られているレベルシフタBTがバイポーラトランジスタ
で形成された、いわゆるBI−CMOS構成のため、こ
の部分のコストが高く、消費電力が大きいという問題点
がある。
【0012】そこでこのような不具合を解消するため
に、図9に示されるように、BI−MOS構成を高イン
ピーダンスのCMOS構成に変え、スイッチ回路DS1
〜DSiをPチャンネルMOSFET・UTpと、Nチ
ャンネルMOSFET・DTnとで形成し、CMOSF
ETでレベルシフタCTを形成したデータ駆動回路64
と、変調電圧回路55とを組合わせ、データ電極X1〜
Xiを駆動する表示装置が提案されている。なお図9に
おいて、図8と対応する部分には同一の参照符を付して
ある。
に、図9に示されるように、BI−MOS構成を高イン
ピーダンスのCMOS構成に変え、スイッチ回路DS1
〜DSiをPチャンネルMOSFET・UTpと、Nチ
ャンネルMOSFET・DTnとで形成し、CMOSF
ETでレベルシフタCTを形成したデータ駆動回路64
と、変調電圧回路55とを組合わせ、データ電極X1〜
Xiを駆動する表示装置が提案されている。なお図9に
おいて、図8と対応する部分には同一の参照符を付して
ある。
【0013】ところが図9に示されるデータ駆動回路6
4では、P駆動時に、変調共通ラインLmの電位が上昇
し、データ駆動回路64の耐圧が脅かされるという不具
合が生じる。次にこれについて説明する。図9を参照し
て、走査電極Y1はP駆動時で、正の書込み電圧(23
8V)が印加され、これと交差するデータ電極X1,X
2,Xiとで形成される画素A(x1,y1),A(x
2,y1),A(xi,y1)は非発光状態であるとす
る。このときデータ駆動回路64のソース側FET・U
Tpは導通し、シンク側FET・DTnは遮断されてい
る。したがってデータ電極X1,X2,Xiのデータラ
インLx1,Lx2,Lxiは、変調共通ラインLmを
介して供給される変調電圧Vmのレベルに充電される
が、走査電極Y1は正の書込み電圧Vpで充電されてい
るので、データ電極X1,X2,Xiの電位は、容量結
合のために、走査電極Y1側の電位まで引き上げられよ
うとする。
4では、P駆動時に、変調共通ラインLmの電位が上昇
し、データ駆動回路64の耐圧が脅かされるという不具
合が生じる。次にこれについて説明する。図9を参照し
て、走査電極Y1はP駆動時で、正の書込み電圧(23
8V)が印加され、これと交差するデータ電極X1,X
2,Xiとで形成される画素A(x1,y1),A(x
2,y1),A(xi,y1)は非発光状態であるとす
る。このときデータ駆動回路64のソース側FET・U
Tpは導通し、シンク側FET・DTnは遮断されてい
る。したがってデータ電極X1,X2,Xiのデータラ
インLx1,Lx2,Lxiは、変調共通ラインLmを
介して供給される変調電圧Vmのレベルに充電される
が、走査電極Y1は正の書込み電圧Vpで充電されてい
るので、データ電極X1,X2,Xiの電位は、容量結
合のために、走査電極Y1側の電位まで引き上げられよ
うとする。
【0014】この場合、前述の図8に示されているデー
タ電極駆動回路54では、それに見合う電流Iが矢符R
1で示される方向に、すなわち低インピーダンスのレベ
ルシフタBTを通って接地ラインLgにバイパスされる
ことによって補償され、電位上昇は抑制されるが、図9
に示されるデータ電極駆動回路64では、レベルシフタ
CTがCMOS構成で高インピーダンスのため、電流I
は矢符R2で示されるように、データラインLx1,L
x2,Lxiから変調共通ラインLmを介して変調電圧
回路55の方に進入し、ステップアップ用コンデンサC
pを充電することになる。したがって変調共通ラインL
mの電位が上昇し、とくにP駆動時において非発光画素
が多く含まれる場合などには、変調共通ラインLmの電
位はデータ駆動回路64の耐圧レベル(たとえば60
V)を越え、回路破壊の原因となり、信頼性が低下して
危険である。
タ電極駆動回路54では、それに見合う電流Iが矢符R
1で示される方向に、すなわち低インピーダンスのレベ
ルシフタBTを通って接地ラインLgにバイパスされる
ことによって補償され、電位上昇は抑制されるが、図9
に示されるデータ電極駆動回路64では、レベルシフタ
CTがCMOS構成で高インピーダンスのため、電流I
は矢符R2で示されるように、データラインLx1,L
x2,Lxiから変調共通ラインLmを介して変調電圧
回路55の方に進入し、ステップアップ用コンデンサC
pを充電することになる。したがって変調共通ラインL
mの電位が上昇し、とくにP駆動時において非発光画素
が多く含まれる場合などには、変調共通ラインLmの電
位はデータ駆動回路64の耐圧レベル(たとえば60
V)を越え、回路破壊の原因となり、信頼性が低下して
危険である。
【0015】本発明の目的は、上述の問題点を解消し
て、簡易な手段によってデータ駆動回路を耐圧レベル以
下の安全な環境で動作させるようにした表示装置を提供
することである。
て、簡易な手段によってデータ駆動回路を耐圧レベル以
下の安全な環境で動作させるようにした表示装置を提供
することである。
【0016】
【課題を解決するための手段】本発明は、複数の走査電
極と複数のデータ電極とが互いに交差して配列され、電
極の交差部分が画素とされるマトリクス型表示パネル
と、走査電極を線順次走査し、選択される走査電極ごと
に正または負の走査電圧を印加して交流駆動を行う走査
電極駆動回路と、前記交流駆動に必要なレベルの正と負
の走査電圧を供給する走査電極電源と、前記線順次走査
によって選択される走査電極上の画素に表示すべき表示
データに対応して前記複数のデータ電極に変調電圧を印
加して変調駆動するデータ電極駆動回路と、前記変調駆
動に必要なレベルの変調電圧を生成して前記データ電極
駆動回路に供給する変調電圧回路とを備える表示装置に
おいて、前記変調電圧回路は、前記走査電圧の誘導によ
る前記データ電極駆動回路側の電位上昇を抑制するため
の過電圧抑制手段が設けられていることを特徴とする表
示装置である。
極と複数のデータ電極とが互いに交差して配列され、電
極の交差部分が画素とされるマトリクス型表示パネル
と、走査電極を線順次走査し、選択される走査電極ごと
に正または負の走査電圧を印加して交流駆動を行う走査
電極駆動回路と、前記交流駆動に必要なレベルの正と負
の走査電圧を供給する走査電極電源と、前記線順次走査
によって選択される走査電極上の画素に表示すべき表示
データに対応して前記複数のデータ電極に変調電圧を印
加して変調駆動するデータ電極駆動回路と、前記変調駆
動に必要なレベルの変調電圧を生成して前記データ電極
駆動回路に供給する変調電圧回路とを備える表示装置に
おいて、前記変調電圧回路は、前記走査電圧の誘導によ
る前記データ電極駆動回路側の電位上昇を抑制するため
の過電圧抑制手段が設けられていることを特徴とする表
示装置である。
【0017】
【作用】本発明に従う表示装置は、マトリクス型表示パ
ネルを形成する複数の走査電極を走査駆動回路によって
線順次走査して交流駆動を行うとともに、該走査電極と
交差する複数のデータ電極を、前記走査電極上の画素に
表示すべき表示データに対応して、データ駆動回路によ
って変調駆動する。前記交流駆動に必要な正と負の走査
電圧は走査電源から走査駆動回路に供給され、前記記変
調駆動に必要な変調電圧は、変調電圧回路からデータ駆
動回路に供給される。
ネルを形成する複数の走査電極を走査駆動回路によって
線順次走査して交流駆動を行うとともに、該走査電極と
交差する複数のデータ電極を、前記走査電極上の画素に
表示すべき表示データに対応して、データ駆動回路によ
って変調駆動する。前記交流駆動に必要な正と負の走査
電圧は走査電源から走査駆動回路に供給され、前記記変
調駆動に必要な変調電圧は、変調電圧回路からデータ駆
動回路に供給される。
【0018】変調電圧回路には、走査電極に印加される
走査電圧がデータ電極に誘導されてデータ電極側の電位
が上昇するのを抑制するための過電圧抑制手段が設けら
れ、これによってデータ駆動回路側の電位は、前記過電
圧抑制手段によって予め定められるレベル以上に上昇す
ることはなく、データ駆動回路は耐圧レベル以下の安全
な環境下で動作する。
走査電圧がデータ電極に誘導されてデータ電極側の電位
が上昇するのを抑制するための過電圧抑制手段が設けら
れ、これによってデータ駆動回路側の電位は、前記過電
圧抑制手段によって予め定められるレベル以上に上昇す
ることはなく、データ駆動回路は耐圧レベル以下の安全
な環境下で動作する。
【0019】
【実施例】図1は、本発明の一実施例である表示装置の
構成を示すブロック図である。図1を参照して、表示装
置11は、薄膜ELで実現されるマトリクス型表示パネ
ル12と、走査駆動回路13と、データ駆動回路14
と、変調電圧回路15とを備えている。マトリクス型表
示パネル(以下、「表示パネル」という)12は、後述
する薄膜EL表示パネル1と同じ構造のパネルが使用さ
れる。表示パネル12上に配設される複数の走査電極Y
1,Y2,…,Yjは、走査ラインLy1,Ly2,
…,Lyjを介して走査駆動回路13に個別に接続さ
れ、複数のデータ電極X1,X2,…,Xiは、データ
ラインLx1,Lx2,…,Lxiを介してデータ駆動
回路14に個別に接続されている。
構成を示すブロック図である。図1を参照して、表示装
置11は、薄膜ELで実現されるマトリクス型表示パネ
ル12と、走査駆動回路13と、データ駆動回路14
と、変調電圧回路15とを備えている。マトリクス型表
示パネル(以下、「表示パネル」という)12は、後述
する薄膜EL表示パネル1と同じ構造のパネルが使用さ
れる。表示パネル12上に配設される複数の走査電極Y
1,Y2,…,Yjは、走査ラインLy1,Ly2,
…,Lyjを介して走査駆動回路13に個別に接続さ
れ、複数のデータ電極X1,X2,…,Xiは、データ
ラインLx1,Lx2,…,Lxiを介してデータ駆動
回路14に個別に接続されている。
【0020】走査駆動回路13には、後述する走査電源
16aから電源ラインLpを介して正の書込み電圧Vp
が供給され、電源ラインLnを介して負の書込み電圧V
nが供給される。またデータ駆動回路14には変調共通
ラインLmを介して変調電圧回路15から変調電圧Vm
が供給される。走査電極Y1〜Yjとデータ電極X1〜
Xiとが交差する位置には、i×j個の画素A(x1,
y1)〜A(xi,yj)が形成される。
16aから電源ラインLpを介して正の書込み電圧Vp
が供給され、電源ラインLnを介して負の書込み電圧V
nが供給される。またデータ駆動回路14には変調共通
ラインLmを介して変調電圧回路15から変調電圧Vm
が供給される。走査電極Y1〜Yjとデータ電極X1〜
Xiとが交差する位置には、i×j個の画素A(x1,
y1)〜A(xi,yj)が形成される。
【0021】本発明が適用されるマトリクス型表示パネ
ルについて、図2のパネルの構造の一部を切り欠いて示
す斜視図によって説明する。表示パネル1は、たとえば
ガラス基板2の表面にIn2O3などで実現される複数の
帯状の透明電極3を平行に設け、この上にY2O3などの
誘電物質4aと、Mnなどの活性剤をドープしたZnS
から成るEL層5と、前記誘電物質4aと同じ誘電物質
4bとを、この順に蒸着法、スパッタリング法などによ
って500〜10000Åの膜厚に積層して薄膜3層構
造とし、その上に前記透明電極3と直交する方向に、A
l2O3から成る複数の帯状の背面電極6を平行に設けて
いる。前記一方の透明電極3をデータ電極と称し、これ
と直交する背面電極6を走査電極と称する。このような
マトリクス構造を有するEL表示パネル1は、薄型平板
状で高輝度発光、しかも長寿命という優れた特性を備え
ている。
ルについて、図2のパネルの構造の一部を切り欠いて示
す斜視図によって説明する。表示パネル1は、たとえば
ガラス基板2の表面にIn2O3などで実現される複数の
帯状の透明電極3を平行に設け、この上にY2O3などの
誘電物質4aと、Mnなどの活性剤をドープしたZnS
から成るEL層5と、前記誘電物質4aと同じ誘電物質
4bとを、この順に蒸着法、スパッタリング法などによ
って500〜10000Åの膜厚に積層して薄膜3層構
造とし、その上に前記透明電極3と直交する方向に、A
l2O3から成る複数の帯状の背面電極6を平行に設けて
いる。前記一方の透明電極3をデータ電極と称し、これ
と直交する背面電極6を走査電極と称する。このような
マトリクス構造を有するEL表示パネル1は、薄型平板
状で高輝度発光、しかも長寿命という優れた特性を備え
ている。
【0022】図3は、EL表示パネルの電圧−輝度特性
を示すグラフである。EL表示パネルは、電極間に印加
される電圧が閾値電圧Vthのレベルを越えると、高輝
度で発光し、しかも長寿命という特性を備えている。本
発明では、たとえば238Vの比較的高いレベルの発光
電圧Vonを両極間に印加して発光させ、閾値電圧Vt
h(EL素子ではたとえば190V)以下のレベルを与
えることにより非発光状態とさせる。そのため本実施例
では、たとえばP駆動時には走査電極Yに238Vの正
の書込み電圧Vpを印加するとともに、データ電極Xに
0Vを印加して発光状態とし、たとえばN駆動時には走
査電極Yに−190Vの負の書込み電圧Vnを印加する
とともに、データ電極Xに48Vの変調電圧Vmを印加
して発光状態とする。またP駆動時には走査電極Yに2
38Vの正の書込み電圧Vpを印加するとともにデータ
電極Xに48Vの変調電圧Vmを印加して非発光状態と
し、N駆動時には走査電極Yに−190Vの負の書込み
電圧−Vnを印加し、データ電極Xに0Vの変調電圧V
mを印加して非発光状態とするものである。
を示すグラフである。EL表示パネルは、電極間に印加
される電圧が閾値電圧Vthのレベルを越えると、高輝
度で発光し、しかも長寿命という特性を備えている。本
発明では、たとえば238Vの比較的高いレベルの発光
電圧Vonを両極間に印加して発光させ、閾値電圧Vt
h(EL素子ではたとえば190V)以下のレベルを与
えることにより非発光状態とさせる。そのため本実施例
では、たとえばP駆動時には走査電極Yに238Vの正
の書込み電圧Vpを印加するとともに、データ電極Xに
0Vを印加して発光状態とし、たとえばN駆動時には走
査電極Yに−190Vの負の書込み電圧Vnを印加する
とともに、データ電極Xに48Vの変調電圧Vmを印加
して発光状態とする。またP駆動時には走査電極Yに2
38Vの正の書込み電圧Vpを印加するとともにデータ
電極Xに48Vの変調電圧Vmを印加して非発光状態と
し、N駆動時には走査電極Yに−190Vの負の書込み
電圧−Vnを印加し、データ電極Xに0Vの変調電圧V
mを印加して非発光状態とするものである。
【0023】図4は、図1に示されている表示装置11
の具体的構成を示す回路図である。走査駆動回路13に
は、シフトレジスタなどによって実現されるシフト回路
13aと、そのシフト出力で順次オンオフ制御されるス
イッチ回路YS1,YS2,…,YSjとが設けられて
いる。スイッチ回路YS1〜YSjは、高耐圧MOS型
FETなどのスイッチングトランジスタPT,NTのプ
ッシュプル接続で形成され、双方のドレインが共通に接
続された走査ラインLy1〜Lyjには、走査電極Y
1,Y2,…が個別に接続されている。走査駆動回路1
3は全体がIC(集積回路)によって一体化されてい
る。本実施例では、走査電極Y1〜Yjを1個の走査駆
動回路13によって走査させるようにしているけれど
も、たとえば走査電極を配列順に奇数と偶数に組分けし
て、グループ毎に交互に走査させるようにしてもよい。
の具体的構成を示す回路図である。走査駆動回路13に
は、シフトレジスタなどによって実現されるシフト回路
13aと、そのシフト出力で順次オンオフ制御されるス
イッチ回路YS1,YS2,…,YSjとが設けられて
いる。スイッチ回路YS1〜YSjは、高耐圧MOS型
FETなどのスイッチングトランジスタPT,NTのプ
ッシュプル接続で形成され、双方のドレインが共通に接
続された走査ラインLy1〜Lyjには、走査電極Y
1,Y2,…が個別に接続されている。走査駆動回路1
3は全体がIC(集積回路)によって一体化されてい
る。本実施例では、走査電極Y1〜Yjを1個の走査駆
動回路13によって走査させるようにしているけれど
も、たとえば走査電極を配列順に奇数と偶数に組分けし
て、グループ毎に交互に走査させるようにしてもよい。
【0024】電源ラインLpを介して、正の書込み電圧
Vpが前記スイッチングトランジスタPTに共通に供給
され、電源ラインLnを介して負の書込み電圧Vnがス
イッチングトランジスタNTに共通に供給される。シフ
ト回路13aは、入力される走査制御信号Syに応答し
て、スイッチ回路YS1,YS2,…を順次選択し、ス
イッチングトランジスタPT,NTのうちの一方を導通
させ、駆動ラインLy1,Ly2,…に正の書込み電圧
Vpまたは負の書込み電圧−Vnを導出して、対応する
走査電極Y1,Y2,…に印加する。
Vpが前記スイッチングトランジスタPTに共通に供給
され、電源ラインLnを介して負の書込み電圧Vnがス
イッチングトランジスタNTに共通に供給される。シフ
ト回路13aは、入力される走査制御信号Syに応答し
て、スイッチ回路YS1,YS2,…を順次選択し、ス
イッチングトランジスタPT,NTのうちの一方を導通
させ、駆動ラインLy1,Ly2,…に正の書込み電圧
Vpまたは負の書込み電圧−Vnを導出して、対応する
走査電極Y1,Y2,…に印加する。
【0025】データ電極駆動回路14には、スイッチ回
路XS1,XS2,…,XSiと、スイッチ回路XS1
〜XSiを個別にオンオフ制御するスイッチ選択回路1
4aとが設けられている。スイッチ回路XS1〜XSi
は、プッシュプル接続された一対のスイッチングトラン
ジスタUT,DTと、これらを個別にトリガするために
直列接続されたインバータUV,DVとで形成され、ス
イッチングトランジスタUT,DTのドレインが共通に
接続されたデータラインLx1,Lx2,…には、デー
タ電極X1,X2,…が個別に接続されている。データ
電極X1〜Xiの変調駆動に必要な変調電圧Vmは、変
調共通ラインLmを介して変調電圧回路15から供給さ
れる。スイッチ選択回路14aは、入力されるデータ制
御信号Sxに応答して、スイッチ回路XS1,XS2,
…のインバータUV,DVを介して前記スイッチングト
ランジスタUT,DTのうちの一方を導通させ、他方を
遮断させる。これによって個々のデータ電極X1,X
2,…には、変調電圧Vmが印加されるか、または接地
されて0Vが印加されて変調駆動が行われる。
路XS1,XS2,…,XSiと、スイッチ回路XS1
〜XSiを個別にオンオフ制御するスイッチ選択回路1
4aとが設けられている。スイッチ回路XS1〜XSi
は、プッシュプル接続された一対のスイッチングトラン
ジスタUT,DTと、これらを個別にトリガするために
直列接続されたインバータUV,DVとで形成され、ス
イッチングトランジスタUT,DTのドレインが共通に
接続されたデータラインLx1,Lx2,…には、デー
タ電極X1,X2,…が個別に接続されている。データ
電極X1〜Xiの変調駆動に必要な変調電圧Vmは、変
調共通ラインLmを介して変調電圧回路15から供給さ
れる。スイッチ選択回路14aは、入力されるデータ制
御信号Sxに応答して、スイッチ回路XS1,XS2,
…のインバータUV,DVを介して前記スイッチングト
ランジスタUT,DTのうちの一方を導通させ、他方を
遮断させる。これによって個々のデータ電極X1,X
2,…には、変調電圧Vmが印加されるか、または接地
されて0Vが印加されて変調駆動が行われる。
【0026】P駆動時とN駆動時とに、画素Aに印加さ
れる電圧の波形は、図5に示されている。波形図はいず
れもP駆動・発光、P駆動・非発光、N駆動・発光、N
駆動・非発光の4つの状態でのそれぞれの波形がこの順
に示されている。図5(1)はデータ電極Xに印加され
る変調電圧Vmの波形であり、そのレベルはたとえば4
8Vに設定されている。変調電圧VmはP駆動・非発光
時と、N駆動・発光時に、データ電極Xに印加され、後
にも述べるように、走査期間Tyの前後でVm/2のレ
ベルが導出され、充放電時のエネルギ損失の軽減化が図
られている。変調電圧VmはP駆動・発光時とN駆動・
非発光時とには出力されず、データ電極Xの電位は0V
に保たれる。
れる電圧の波形は、図5に示されている。波形図はいず
れもP駆動・発光、P駆動・非発光、N駆動・発光、N
駆動・非発光の4つの状態でのそれぞれの波形がこの順
に示されている。図5(1)はデータ電極Xに印加され
る変調電圧Vmの波形であり、そのレベルはたとえば4
8Vに設定されている。変調電圧VmはP駆動・非発光
時と、N駆動・発光時に、データ電極Xに印加され、後
にも述べるように、走査期間Tyの前後でVm/2のレ
ベルが導出され、充放電時のエネルギ損失の軽減化が図
られている。変調電圧VmはP駆動・発光時とN駆動・
非発光時とには出力されず、データ電極Xの電位は0V
に保たれる。
【0027】図5(2)は、走査電極Yに印加される正
の書込み電圧Vpと負の書込み電圧−Vnの波形であ
る。走査電極Yには、P駆動時には正の書込み電圧Vp
が、N駆動時には負の書込み電圧Vnがそれぞれ印加さ
れ、そのレベルはたとえばVp=238V,Vn=−1
90Vに設定されている。P駆動・非発光時とN駆動・
発光時とに見られる走査期間Tyの前後の波形は、図5
(1)に示される走査期間前後にデータ電極Xに印加さ
れる電圧が、画素Aの容量作用によって走査電極Y側に
誘導される結果生じるものである。
の書込み電圧Vpと負の書込み電圧−Vnの波形であ
る。走査電極Yには、P駆動時には正の書込み電圧Vp
が、N駆動時には負の書込み電圧Vnがそれぞれ印加さ
れ、そのレベルはたとえばVp=238V,Vn=−1
90Vに設定されている。P駆動・非発光時とN駆動・
発光時とに見られる走査期間Tyの前後の波形は、図5
(1)に示される走査期間前後にデータ電極Xに印加さ
れる電圧が、画素Aの容量作用によって走査電極Y側に
誘導される結果生じるものである。
【0028】図5(3)は、画素Aの両極に印加される
電圧波形である。P駆動時に変調電圧Vmが印加されず
データ電極Xの電位が0Vのときは、画素Aの両極間の
電圧は、正の書込み電圧Vpのレベルとなって発光す
る。データ電極Yに変調電圧Vmが印加されると、変調
電極Vmと書込み電圧Vpとが差し引き方向に画素Aに
印加され、そのレベル差が閾値電圧Vth(=190
V)のレベルとなるので非発光状態となる。またN駆動
時に変調電圧Vmが印加されると、画素Aには両者のレ
ベル和(Vn+Vn=238V)が、P駆動時とは逆向
きに印加され発光状態となる。変調電圧Vmが印加され
ず、データ電極Xの電位が0Vのときは、負の書込み電
圧Vnのみが画素Aに印加されるので、非発光状態とな
る。
電圧波形である。P駆動時に変調電圧Vmが印加されず
データ電極Xの電位が0Vのときは、画素Aの両極間の
電圧は、正の書込み電圧Vpのレベルとなって発光す
る。データ電極Yに変調電圧Vmが印加されると、変調
電極Vmと書込み電圧Vpとが差し引き方向に画素Aに
印加され、そのレベル差が閾値電圧Vth(=190
V)のレベルとなるので非発光状態となる。またN駆動
時に変調電圧Vmが印加されると、画素Aには両者のレ
ベル和(Vn+Vn=238V)が、P駆動時とは逆向
きに印加され発光状態となる。変調電圧Vmが印加され
ず、データ電極Xの電位が0Vのときは、負の書込み電
圧Vnのみが画素Aに印加されるので、非発光状態とな
る。
【0029】再び図4を参照して、変調駆動に必要な変
調電圧Vmを、データ駆動回路14に供給する変調電圧
回路15は、タイミング信号S1〜S4によって導通遮
断されるスイッチングトランジスタQ15a〜Q15d
と、ステップアップ用コンデンサCpと、過電圧抑制手
段であるツェナダイオードZDと、逆流阻止用ダイオー
ドD15a,D15bとで形成され、図示しない電源部
から前記変調電圧Vmの1/2レベルの変調電源電圧V
xが供給される。
調電圧Vmを、データ駆動回路14に供給する変調電圧
回路15は、タイミング信号S1〜S4によって導通遮
断されるスイッチングトランジスタQ15a〜Q15d
と、ステップアップ用コンデンサCpと、過電圧抑制手
段であるツェナダイオードZDと、逆流阻止用ダイオー
ドD15a,D15bとで形成され、図示しない電源部
から前記変調電圧Vmの1/2レベルの変調電源電圧V
xが供給される。
【0030】本発明で注目すべきは、ツェナダイオード
ZDを変調共通ラインLmと接地ラインLg間に接続
し、変調共通ラインLmの電位上昇を一定レベル以下に
抑制するようにしていることである。ツェナダイオード
ZDに、データ駆動回路14の耐圧レベル(たとえば6
0V)以下の、たとえば定格48Vのものを使用すれ
ば、変調共通ラインLmを介して進入する走査電極Y側
のレベルは、ツェナダイオードZDによってバイパスさ
れ、変調共通ラインLmの電位はツェナダイオードZD
の定格電圧レベル48V以上には上昇せず、データ駆動
回路14を過電圧による破壊から防止し、データ駆動回
路14を安全な環境下で動作させることができるのであ
る。
ZDを変調共通ラインLmと接地ラインLg間に接続
し、変調共通ラインLmの電位上昇を一定レベル以下に
抑制するようにしていることである。ツェナダイオード
ZDに、データ駆動回路14の耐圧レベル(たとえば6
0V)以下の、たとえば定格48Vのものを使用すれ
ば、変調共通ラインLmを介して進入する走査電極Y側
のレベルは、ツェナダイオードZDによってバイパスさ
れ、変調共通ラインLmの電位はツェナダイオードZD
の定格電圧レベル48V以上には上昇せず、データ駆動
回路14を過電圧による破壊から防止し、データ駆動回
路14を安全な環境下で動作させることができるのであ
る。
【0031】変調電圧回路15は、次のように動作す
る。第2タイミング信号S2と第3タイミング信号S3
とによって、トランジスタQ15b,Q15cが導通
し、ステップアップ用コンデンサCpは、変調電源電圧
VxすなわちVm/2のレベルに充電される。
る。第2タイミング信号S2と第3タイミング信号S3
とによって、トランジスタQ15b,Q15cが導通
し、ステップアップ用コンデンサCpは、変調電源電圧
VxすなわちVm/2のレベルに充電される。
【0032】次に上記タイミング信号S2,S3を断
ち、トランジスタQ15b,Q15cを遮断させるとと
もに、第1タイミング信号S1によってトランジスタQ
15aを導通させると、ステップアップ用コンデンサC
pに充電されている電圧Vm/2と、変調電源電圧Vx
(=Vm/2)とが直列に接続されて変調電圧Vmが生
成され、データ駆動回路14に出力される。
ち、トランジスタQ15b,Q15cを遮断させるとと
もに、第1タイミング信号S1によってトランジスタQ
15aを導通させると、ステップアップ用コンデンサC
pに充電されている電圧Vm/2と、変調電源電圧Vx
(=Vm/2)とが直列に接続されて変調電圧Vmが生
成され、データ駆動回路14に出力される。
【0033】その後1ラインの走査が終了すると、第2
タイミング信号S2によってトランジスタQ15bを導
通させ、表示パネル12の充電電荷を、変調共通ライン
Lmを介してコンデンサCpに充電させる。すなわち表
示パネル12側のエネルギがコンデンサCpに蓄積され
る。したがって次のサイクルでは、このコンデンサCp
に蓄積されているエネルギが変調電圧Vmの生成に利用
されるので、充放電時のエネルギ損失が減少し、電力消
費の低減化が図られることになる。
タイミング信号S2によってトランジスタQ15bを導
通させ、表示パネル12の充電電荷を、変調共通ライン
Lmを介してコンデンサCpに充電させる。すなわち表
示パネル12側のエネルギがコンデンサCpに蓄積され
る。したがって次のサイクルでは、このコンデンサCp
に蓄積されているエネルギが変調電圧Vmの生成に利用
されるので、充放電時のエネルギ損失が減少し、電力消
費の低減化が図られることになる。
【0034】本発明では、変調共通ラインLmと接地ラ
インLg間にツェナダイオードZDを接続しているの
で、前述したような走査電極Yのレベルが変調共通ライ
ンLmに誘導され、変調共通ラインLmの不所望な電位
上昇を防止し、データ駆動回路14を過電圧による破壊
から防止するとともに、回路の耐圧コストを引き下げる
ことができるのである。
インLg間にツェナダイオードZDを接続しているの
で、前述したような走査電極Yのレベルが変調共通ライ
ンLmに誘導され、変調共通ラインLmの不所望な電位
上昇を防止し、データ駆動回路14を過電圧による破壊
から防止するとともに、回路の耐圧コストを引き下げる
ことができるのである。
【0035】図6は、本発明の他の実施例による変調電
圧回路の構成を示す回路図である。この実施例による変
調電圧回路15aは、前掲図4に示されている変調電圧
回路15と類似の構成であり、対応する部分には同一参
照符を付してある。図6に示される変調電圧回路15a
が図4に示される変調電圧回路15と異なっているの
は、ツェナダイオードZDの接続場所であり、ツェナダ
イオードZDは、変調共通ラインLmに挿入されている
逆流阻止用ダイオードD15aと並列に接続されてい
る。したがって変調共通ラインLmに進入する走査電極
Y側の高電位は、ツェナダイオードZDを介して図示し
ない変調電源部側にバイパスされるので、変調共通ライ
ンLmの電位は、ツェナダイオードZDの定格電圧レベ
ル以上には上昇しない。これによってデータ駆動回路1
4が過電圧によって破壊されるのを防止することがで
き、信頼性が向上する。
圧回路の構成を示す回路図である。この実施例による変
調電圧回路15aは、前掲図4に示されている変調電圧
回路15と類似の構成であり、対応する部分には同一参
照符を付してある。図6に示される変調電圧回路15a
が図4に示される変調電圧回路15と異なっているの
は、ツェナダイオードZDの接続場所であり、ツェナダ
イオードZDは、変調共通ラインLmに挿入されている
逆流阻止用ダイオードD15aと並列に接続されてい
る。したがって変調共通ラインLmに進入する走査電極
Y側の高電位は、ツェナダイオードZDを介して図示し
ない変調電源部側にバイパスされるので、変調共通ライ
ンLmの電位は、ツェナダイオードZDの定格電圧レベ
ル以上には上昇しない。これによってデータ駆動回路1
4が過電圧によって破壊されるのを防止することがで
き、信頼性が向上する。
【0036】図7は、本発明のさらに他の実施例による
変調電圧回路の構成を示す回路図である。この実施例に
よる変調電圧回路15bが、前記図4に示される変調電
圧回路15および図6に示される変調電圧回路15aと
異なっているのは、ステップアップ用コンデンサを持た
ず、電圧の異なる2つの電源PS1,PS2を用いてい
ることである。第1電源PS1の電圧Vx1はたとえば
48Vであり、第2電源PS2の電圧Vx2はたとえば
24Vである。
変調電圧回路の構成を示す回路図である。この実施例に
よる変調電圧回路15bが、前記図4に示される変調電
圧回路15および図6に示される変調電圧回路15aと
異なっているのは、ステップアップ用コンデンサを持た
ず、電圧の異なる2つの電源PS1,PS2を用いてい
ることである。第1電源PS1の電圧Vx1はたとえば
48Vであり、第2電源PS2の電圧Vx2はたとえば
24Vである。
【0037】変調電圧回路15bは、タイミング信号S
11〜S13によって導通遮断されるスイッチングトラ
ンジスタQ15f〜Q15hと、ツェナダイオードZD
と、逆流阻止用ダイオードD15e,D15fとで形成
され、前記第1電源PS1と第2電源PS2から電圧V
x1,Vx2が供給される。
11〜S13によって導通遮断されるスイッチングトラ
ンジスタQ15f〜Q15hと、ツェナダイオードZD
と、逆流阻止用ダイオードD15e,D15fとで形成
され、前記第1電源PS1と第2電源PS2から電圧V
x1,Vx2が供給される。
【0038】変調電圧回路15bは、次のように動作す
る。第2タイミング信号S12によって、トランジスタ
Q15gが導通し、第2電源PS2の電圧Vx2がダイ
オードD15fを介して変調共通ラインLmと接地ライ
ンLg間に印加され、データ駆動回路14を介して選択
されたデータ電極Xに供給される。次いで第2タイミン
グ信号S12を断つてトランジスタQ15gを遮断させ
るとともに、第1タイミング信号S11によってトラン
ジスタQ15fを導通させる。第1電源PS1の電圧V
x1がダイオードD15eを介して変調共通ラインLm
と接地ラインLg間に印加され、データ駆動回路14を
介して選択されたデータ電極Xに供給される。このとき
データ電極Xには先の電圧Vx2が充電されているの
で、電圧Vx1を印加する際のエネルギは、電圧Vx1
を直接印加する場合に比べて減少し、電力消費を低減さ
せることができる。
る。第2タイミング信号S12によって、トランジスタ
Q15gが導通し、第2電源PS2の電圧Vx2がダイ
オードD15fを介して変調共通ラインLmと接地ライ
ンLg間に印加され、データ駆動回路14を介して選択
されたデータ電極Xに供給される。次いで第2タイミン
グ信号S12を断つてトランジスタQ15gを遮断させ
るとともに、第1タイミング信号S11によってトラン
ジスタQ15fを導通させる。第1電源PS1の電圧V
x1がダイオードD15eを介して変調共通ラインLm
と接地ラインLg間に印加され、データ駆動回路14を
介して選択されたデータ電極Xに供給される。このとき
データ電極Xには先の電圧Vx2が充電されているの
で、電圧Vx1を印加する際のエネルギは、電圧Vx1
を直接印加する場合に比べて減少し、電力消費を低減さ
せることができる。
【0039】この実施例の変調電圧回路15bはステッ
プアップ用コンデンサが使用されていないが、データ電
極Xによってコンデンサの一方の極が形成され、走査電
極Yとの間の静電容量によって、走査電極Y側に印加さ
れる電圧が誘導され、データ電極Xに接続されている変
調共通ラインLmの電位が上昇しようとする。しかしな
がら、第1電源PS1と変調共通ラインLmの間にツェ
ナーダイオードZDが接続されているので、変調ライン
Lmに進入する走査電極Y側の高電位は、ツェナダイオ
ードZDを介して第1電源PS1側にバイパスされるの
で、変調共通ラインLmの電位上昇が抑制され、データ
駆動回路14が過電圧によって破壊されるのを防止する
ことができるのである。なおツェナーダイオードZD
は、図4に示される実施例と同様に、変調ラインLmと
接地ラインLgの間に接続するようにしてもよい。
プアップ用コンデンサが使用されていないが、データ電
極Xによってコンデンサの一方の極が形成され、走査電
極Yとの間の静電容量によって、走査電極Y側に印加さ
れる電圧が誘導され、データ電極Xに接続されている変
調共通ラインLmの電位が上昇しようとする。しかしな
がら、第1電源PS1と変調共通ラインLmの間にツェ
ナーダイオードZDが接続されているので、変調ライン
Lmに進入する走査電極Y側の高電位は、ツェナダイオ
ードZDを介して第1電源PS1側にバイパスされるの
で、変調共通ラインLmの電位上昇が抑制され、データ
駆動回路14が過電圧によって破壊されるのを防止する
ことができるのである。なおツェナーダイオードZD
は、図4に示される実施例と同様に、変調ラインLmと
接地ラインLgの間に接続するようにしてもよい。
【0040】
【発明の効果】以上のように、本発明による表示装置
は、マトリクス型表示パネルを形成する複数のデータ電
極の変調駆動に必要な変調電圧を、過電圧抑制手段が設
けられている変調電圧回路からデータ電極駆動回路に供
給するようにしたので、データ駆動回路の変調電圧供給
ラインの電位は、前記過電圧抑制手段によって予め定め
られるレベル以上に上昇することはなく、したがってデ
ータ駆動回路は耐圧レベル以下の安全な環境下で動作
し、表示装置の信頼性が向上するとともに、駆動回路な
どの耐圧に要するコストを引き下げることができる効果
大なるものである。
は、マトリクス型表示パネルを形成する複数のデータ電
極の変調駆動に必要な変調電圧を、過電圧抑制手段が設
けられている変調電圧回路からデータ電極駆動回路に供
給するようにしたので、データ駆動回路の変調電圧供給
ラインの電位は、前記過電圧抑制手段によって予め定め
られるレベル以上に上昇することはなく、したがってデ
ータ駆動回路は耐圧レベル以下の安全な環境下で動作
し、表示装置の信頼性が向上するとともに、駆動回路な
どの耐圧に要するコストを引き下げることができる効果
大なるものである。
【図1】本発明の一実施例である表示装置の構成を示す
ブロック図である。
ブロック図である。
【図2】本発明に適用される表示パネルの構造を一部切
り欠いて示す斜視図である。
り欠いて示す斜視図である。
【図3】図2図示の表示パネルの電圧−輝度特性を示す
グラフである。
グラフである。
【図4】図1図示の回路構成を示す回路図である。
【図5】本実施例の表示装置の走査電極、データ電極お
よび画素に印加される電圧波形を示す波形図である。
よび画素に印加される電圧波形を示す波形図である。
【図6】本発明の他の実施例による変調電圧回路の構成
を示す回路図である。
を示す回路図である。
【図7】本発明のさらに他の実施例による変調電圧回路
の構成を示す回路図である。
の構成を示す回路図である。
【図8】従来技術による表示装置の回路構成を示す回路
図である。
図である。
【図9】他の従来技術によるデータ駆動回路の構成を示
す回路図である。
す回路図である。
11 表示装置 12 表示パネル 13 走査駆動回路 14 データ駆動回路 15,15a,15b 変調電圧回路 A 画素 Cp ステップアップ用コンデンサ Lx1〜Lxi データライン Ly1〜Lyj 走査ライン Lm 変調共通ライン Vm 変調電圧 Vn 負の書込み電圧 Vp 正の書込み電圧 X1〜Xi データ電極 Y1〜Yj 走査電極 ZD ツェナダイオード
Claims (1)
- 【請求項1】 複数の走査電極と複数のデータ電極とが
互いに交差して配列され、電極の交差部分が画素とされ
るマトリクス型表示パネルと、 走査電極を線順次走査し、選択される走査電極ごとに正
または負の走査電圧を印加して交流駆動を行う走査電極
駆動回路と、 前記交流駆動に必要なレベルの正と負の走査電圧を供給
する走査電極電源と、 前記線順次走査によって選択される走査電極上の画素に
表示すべき表示データに対応して前記複数のデータ電極
に変調電圧を印加して変調駆動するデータ電極駆動回路
と、 前記変調駆動に必要なレベルの変調電圧を生成して前記
データ電極駆動回路に供給する変調電圧回路とを備える
表示装置において、 前記変調電圧回路は、前記走査電圧の誘導による前記デ
ータ電極駆動回路側の電位上昇を抑制するための過電圧
抑制手段が設けられていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23840393A JP3058543B2 (ja) | 1993-09-24 | 1993-09-24 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23840393A JP3058543B2 (ja) | 1993-09-24 | 1993-09-24 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0792931A true JPH0792931A (ja) | 1995-04-07 |
JP3058543B2 JP3058543B2 (ja) | 2000-07-04 |
Family
ID=17029689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23840393A Expired - Fee Related JP3058543B2 (ja) | 1993-09-24 | 1993-09-24 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3058543B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137295A1 (ja) * | 2005-06-23 | 2006-12-28 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2567606T3 (es) * | 2012-10-18 | 2016-04-25 | I.G. Cardboard Technologies Ltd. | Elemento estructural que comprende cartón |
-
1993
- 1993-09-24 JP JP23840393A patent/JP3058543B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137295A1 (ja) * | 2005-06-23 | 2006-12-28 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
US8188991B2 (en) | 2005-06-23 | 2012-05-29 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3058543B2 (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3594856B2 (ja) | アクティブマトリクス型表示装置 | |
US5006838A (en) | Thin film EL display panel drive circuit | |
US4962374A (en) | Thin film el display panel drive circuit | |
JP2000356972A (ja) | 発光パネルの駆動装置及び方法 | |
JPH07109798B2 (ja) | 薄膜el表示装置の駆動回路 | |
KR960016720B1 (ko) | 상대전위차를 이용한 교류구동형 박막 전계발광소자 구동회로 | |
JP2682886B2 (ja) | 表示装置の駆動方法 | |
JPH0746266B2 (ja) | 薄膜elディスプレイユニットの駆動方法および駆動回路 | |
JPH0528387B2 (ja) | ||
JP2647859B2 (ja) | 薄膜el表示装置 | |
JP3058543B2 (ja) | 表示装置 | |
JP2914234B2 (ja) | El表示装置 | |
JP3039378B2 (ja) | El表示装置 | |
JP2619027B2 (ja) | 表示装置の駆動方法および装置 | |
JPH0634153B2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2619083B2 (ja) | 表示装置の駆動方法 | |
JPH0683284A (ja) | El表示装置 | |
JP2002023695A (ja) | El表示装置 | |
JP2003228325A (ja) | 有機エレクトロルミネッセンス素子の発光回路及び表示装置 | |
JP2007279143A (ja) | 表示装置 | |
JP2664422B2 (ja) | 表示装置の駆動方法 | |
KR100643563B1 (ko) | 능동행렬 유기전기발광소자 | |
KR20020031882A (ko) | 발광소자의 구동제어회로 및 그 방법 | |
JP2003228326A (ja) | 有機エレクトロルミネッセンス素子の発光回路及び表示装置 | |
WO2003065334A2 (en) | Light emitting circuit for organic electroluminescence element and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080421 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090421 |
|
LAPS | Cancellation because of no payment of annual fees |