JPH0786656A - 圧電薄膜素子 - Google Patents
圧電薄膜素子Info
- Publication number
- JPH0786656A JPH0786656A JP5193003A JP19300393A JPH0786656A JP H0786656 A JPH0786656 A JP H0786656A JP 5193003 A JP5193003 A JP 5193003A JP 19300393 A JP19300393 A JP 19300393A JP H0786656 A JPH0786656 A JP H0786656A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- thin film
- film
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/14—Structure thereof only for on-demand ink jet heads
- B41J2/14201—Structure of print heads with piezoelectric elements
- B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
- B41J2002/14258—Multi layer thin film type piezoelectric element
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁耐圧が高く且つ経時変化のない優れた圧
電薄膜素子を提供すること、更に耐久性に優れ、実用価
値の高い圧電薄膜素子を提供すること。 【構成】 第一の発明は、基板表面に少なくとも下電
極、圧電体薄膜３，４からなる圧電体層及び上電極の３
層構成で形成される圧電薄膜素子において、圧電体層１
０が窒化アルミ薄膜３及び酸化亜鉛薄膜４からなる積層
膜で形成されていることを特徴とする圧電薄膜素子、第
二の発明は、基板表面に少なくとも下電極、下部圧電体
層、中電極、上部圧電体層及び上電極の５層構成で形成
される圧電薄膜素子において、下部圧電体層が窒化アル
ミ薄膜及び酸化亜鉛薄膜からなる積層膜又は酸化亜鉛薄
膜で形成され、且つ上部圧電体層が窒化アルミ薄膜及び
酸化亜鉛薄膜からなる積層膜又は窒化アルミ薄膜で形成
されていることを特徴とする圧電薄膜素子。
電薄膜素子を提供すること、更に耐久性に優れ、実用価
値の高い圧電薄膜素子を提供すること。 【構成】 第一の発明は、基板表面に少なくとも下電
極、圧電体薄膜３，４からなる圧電体層及び上電極の３
層構成で形成される圧電薄膜素子において、圧電体層１
０が窒化アルミ薄膜３及び酸化亜鉛薄膜４からなる積層
膜で形成されていることを特徴とする圧電薄膜素子、第
二の発明は、基板表面に少なくとも下電極、下部圧電体
層、中電極、上部圧電体層及び上電極の５層構成で形成
される圧電薄膜素子において、下部圧電体層が窒化アル
ミ薄膜及び酸化亜鉛薄膜からなる積層膜又は酸化亜鉛薄
膜で形成され、且つ上部圧電体層が窒化アルミ薄膜及び
酸化亜鉛薄膜からなる積層膜又は窒化アルミ薄膜で形成
されていることを特徴とする圧電薄膜素子。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロメカニクス等
に応用される逆圧電効果により機械エネルギーを得る圧
電薄膜素子に関する。
に応用される逆圧電効果により機械エネルギーを得る圧
電薄膜素子に関する。
【０００２】
【従来の技術】従来、圧電薄膜素子の圧電層を形成する
圧電体薄膜には、酸化亜鉛（以下ＺｎＯで表わす）薄膜
が広く用いられている。ＺｎＯは、マグネトロンスパッ
タ法や蒸着法によって、条件をよくコントロールすれ
ば、良好なＣ軸配向の膜が比較的簡単に得られ、良好な
圧電性が得られることがよく知られている。又、近年、
半導体プロセス技術を背景にして、半導体を機械的構造
体として用いた、半導体圧力センサー、半導体加速度セ
ンサー及びマイクロアクチュエーター等の機械的電気素
子（マイクロメカニクス）が脚光を浴びるようになって
きた。かかる機械的電気素子の特長としては、小型で且
つ高精度の機械機構部品を提供出来ること、及び半導体
ウエハと同素材のＳｉを基板に用いている為、Ｓｉウエ
ハ上に素子と電気回路とを一体化出来ることが挙げられ
る。更に、半導体プロセスをベースに作製することで、
半導体プロセスのバッチ処理による生産性の向上を期待
することが出来る。
圧電体薄膜には、酸化亜鉛（以下ＺｎＯで表わす）薄膜
が広く用いられている。ＺｎＯは、マグネトロンスパッ
タ法や蒸着法によって、条件をよくコントロールすれ
ば、良好なＣ軸配向の膜が比較的簡単に得られ、良好な
圧電性が得られることがよく知られている。又、近年、
半導体プロセス技術を背景にして、半導体を機械的構造
体として用いた、半導体圧力センサー、半導体加速度セ
ンサー及びマイクロアクチュエーター等の機械的電気素
子（マイクロメカニクス）が脚光を浴びるようになって
きた。かかる機械的電気素子の特長としては、小型で且
つ高精度の機械機構部品を提供出来ること、及び半導体
ウエハと同素材のＳｉを基板に用いている為、Ｓｉウエ
ハ上に素子と電気回路とを一体化出来ることが挙げられ
る。更に、半導体プロセスをベースに作製することで、
半導体プロセスのバッチ処理による生産性の向上を期待
することが出来る。
【０００３】以上の様な機械的電気素子の中で、特に、
圧電体薄膜を利用したものとしてはカンチレバー型圧電
バイモルフ素子が挙げられる。これは非常に微細な動き
を制御することが可能である為、原子レベル及び分子レ
ベルで直接観察することが出来る走査型トンネル顕微鏡
（以下ＳＴＭと称す。）に応用されている。例えば、ス
タンフォード大学のクエート等により提案されたカンチ
レバー型圧電素子を用いたＳＴＭプローブが挙げられる
（ＩＥＥＥ Micro Electro Mechanical Systems、
ｐｌ８８−１９９、Ｆｅｂ．１９９０）。これは図５に
示す様に、Ｓｉウエハ基板８１の裏面を一部除去してＳ
ｉメンブレンを形成し、表面にアルミニウム（Ａｌ）８
３と酸化亜鉛（ＺｎＯ）８４の薄膜を順次積層し、バイ
モルフのカンチレバーを形成した後、裏面から反応性の
ドライエッチによりＳｉメンブレンとＳｉウエハ表面の
エッチングの保護膜（シリコン窒化膜）を除去して、Ｓ
ＴＭプローブ変位用のバイモルフカンチレバー型圧電素
子を作製している。上記の様なカンチレバーの上面自由
端部に、トンネル電流検知用マイクロティップ８２を取
り付け、圧電体薄膜ＺｎＯの逆圧電効果を利用してＸＹ
Ｚ方向に走査し、良好なＳＴＭ像を得ている。
圧電体薄膜を利用したものとしてはカンチレバー型圧電
バイモルフ素子が挙げられる。これは非常に微細な動き
を制御することが可能である為、原子レベル及び分子レ
ベルで直接観察することが出来る走査型トンネル顕微鏡
（以下ＳＴＭと称す。）に応用されている。例えば、ス
タンフォード大学のクエート等により提案されたカンチ
レバー型圧電素子を用いたＳＴＭプローブが挙げられる
（ＩＥＥＥ Micro Electro Mechanical Systems、
ｐｌ８８−１９９、Ｆｅｂ．１９９０）。これは図５に
示す様に、Ｓｉウエハ基板８１の裏面を一部除去してＳ
ｉメンブレンを形成し、表面にアルミニウム（Ａｌ）８
３と酸化亜鉛（ＺｎＯ）８４の薄膜を順次積層し、バイ
モルフのカンチレバーを形成した後、裏面から反応性の
ドライエッチによりＳｉメンブレンとＳｉウエハ表面の
エッチングの保護膜（シリコン窒化膜）を除去して、Ｓ
ＴＭプローブ変位用のバイモルフカンチレバー型圧電素
子を作製している。上記の様なカンチレバーの上面自由
端部に、トンネル電流検知用マイクロティップ８２を取
り付け、圧電体薄膜ＺｎＯの逆圧電効果を利用してＸＹ
Ｚ方向に走査し、良好なＳＴＭ像を得ている。
【０００４】
【発明が解決しようとする課題】従来、圧電体薄膜とし
て用いられているＺｎＯは、バルク単結晶の場合、圧電
定数ｄ31＝−５．４３ｐＣ／Ｎ、ｄ33＝１１．７ｐＣ／
Ｎと比較的高い値を持つ。これはＰＺＴ等に比べると圧
電性は低い。しかし、マイクロメカニクス等への応用を
考えた場合に、ＺｎＯはＳｉとのモノリシック化が容易
であり、この点からＺｎＯ薄膜は広く用いられている。
一般に圧電特性を有する材料は、薄膜化を行うと低い電
圧でも充分な駆動が可能であるというメリットがある。
しかし、ＺｎＯ薄膜は酸素欠損型半導体である為、抵抗
率及び絶縁耐圧が低いという問題がある。例えば、前記
した走査型トンネル顕微鏡に用いられるカンチレバー型
圧電素子の圧電体薄膜にＺｎＯを用いると、駆動させる
為の信号がトンネル電流を検出する信号にのってしま
い、クロストークを発生してしまうという問題点があ
る。又、ＺｎＯは吸水性の高い材料である為、実用化を
考えると耐久性の点から不安な面もある。従って、本発
明の目的は、上記の従来技術の問題点を解決し、抵抗率
及び絶縁耐圧が高く、且つ経時変化のない優れた圧電薄
膜素子を提供することにある。又、本発明の別の目的
は、耐久性に優れ、実用価値の高い圧電薄膜素子を提供
することにある。
て用いられているＺｎＯは、バルク単結晶の場合、圧電
定数ｄ31＝−５．４３ｐＣ／Ｎ、ｄ33＝１１．７ｐＣ／
Ｎと比較的高い値を持つ。これはＰＺＴ等に比べると圧
電性は低い。しかし、マイクロメカニクス等への応用を
考えた場合に、ＺｎＯはＳｉとのモノリシック化が容易
であり、この点からＺｎＯ薄膜は広く用いられている。
一般に圧電特性を有する材料は、薄膜化を行うと低い電
圧でも充分な駆動が可能であるというメリットがある。
しかし、ＺｎＯ薄膜は酸素欠損型半導体である為、抵抗
率及び絶縁耐圧が低いという問題がある。例えば、前記
した走査型トンネル顕微鏡に用いられるカンチレバー型
圧電素子の圧電体薄膜にＺｎＯを用いると、駆動させる
為の信号がトンネル電流を検出する信号にのってしま
い、クロストークを発生してしまうという問題点があ
る。又、ＺｎＯは吸水性の高い材料である為、実用化を
考えると耐久性の点から不安な面もある。従って、本発
明の目的は、上記の従来技術の問題点を解決し、抵抗率
及び絶縁耐圧が高く、且つ経時変化のない優れた圧電薄
膜素子を提供することにある。又、本発明の別の目的
は、耐久性に優れ、実用価値の高い圧電薄膜素子を提供
することにある。
【０００５】
【課題を解決する為の手段】上記の目的は、以下の本発
明によって達成される。即ち、本発明は二発明からな
り、第一の発明は、基板表面に少なくとも下電極、圧電
体薄膜からなる圧電体層及び上電極の３層構成で形成さ
れる圧電薄膜素子において、圧電体層が窒化アルミ薄膜
及び酸化亜鉛薄膜からなる積層膜で形成されていること
を特徴とする圧電薄膜素子であり、第二の発明は、基板
表面に少なくとも下電極、下部圧電体層、中電極、上部
圧電体層及び上電極の５層構成で形成される圧電薄膜素
子において、下部圧電体層が窒化アルミ薄膜及び酸化亜
鉛薄膜からなる積層膜又は酸化亜鉛薄膜で形成され、且
つ上部圧電体層が窒化アルミ薄膜及び酸化亜鉛薄膜から
なる積層膜又は窒化アルミ薄膜で形成されていることを
特徴とする圧電薄膜素子である。
明によって達成される。即ち、本発明は二発明からな
り、第一の発明は、基板表面に少なくとも下電極、圧電
体薄膜からなる圧電体層及び上電極の３層構成で形成さ
れる圧電薄膜素子において、圧電体層が窒化アルミ薄膜
及び酸化亜鉛薄膜からなる積層膜で形成されていること
を特徴とする圧電薄膜素子であり、第二の発明は、基板
表面に少なくとも下電極、下部圧電体層、中電極、上部
圧電体層及び上電極の５層構成で形成される圧電薄膜素
子において、下部圧電体層が窒化アルミ薄膜及び酸化亜
鉛薄膜からなる積層膜又は酸化亜鉛薄膜で形成され、且
つ上部圧電体層が窒化アルミ薄膜及び酸化亜鉛薄膜から
なる積層膜又は窒化アルミ薄膜で形成されていることを
特徴とする圧電薄膜素子である。
【０００６】
【好ましい実施態様】次に好ましい実施態様を挙げて本
発明を更に詳細に説明する。本発明の第一の発明の特徴
は、圧電薄膜素子を構成する圧電体層を、窒化アルミ
（以下ＡｌＮと表わす）薄膜及びＺｎＯ薄膜からなる積
層膜で形成したことにある。又、本発明の第二の発明の
特徴は、圧電薄膜素子を構成する２層の圧電体層を、夫
々ＡｌＮ薄膜及びＺｎＯ薄膜からなる積層膜で形成する
か、一方をＡｌＮ薄膜で形成し、他方をＺｎＯ薄膜で形
成したことにある。即ち、圧電薄膜素子の圧電層をＺｎ
Ｏの圧電体薄膜にＡｌＮ薄膜を併用して形成することに
より、従来技術の問題点の解決を図ったものである。
発明を更に詳細に説明する。本発明の第一の発明の特徴
は、圧電薄膜素子を構成する圧電体層を、窒化アルミ
（以下ＡｌＮと表わす）薄膜及びＺｎＯ薄膜からなる積
層膜で形成したことにある。又、本発明の第二の発明の
特徴は、圧電薄膜素子を構成する２層の圧電体層を、夫
々ＡｌＮ薄膜及びＺｎＯ薄膜からなる積層膜で形成する
か、一方をＡｌＮ薄膜で形成し、他方をＺｎＯ薄膜で形
成したことにある。即ち、圧電薄膜素子の圧電層をＺｎ
Ｏの圧電体薄膜にＡｌＮ薄膜を併用して形成することに
より、従来技術の問題点の解決を図ったものである。
【０００７】従来、絶縁破壊は、薄膜の誘電損失による
熱的破壊に原因することが知られているが、絶縁耐圧の
低下は、抵抗率に起因する誘電損失が原因であると考え
られる。作製条件によって異なるが、マグネトロンスパ
ッタ法におけるＺｎＯ薄膜の比抵抗は、ρ＝１０5 〜１
０8 Ω・ｃｍであり、同方法におけるＡｌＮの比抵抗
は、ρ＝１０8 〜１０11Ω・ｃｍである。従って、絶縁
耐圧の向上はＡｌＮ薄膜をＺｎＯ薄膜に併用することで
解決することが出来る。更に、ＡｌＮはＺｎＯに比べて
吸水性が少なく、耐久性も高い為、実用性にも優れる。
一方、圧電性においては、ＺｎＯのｄ31＝−５．４ｐＣ
／Ｎ、ｄ33＝１１．７ｐＣ／Ｎ（バルク値）に比べてＡ
ｌＮは、ｄ31＝−２．０ｐＣ／Ｎ、ｄ33＝５ｐＣ／Ｎ程
度と、半分程度になる。一般に薄膜では、格子欠陥等に
よりバルク値よりも若干低下するのが通常であるが、Ａ
ｌＮはＺｎＯよりも圧電性が低いので、絶縁耐圧或は耐
久性を上げようとすると圧電性が低くなる為、両者のト
レードオフが重要となる。
熱的破壊に原因することが知られているが、絶縁耐圧の
低下は、抵抗率に起因する誘電損失が原因であると考え
られる。作製条件によって異なるが、マグネトロンスパ
ッタ法におけるＺｎＯ薄膜の比抵抗は、ρ＝１０5 〜１
０8 Ω・ｃｍであり、同方法におけるＡｌＮの比抵抗
は、ρ＝１０8 〜１０11Ω・ｃｍである。従って、絶縁
耐圧の向上はＡｌＮ薄膜をＺｎＯ薄膜に併用することで
解決することが出来る。更に、ＡｌＮはＺｎＯに比べて
吸水性が少なく、耐久性も高い為、実用性にも優れる。
一方、圧電性においては、ＺｎＯのｄ31＝−５．４ｐＣ
／Ｎ、ｄ33＝１１．７ｐＣ／Ｎ（バルク値）に比べてＡ
ｌＮは、ｄ31＝−２．０ｐＣ／Ｎ、ｄ33＝５ｐＣ／Ｎ程
度と、半分程度になる。一般に薄膜では、格子欠陥等に
よりバルク値よりも若干低下するのが通常であるが、Ａ
ｌＮはＺｎＯよりも圧電性が低いので、絶縁耐圧或は耐
久性を上げようとすると圧電性が低くなる為、両者のト
レードオフが重要となる。
【０００８】
【実施例】以下、実施例を用いて本発明を具体的に詳述
する。実施例１ 本発明の第一の発明の圧電薄膜素子について、図１に示
す断面模式図に基づき説明する。図１に示す様に、本発
明の圧電薄膜素子は、基本的に、Ｓｉ基板１上に形成さ
れた下部電極２、圧電層１０及び上部電極６の３層で構
成される。そして、圧電層１０は、ＡｌＮ圧電体薄膜
３、ＺｎＯ圧電体薄膜４、ＡｌＮ圧電体薄膜５からなる
積層膜で構成されている。尚、これは例示であって、Ａ
ｌＮとＺｎＯからなる積層膜で構成されていれば、本実
施例のものに限定されずいかなるものでもよいのは勿論
である。次に、上記の様な構成の本発明の圧電薄膜素子
の作成方法について述べる。先ず、厚さ３μｍの熱酸化
膜を有するＳｉ基板１に、イオンビームスパッタ法によ
り、厚さ２ｎｍのＴｉの密着層を持つＰｔ薄膜（０．１
μｍ）を蒸着し、下部電極２を形成する。次にこの上
に、マグネトロンスパッタ法によりＡｌＮ及びＺｎＯを
夫々蒸着し、圧電体層１０を形成した。これらは、マグ
ネトロンスパッタ装置内でターゲットを交換することに
よって、以下の製膜条件で交互に積層した。マグネトロ
ンスパッタ法によるＡｌＮの蒸着条件としては、ターゲ
ットとしてＡｌを用い、基板温度２００℃、Ａｒ：Ｎ2
＝１：１の雰囲気下で、１．５Ｐａで成膜速度０．２ｎ
ｍ／ｓｅｃの条件で成膜した。又、ＺｎＯの蒸着条件と
しては、ターゲットとしてＺｎＯを用い、基板温度２０
０℃、Ａｒ：Ｏ2 ＝１：１の雰囲気下で、２．０Ｐａ、
成膜速度０．２ｎｍ／ｓｅｃの条件で成膜した。この様
な条件により良好なＣ軸配向膜が得られる。上記の条件
に従い、先ず、下部電極２の上に、ＡｌＮを膜厚０．１
μｍとなる様に蒸着してＡｌＮ圧電体薄膜３を形成した
後、この上にＺｎＯを膜厚０．３μｍとなる様に蒸着し
てＺｎＯ圧電体薄膜４を形成する。更に、ＺｎＯ圧電体
薄膜４の上に再度ＡｌＮを膜厚０．１μｍとなる様に蒸
着してＡｌＮ圧電体薄膜５を形成し、本発明の圧電体薄
膜素子の３層が積層された圧電体層１０を形成した。そ
の後、これを所望の形状にパターニングした後、上電極
５として金を真空蒸着によって膜厚０．１μｍになる様
にこの上に形成して、実施例１の圧電薄膜素子を得た。
する。実施例１ 本発明の第一の発明の圧電薄膜素子について、図１に示
す断面模式図に基づき説明する。図１に示す様に、本発
明の圧電薄膜素子は、基本的に、Ｓｉ基板１上に形成さ
れた下部電極２、圧電層１０及び上部電極６の３層で構
成される。そして、圧電層１０は、ＡｌＮ圧電体薄膜
３、ＺｎＯ圧電体薄膜４、ＡｌＮ圧電体薄膜５からなる
積層膜で構成されている。尚、これは例示であって、Ａ
ｌＮとＺｎＯからなる積層膜で構成されていれば、本実
施例のものに限定されずいかなるものでもよいのは勿論
である。次に、上記の様な構成の本発明の圧電薄膜素子
の作成方法について述べる。先ず、厚さ３μｍの熱酸化
膜を有するＳｉ基板１に、イオンビームスパッタ法によ
り、厚さ２ｎｍのＴｉの密着層を持つＰｔ薄膜（０．１
μｍ）を蒸着し、下部電極２を形成する。次にこの上
に、マグネトロンスパッタ法によりＡｌＮ及びＺｎＯを
夫々蒸着し、圧電体層１０を形成した。これらは、マグ
ネトロンスパッタ装置内でターゲットを交換することに
よって、以下の製膜条件で交互に積層した。マグネトロ
ンスパッタ法によるＡｌＮの蒸着条件としては、ターゲ
ットとしてＡｌを用い、基板温度２００℃、Ａｒ：Ｎ2
＝１：１の雰囲気下で、１．５Ｐａで成膜速度０．２ｎ
ｍ／ｓｅｃの条件で成膜した。又、ＺｎＯの蒸着条件と
しては、ターゲットとしてＺｎＯを用い、基板温度２０
０℃、Ａｒ：Ｏ2 ＝１：１の雰囲気下で、２．０Ｐａ、
成膜速度０．２ｎｍ／ｓｅｃの条件で成膜した。この様
な条件により良好なＣ軸配向膜が得られる。上記の条件
に従い、先ず、下部電極２の上に、ＡｌＮを膜厚０．１
μｍとなる様に蒸着してＡｌＮ圧電体薄膜３を形成した
後、この上にＺｎＯを膜厚０．３μｍとなる様に蒸着し
てＺｎＯ圧電体薄膜４を形成する。更に、ＺｎＯ圧電体
薄膜４の上に再度ＡｌＮを膜厚０．１μｍとなる様に蒸
着してＡｌＮ圧電体薄膜５を形成し、本発明の圧電体薄
膜素子の３層が積層された圧電体層１０を形成した。そ
の後、これを所望の形状にパターニングした後、上電極
５として金を真空蒸着によって膜厚０．１μｍになる様
にこの上に形成して、実施例１の圧電薄膜素子を得た。
【０００９】比較例１ 圧電体層として、膜厚０．５μｍのＺｎＯのみからなる
圧電体薄膜を形成した以外は実施例１と同様にして、従
来のＡｌＮ層が積層されていない圧電薄膜素子を作製し
た。
圧電体薄膜を形成した以外は実施例１と同様にして、従
来のＡｌＮ層が積層されていない圧電薄膜素子を作製し
た。
【００１０】上記の様にして得られた実施例１及び比較
例１の圧電薄膜素子の上電極５と下電極２に直流電圧を
加え、絶縁耐圧を調べた。更に、劣化性を調べる為に、
これらの素子を温度６０℃、湿度８０％の雰囲気下に１
週間放置し、加速試験を行った。表１に、実施例１及び
比較例１の圧電薄膜素子における各試験結果を示す。こ
の結果、実施例１で得られた本発明の圧電薄膜素子は、
比較例１の従来の圧電薄膜素子に比べ、絶縁耐圧が向上
し、更に、劣化性が少ないことが明白にわかった。
例１の圧電薄膜素子の上電極５と下電極２に直流電圧を
加え、絶縁耐圧を調べた。更に、劣化性を調べる為に、
これらの素子を温度６０℃、湿度８０％の雰囲気下に１
週間放置し、加速試験を行った。表１に、実施例１及び
比較例１の圧電薄膜素子における各試験結果を示す。こ
の結果、実施例１で得られた本発明の圧電薄膜素子は、
比較例１の従来の圧電薄膜素子に比べ、絶縁耐圧が向上
し、更に、劣化性が少ないことが明白にわかった。
【００１１】
【表１】
【００１２】実施例２ 次に、本発明の第二の圧電薄膜素子を適用したカンチレ
バー型圧電素子の実施例について述べる。本実施例の場
合は、図２（ｃ）に示す様に、基本的に、Ｓｉ基板７１
上に形成された下部電極７４ａ、下圧電層７５、中電層
７４、上圧電層７５´及び上部電極７４ｂの５層で構成
される。そして、下圧電層７５及び上圧電層７５´は、
図３に示す様に、ＡｌＮ圧電体薄膜７５ｂ、ＺｎＯ圧電
体薄膜７５ａ、ＡｌＮ圧電体薄膜７５ｂからなる３層の
積層膜で夫々構成されている。図２に示したカンチレバ
ー型圧電素子の製造工程図に従って、カンチレバー部の
作成方法について述べる。最初に、厚さ２５０μｍのＳ
ｉ（１００）基板７１上に、ＬＰ−ＣＶＤ法によりシリ
コン窒化膜７３を厚さ０．０５μｍとなる様に積層した
後、フォトリソグラフィーによりパターニングし、エッ
チングマスクとする（図２（ａ）図示）。その後、ＫＯ
Ｈ溶液によるＳｉの異方性エッチングを行い、Ｓｉのメ
ンブレンを作製する（図２（ｂ）図示）。次に、この上
にイオンビームスパッタ法により、下電極であるＰｔ電
極７４ａを膜厚０．１μｍとなる様に積層し、パターニ
ングする。更に、下電極７４ａの上に、実施例１で用い
たと同様の条件でＲＦマグネトロンスパッタ法により、
下圧電体層７５を形成後、下圧電体層７５の上に、再度
イオンビームスパッタ法により中電極であるＰｔ電極７
４を膜厚０．１μｍとなる様に形成する。尚、下圧電体
層７５は、図３に示す様に、先ず、下電極７４ａの上に
ＡｌＮを０．１μｍ成膜して圧電体薄膜７５ｂを形成
し、その上にＺｎＯを０．３μｍ成膜して圧電体薄膜７
５ａを形成し、更にその上にＡｌＮを０．１μｍの膜厚
となる様に成膜して、順次積層して形成する。
バー型圧電素子の実施例について述べる。本実施例の場
合は、図２（ｃ）に示す様に、基本的に、Ｓｉ基板７１
上に形成された下部電極７４ａ、下圧電層７５、中電層
７４、上圧電層７５´及び上部電極７４ｂの５層で構成
される。そして、下圧電層７５及び上圧電層７５´は、
図３に示す様に、ＡｌＮ圧電体薄膜７５ｂ、ＺｎＯ圧電
体薄膜７５ａ、ＡｌＮ圧電体薄膜７５ｂからなる３層の
積層膜で夫々構成されている。図２に示したカンチレバ
ー型圧電素子の製造工程図に従って、カンチレバー部の
作成方法について述べる。最初に、厚さ２５０μｍのＳ
ｉ（１００）基板７１上に、ＬＰ−ＣＶＤ法によりシリ
コン窒化膜７３を厚さ０．０５μｍとなる様に積層した
後、フォトリソグラフィーによりパターニングし、エッ
チングマスクとする（図２（ａ）図示）。その後、ＫＯ
Ｈ溶液によるＳｉの異方性エッチングを行い、Ｓｉのメ
ンブレンを作製する（図２（ｂ）図示）。次に、この上
にイオンビームスパッタ法により、下電極であるＰｔ電
極７４ａを膜厚０．１μｍとなる様に積層し、パターニ
ングする。更に、下電極７４ａの上に、実施例１で用い
たと同様の条件でＲＦマグネトロンスパッタ法により、
下圧電体層７５を形成後、下圧電体層７５の上に、再度
イオンビームスパッタ法により中電極であるＰｔ電極７
４を膜厚０．１μｍとなる様に形成する。尚、下圧電体
層７５は、図３に示す様に、先ず、下電極７４ａの上に
ＡｌＮを０．１μｍ成膜して圧電体薄膜７５ｂを形成
し、その上にＺｎＯを０．３μｍ成膜して圧電体薄膜７
５ａを形成し、更にその上にＡｌＮを０．１μｍの膜厚
となる様に成膜して、順次積層して形成する。
【００１３】次に、下圧電体層７５の上に、再度イオン
ビームスパッタ法により中電極であるＰｔ電極７４を膜
厚０．１μｍとなる様に形成し、更に、この上にＲＦマ
グネトロンスパッタ法にて、上記の下圧電体層７５と同
じ構成の上圧電体層７５´を膜厚０．５μｍとなる様に
積層し、パターニングを行った。続いて、抵抗加熱法に
よってＡｕの上電極７４ｂを膜厚０．１μｍとなる様に
堆積し、パターニングを行った。又、この上部に、蒸着
法によりＰｔで形成されるトンネル電流検知用ＳＴＭマ
イクロティップ７６を作製した（図２（ｃ）図示）。最
後に、反応性イオンエッチング法により、シリコン窒化
膜を除去し、本実施例のカンチレバー型圧電素子を得た
（図２（ｄ））。得られたカンチレバー型圧電素子は矩
形で、長さ３００μｍ×幅１００μｍ厚さ約１．３μｍ
である。
ビームスパッタ法により中電極であるＰｔ電極７４を膜
厚０．１μｍとなる様に形成し、更に、この上にＲＦマ
グネトロンスパッタ法にて、上記の下圧電体層７５と同
じ構成の上圧電体層７５´を膜厚０．５μｍとなる様に
積層し、パターニングを行った。続いて、抵抗加熱法に
よってＡｕの上電極７４ｂを膜厚０．１μｍとなる様に
堆積し、パターニングを行った。又、この上部に、蒸着
法によりＰｔで形成されるトンネル電流検知用ＳＴＭマ
イクロティップ７６を作製した（図２（ｃ）図示）。最
後に、反応性イオンエッチング法により、シリコン窒化
膜を除去し、本実施例のカンチレバー型圧電素子を得た
（図２（ｄ））。得られたカンチレバー型圧電素子は矩
形で、長さ３００μｍ×幅１００μｍ厚さ約１．３μｍ
である。
【００１４】比較例２ 圧電体層をＺｎＯのみを用い、下圧電体薄膜としてＺｎ
Ｏ層を０．５μｍ、上圧電体薄膜としてＺｎＯ層を０．
５μｍ成膜した以外、その他の電極構成は実施例２と同
様にして比較用のカンチレバー型圧電素子を作製した。
得られたカンチレバー型圧電素子は、実施例１と同様
に、矩形で、長さ３００μｍ×幅１００μｍ 厚さ約
１．３μｍである。
Ｏ層を０．５μｍ、上圧電体薄膜としてＺｎＯ層を０．
５μｍ成膜した以外、その他の電極構成は実施例２と同
様にして比較用のカンチレバー型圧電素子を作製した。
得られたカンチレバー型圧電素子は、実施例１と同様
に、矩形で、長さ３００μｍ×幅１００μｍ 厚さ約
１．３μｍである。
【００１５】図３は、実施例２のカンチレバー型圧電素
子の断面図であるが、７４ａは下電極、７５ｂはＡｌＮ
圧電体薄膜、７５ａはＺｎＯ圧電体薄膜で、７４は中電
極、７４ｂは上電極、７４ｃはトンネル電流引き出し
線、及び７６はトンネル電流検知用ＳＴＭプローブであ
る。このカンチレバー型圧電素子は、上電極７４ｂと下
電極７４ａとを短絡させ、中電極７４に電圧を印加する
と逆圧電効果により屈曲運動を始める。
子の断面図であるが、７４ａは下電極、７５ｂはＡｌＮ
圧電体薄膜、７５ａはＺｎＯ圧電体薄膜で、７４は中電
極、７４ｂは上電極、７４ｃはトンネル電流引き出し
線、及び７６はトンネル電流検知用ＳＴＭプローブであ
る。このカンチレバー型圧電素子は、上電極７４ｂと下
電極７４ａとを短絡させ、中電極７４に電圧を印加する
と逆圧電効果により屈曲運動を始める。
【００１６】通常ＳＴＭにこのカンチレバー型圧電素子
を用いる場合には、トンネル電流検知用ＳＴＭプローブ
７６でトンネル電流を検知するが、トンネル電流として
は、例えば、１ｐＡから１０ｎＡとかなり低い電流を検
知する必要がある。この為、中電極７４、トンネル電流
検知用ＳＴＭマイクロティップ７６及びトンネル電流引
き出し線７４ｃは、等電位にするのが一般的である。上
記の結線方法の場合は、圧電素子を駆動する電圧によっ
て中電極７４からのリーク電流がトンネル電流検知用Ｓ
ＴＭプローブ７６にのらない為、通常この方法が用いら
れる。しかし、上電極７４ｂとトンネル電流引き出し線
７４ｃとの電位差が異なるので、この間の表面リークが
問題となる。例えば、カンチレバー型圧電素子を駆動す
るのに、通常±１．５Ｖの直流電圧が（上−下）電極と
中電極間にかけられる。この場合、１０ｐＡ程度のトン
ネル電流値がモニター出来るようにするには、最低でも
駆動電圧によるリーク電流が０．５ｐＡ程度に納まるよ
うにしなければならない。この場合には、上電極７４ｂ
とトンネル電流引き出し線７４ｃの直流抵抗として３Ｔ
Ω以上の高抵抗値が必要となる。これに対し、本発明の
カンチレバー型圧電素子においては、圧電層にＡｌＮが
用いられている為、この高抵抗値を容易に達成すること
が出来る。
を用いる場合には、トンネル電流検知用ＳＴＭプローブ
７６でトンネル電流を検知するが、トンネル電流として
は、例えば、１ｐＡから１０ｎＡとかなり低い電流を検
知する必要がある。この為、中電極７４、トンネル電流
検知用ＳＴＭマイクロティップ７６及びトンネル電流引
き出し線７４ｃは、等電位にするのが一般的である。上
記の結線方法の場合は、圧電素子を駆動する電圧によっ
て中電極７４からのリーク電流がトンネル電流検知用Ｓ
ＴＭプローブ７６にのらない為、通常この方法が用いら
れる。しかし、上電極７４ｂとトンネル電流引き出し線
７４ｃとの電位差が異なるので、この間の表面リークが
問題となる。例えば、カンチレバー型圧電素子を駆動す
るのに、通常±１．５Ｖの直流電圧が（上−下）電極と
中電極間にかけられる。この場合、１０ｐＡ程度のトン
ネル電流値がモニター出来るようにするには、最低でも
駆動電圧によるリーク電流が０．５ｐＡ程度に納まるよ
うにしなければならない。この場合には、上電極７４ｂ
とトンネル電流引き出し線７４ｃの直流抵抗として３Ｔ
Ω以上の高抵抗値が必要となる。これに対し、本発明の
カンチレバー型圧電素子においては、圧電層にＡｌＮが
用いられている為、この高抵抗値を容易に達成すること
が出来る。
【００１７】表２は、実施例２のカンチレバー型圧電素
子と、比較例２の圧電層にＺｎＯのみを用いた従来のカ
ンチレバー型圧電素子との比較を示したものである。表
２から、実施例２の本発明のカンチレバー型圧電素子に
よれば、従来のＺｎＯのみのカンチレバー型圧電素子に
比べ、圧電性による駆動の絶対変位量は低下するけれど
も、ＳＴＭ作動時においてリーク電流が少なく、且つ経
時変化も少ない優れたカンチレバー型圧電素子が得られ
る。更に、本発明のカンチレバー型圧電素子は、所望の
固有振動数並びに変位量を必要とする場合には、カンチ
レバー型圧電素子の長さを変えたり、圧電層を形成する
圧電体薄膜の厚さを変える等の設計により随時対応する
ことが出来る。
子と、比較例２の圧電層にＺｎＯのみを用いた従来のカ
ンチレバー型圧電素子との比較を示したものである。表
２から、実施例２の本発明のカンチレバー型圧電素子に
よれば、従来のＺｎＯのみのカンチレバー型圧電素子に
比べ、圧電性による駆動の絶対変位量は低下するけれど
も、ＳＴＭ作動時においてリーク電流が少なく、且つ経
時変化も少ない優れたカンチレバー型圧電素子が得られ
る。更に、本発明のカンチレバー型圧電素子は、所望の
固有振動数並びに変位量を必要とする場合には、カンチ
レバー型圧電素子の長さを変えたり、圧電層を形成する
圧電体薄膜の厚さを変える等の設計により随時対応する
ことが出来る。
【００１８】
【表２】
【００１９】実施例３ 次に、本発明の第二の発明の圧電薄膜素子を適用したカ
ンチレバー型圧電素子の別の実施例について述べる。本
実施例の場合は、圧電体層の構成が異なる以外は実施例
２と同様の構成を有する。図４に本実施例のカンチレバ
ー型圧電素子の断面図を示したが、実施例２とは異な
り、下圧電体層７５ａを、圧電性の高いＺｎＯの０．５
μｍの圧電薄膜を用いて形成し、上圧電体層７５ｂを、
抵抗率の高いＡｌＮの０．５μｍの圧電薄膜を使用して
形成されている。上記の実施例３において得られたカン
チレバー型圧電素子も、実施例２と同様の方法で評価し
たところ、実施例２のカンチレバー型圧電素子と等価な
優れた性能が得られた。
ンチレバー型圧電素子の別の実施例について述べる。本
実施例の場合は、圧電体層の構成が異なる以外は実施例
２と同様の構成を有する。図４に本実施例のカンチレバ
ー型圧電素子の断面図を示したが、実施例２とは異な
り、下圧電体層７５ａを、圧電性の高いＺｎＯの０．５
μｍの圧電薄膜を用いて形成し、上圧電体層７５ｂを、
抵抗率の高いＡｌＮの０．５μｍの圧電薄膜を使用して
形成されている。上記の実施例３において得られたカン
チレバー型圧電素子も、実施例２と同様の方法で評価し
たところ、実施例２のカンチレバー型圧電素子と等価な
優れた性能が得られた。
【００２０】
【発明の効果】以上説明した様に、本発明の圧電薄膜素
子は、抵抗率及び絶縁耐圧が高く、且つ経時変化がない
優れた特性を有する。又、本発明の圧電薄膜素子は、耐
久性に優れ、実用価値が高い。更に、本発明のカンチレ
バー型圧電素子によれば、良好なＳＴＭ像が得られ実用
価値が高い。
子は、抵抗率及び絶縁耐圧が高く、且つ経時変化がない
優れた特性を有する。又、本発明の圧電薄膜素子は、耐
久性に優れ、実用価値が高い。更に、本発明のカンチレ
バー型圧電素子によれば、良好なＳＴＭ像が得られ実用
価値が高い。
【図面の簡単な説明】
【図１】本発明の圧電薄膜素子の概念図である。
【図２】本発明のカンチレバー型圧電素子の製造工程を
示す図である。
示す図である。
【図３】本発明のカンチレバー型圧電素子の断面概念図
である。
である。
【図４】本発明のカンチレバー型圧電素子の斜視図であ
る。
る。
１、７１、８１：Ｓｉ基板 ２、７４ａ：下電極 ３、５、７５ｂ、８３：ＡｌＮ圧電体薄膜 ４、７５ａ、８４：ＺｎＯ圧電体薄膜 ６、７４ｂ：上電極 １０：圧電体層 ７３：シリコン窒化膜 ７４：中電極 ７４ｃ：トンネル電流引き出し電極 ７５：下圧電体層 ７５´：上圧電体層 ７６：トンネル電流検知用ＳＴＭプローブ ８２：トンネル電流検知用マイクロティップ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の圧電薄膜素子の概念図である。
【図２】本発明のカンチレバー型圧電素子の製造工程を
示す図である。
示す図である。
【図３】本発明のカンチレバー型圧電素子の断面概念図
である。
である。
【図４】本発明のカンチレバー型圧電素子の断面概念図
である。
である。
【図５】本発明のカンチレバー型圧電素子の斜視図であ
る。
る。
【符号の説明】 １、７１、８１：Ｓｉ基板 ２、７４ａ：下電極 ３、５、７５ｂ、８３：ＡｌＮ圧電体薄膜 ４、７５ａ、８４：ＺｎＯ圧電体薄膜 ６、７４ｂ：上電極 １０：圧電体層 ７３：シリコン窒化膜 ７４：中電極 ７４ｃ：トンネル電流引き出し電極 ７５：下圧電体層 ７５´：上圧電体層 ７６：トンネル電流検知用ＳＴＭプローブ ８２：トンネル電流検知用マイクロティップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡村 好真 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 高松 修 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 柳沢 芳浩 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 中山 優 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (2)
- 【請求項１】 基板表面に少なくとも下電極、圧電体薄
膜からなる圧電体層及び上電極の３層構成で形成される
圧電薄膜素子において、圧電体層が窒化アルミ薄膜及び
酸化亜鉛薄膜からなる積層膜で形成されていることを特
徴とする圧電薄膜素子。 - 【請求項２】 基板表面に少なくとも下電極、下部圧電
体層、中電極、上部圧電体層及び上電極の５層構成で形
成される圧電薄膜素子において、下部圧電体層が窒化ア
ルミ薄膜及び酸化亜鉛薄膜からなる積層膜又は酸化亜鉛
薄膜で形成され、且つ上部圧電体層が窒化アルミ薄膜及
び酸化亜鉛薄膜からなる積層膜又は窒化アルミ薄膜で形
成されていることを特徴とする圧電薄膜素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193003A JPH0786656A (ja) | 1993-07-09 | 1993-07-09 | 圧電薄膜素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193003A JPH0786656A (ja) | 1993-07-09 | 1993-07-09 | 圧電薄膜素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786656A true JPH0786656A (ja) | 1995-03-31 |
Family
ID=16300596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193003A Pending JPH0786656A (ja) | 1993-07-09 | 1993-07-09 | 圧電薄膜素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1365457A2 (en) * | 2002-05-24 | 2003-11-26 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive film type actuator and method for manufacturing the same |
| WO2012105514A1 (ja) * | 2011-01-31 | 2012-08-09 | 株式会社ミクニ | 圧力センサ素子 |
-
1993
- 1993-07-09 JP JP5193003A patent/JPH0786656A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1365457A2 (en) * | 2002-05-24 | 2003-11-26 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive film type actuator and method for manufacturing the same |
| EP1365457A3 (en) * | 2002-05-24 | 2006-02-01 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive film type actuator and method for manufacturing the same |
| WO2012105514A1 (ja) * | 2011-01-31 | 2012-08-09 | 株式会社ミクニ | 圧力センサ素子 |
| JP2012159374A (ja) * | 2011-01-31 | 2012-08-23 | Iwate Industrial Research Center | 圧力センサ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6154729B2 (ja) | 圧電体素子の製造方法 | |
| US7141916B2 (en) | Ceramic stack and a piezoelectric/electrostrictive device including same | |
| US7902730B2 (en) | Piezoelectric thin film device | |
| JP5267082B2 (ja) | 圧電薄膜素子及びそれを用いたセンサ並びにアクチュエータ | |
| EP2562837A1 (en) | Ferroelectric device | |
| EP1271155A1 (en) | Micromechanical component comprising a diamond layer, and production process | |
| JPH06204580A (ja) | 圧電／電歪膜型素子 | |
| JP3140223B2 (ja) | マイクロアクチュエータおよびその作製方法 | |
| JP6464049B2 (ja) | 積層構造体、圧電素子および圧電素子の製造方法 | |
| JP6346693B2 (ja) | 圧電体素子の製造方法 | |
| JPH10209517A (ja) | 圧電素子 | |
| JPH0786656A (ja) | 圧電薄膜素子 | |
| JP5743203B2 (ja) | 圧電膜素子及び圧電膜デバイス | |
| JPH06267926A (ja) | エッチング工程およびこれを用いた静電マイクロスイッチ | |
| JP2002009359A (ja) | 耐久性に優れた一体型圧電／電歪膜型素子およびその製造方法 | |
| CN108640078A (zh) | 一种压力传感器及其形成方法 | |
| JPH04184985A (ja) | 圧電体変位素子の製造方法 | |
| JPH07131086A (ja) | 圧電膜型素子及びその処理方法並びにその駆動方法 | |
| US20240114797A1 (en) | Piezoelectric element and actuator | |
| US20240114793A1 (en) | Piezoelectric element and actuator | |
| JP2003017767A (ja) | 圧電素子 | |
| WO2024116761A1 (ja) | 圧電素子及びアクチュエータ | |
| JP3377874B2 (ja) | 薄膜センサエレメント及びその製造方法 | |
| JPH08116101A (ja) | 圧電素子及びその製造方法 | |
| JPH0587514A (ja) | カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡 |