JPH0786521A - 半導体装置の特性トリミング方法 - Google Patents
半導体装置の特性トリミング方法Info
- Publication number
- JPH0786521A JPH0786521A JP23212393A JP23212393A JPH0786521A JP H0786521 A JPH0786521 A JP H0786521A JP 23212393 A JP23212393 A JP 23212393A JP 23212393 A JP23212393 A JP 23212393A JP H0786521 A JPH0786521 A JP H0786521A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- semiconductor device
- short
- pads
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 トリミング精度を落とすことなく短時間でト
リミングすることができ、しかも、高耐圧によりチップ
面積を増大させることのない半導体装置の特性トリミン
グ方法を提供する。 【構成】 半導体装置に特性設定用の複数のトリミング
パッドＣ−Ｐａｄ１〜Ｃ−Ｐａｄ４を設け、半導体装置
の特性を測定し、測定結果に基づいて複数のトリミング
パッドＣ−Ｐａｄ１〜Ｃ−Ｐａｄ４から短絡すべき一対
のトリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ３を決定
し、半導体装置の組立て工程において、決定された一対
のトリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ３間を短
絡して、半導体装置の特性をトリミングする。
リミングすることができ、しかも、高耐圧によりチップ
面積を増大させることのない半導体装置の特性トリミン
グ方法を提供する。 【構成】 半導体装置に特性設定用の複数のトリミング
パッドＣ−Ｐａｄ１〜Ｃ−Ｐａｄ４を設け、半導体装置
の特性を測定し、測定結果に基づいて複数のトリミング
パッドＣ−Ｐａｄ１〜Ｃ−Ｐａｄ４から短絡すべき一対
のトリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ３を決定
し、半導体装置の組立て工程において、決定された一対
のトリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ３間を短
絡して、半導体装置の特性をトリミングする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造後に
その特性をトリミングする半導体装置の特性トリミング
方法に関する。
その特性をトリミングする半導体装置の特性トリミング
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の動作精度に対する要
求は益々厳しくなってきている。そのような高精度動作
を実現するために、半導体装置の製造後に特性をトリミ
ングする必要がある。従来の半導体装置の特性トリミン
グ方法として、レーザにより配線を切断するレーザカッ
ト方式や、過電流によりツェナーダイオードを短絡する
ツェナーダイオード短絡方式が知られている。
求は益々厳しくなってきている。そのような高精度動作
を実現するために、半導体装置の製造後に特性をトリミ
ングする必要がある。従来の半導体装置の特性トリミン
グ方法として、レーザにより配線を切断するレーザカッ
ト方式や、過電流によりツェナーダイオードを短絡する
ツェナーダイオード短絡方式が知られている。
【０００３】図６を用いて、従来の半導体装置の特性ト
リミング方法を説明する。半導体装置の製造後に、抵抗
値を調整して特性をトリミングする場合を例として説明
する。レーザカット方式は、図６（１）に示すように、
直列接続された抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の各接続部
から配線を引出して、レーザトリミング用の配線ｌ１、
ｌ２、ｌ３を予め形成しておく。プローブテスト工程に
おいて回路特性を測定しながら、トリミング方法を決定
し、その決定に基づいて、レーザにより配線ｌ１、ｌ
２、ｌ３を選択的に切断する。図６（１）では配線ｌ
１、ｌ２を切断して、抵抗Ｒ３のみを無効として特性ト
リミングを行っている。
リミング方法を説明する。半導体装置の製造後に、抵抗
値を調整して特性をトリミングする場合を例として説明
する。レーザカット方式は、図６（１）に示すように、
直列接続された抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の各接続部
から配線を引出して、レーザトリミング用の配線ｌ１、
ｌ２、ｌ３を予め形成しておく。プローブテスト工程に
おいて回路特性を測定しながら、トリミング方法を決定
し、その決定に基づいて、レーザにより配線ｌ１、ｌ
２、ｌ３を選択的に切断する。図６（１）では配線ｌ
１、ｌ２を切断して、抵抗Ｒ３のみを無効として特性ト
リミングを行っている。
【０００４】ツェナーダイオード短絡方式は、図６
（２）に示すように、直列接続された抵抗Ｒ１、Ｒ２、
Ｒ３、Ｒ４の各接続部から配線を引出して、パッドＺ−
Ｐａｄ１、Ｚ−Ｐａｄ２、ＺーＰａｄ３、ＺーＰａｄ４
に接続し、各パッドＺ−Ｐａｄ１、Ｚ−Ｐａｄ２、Ｚー
Ｐａｄ３、ＺーＰａｄ４間にツェナーダイオードＺＤ
１、ＺＤ２、ＺＤ３を接続しておく。プローブテスト工
程において回路特性を測定しながら、トリミング方法を
決定し、その決定に基づいて、パッドＺ−Ｐａｄ１、Ｚ
−Ｐａｄ２、ＺーＰａｄ３、ＺーＰａｄ４間に電圧を印
加し、選択的にツェナーダイオードＺＤ１、ＺＤ２、Ｚ
Ｄ３に過電流を流して破壊する。図６（２）ではパッド
ＺーＰａｄ３、ＺーＰａｄ４間に電圧を印加し、ツェナ
ーダイオードＺＤ３を破壊して短絡し、抵抗Ｒ３のみを
無効として特性トリミングを行っている
（２）に示すように、直列接続された抵抗Ｒ１、Ｒ２、
Ｒ３、Ｒ４の各接続部から配線を引出して、パッドＺ−
Ｐａｄ１、Ｚ−Ｐａｄ２、ＺーＰａｄ３、ＺーＰａｄ４
に接続し、各パッドＺ−Ｐａｄ１、Ｚ−Ｐａｄ２、Ｚー
Ｐａｄ３、ＺーＰａｄ４間にツェナーダイオードＺＤ
１、ＺＤ２、ＺＤ３を接続しておく。プローブテスト工
程において回路特性を測定しながら、トリミング方法を
決定し、その決定に基づいて、パッドＺ−Ｐａｄ１、Ｚ
−Ｐａｄ２、ＺーＰａｄ３、ＺーＰａｄ４間に電圧を印
加し、選択的にツェナーダイオードＺＤ１、ＺＤ２、Ｚ
Ｄ３に過電流を流して破壊する。図６（２）ではパッド
ＺーＰａｄ３、ＺーＰａｄ４間に電圧を印加し、ツェナ
ーダイオードＺＤ３を破壊して短絡し、抵抗Ｒ３のみを
無効として特性トリミングを行っている
【０００５】。
【発明が解決しようとする課題】しかしながら、レーザ
カット方式の場合、回路特性を測定しながら配線層をカ
ットして所定の特性に設定するため、トリミング時間が
長くなってしまうという問題があった。また、レーザカ
ット方式でトリミングするためには、プローブテスト装
置にレーザカット用の装置を新たに設ける必要があり、
装置に対するコストがかかると共に、そのようなレーザ
カット用の装置が設けられていない場合には特性トリミ
ングを行うことができないという問題があった。
カット方式の場合、回路特性を測定しながら配線層をカ
ットして所定の特性に設定するため、トリミング時間が
長くなってしまうという問題があった。また、レーザカ
ット方式でトリミングするためには、プローブテスト装
置にレーザカット用の装置を新たに設ける必要があり、
装置に対するコストがかかると共に、そのようなレーザ
カット用の装置が設けられていない場合には特性トリミ
ングを行うことができないという問題があった。
【０００６】また、ツェナーダイオード短絡方式の場
合、半導体装置に高電圧を印加して過電流を流すため、
高耐圧領域を設けなければならず、チップ面積が大きく
なるという問題があった。また、ツェナーダイオードを
破壊して確実に短絡するために長時間にわたって過電流
を流すことになり他の回路に悪影響を及ぼすという問題
があった。
合、半導体装置に高電圧を印加して過電流を流すため、
高耐圧領域を設けなければならず、チップ面積が大きく
なるという問題があった。また、ツェナーダイオードを
破壊して確実に短絡するために長時間にわたって過電流
を流すことになり他の回路に悪影響を及ぼすという問題
があった。
【０００７】本発明の目的は、トリミング精度を落とす
ことなく短時間でトリミングすることができ、しかも、
高耐圧によりチップ面積を増大させることのない半導体
装置の特性トリミング方法を提供することにある。
ことなく短時間でトリミングすることができ、しかも、
高耐圧によりチップ面積を増大させることのない半導体
装置の特性トリミング方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、半導体装置
に特性設定用の複数のトリミングパッドを設け、 前記
半導体装置の特性を測定し、測定結果に基づいて前記複
数のトリミングパッドから短絡すべき一対のトリミング
パッドを決定し、前記半導体装置の組立て工程におい
て、決定された前記一対のトリミングパッド間を短絡し
て、前記半導体装置の特性をトリミングすることを特徴
とする半導体装置の特性トリミング方法によって達成さ
れる。
に特性設定用の複数のトリミングパッドを設け、 前記
半導体装置の特性を測定し、測定結果に基づいて前記複
数のトリミングパッドから短絡すべき一対のトリミング
パッドを決定し、前記半導体装置の組立て工程におい
て、決定された前記一対のトリミングパッド間を短絡し
て、前記半導体装置の特性をトリミングすることを特徴
とする半導体装置の特性トリミング方法によって達成さ
れる。
【０００９】上述した半導体装置の特性トリミング方法
において、前記一対のトリミングパッド同志を直接接続
することにより、前記一対のトリミングパッドを短絡す
ることが望ましい。上述した半導体装置の特性トリミン
グ方法において、前記一対のトリミングパッドを共に電
気的に浮遊状態にあるリード端子に接続することによ
り、前記一対のトリミングパッドを短絡することが望ま
しい。
において、前記一対のトリミングパッド同志を直接接続
することにより、前記一対のトリミングパッドを短絡す
ることが望ましい。上述した半導体装置の特性トリミン
グ方法において、前記一対のトリミングパッドを共に電
気的に浮遊状態にあるリード端子に接続することによ
り、前記一対のトリミングパッドを短絡することが望ま
しい。
【００１０】上述した半導体装置の特性トリミング方法
において、短絡すべき一式のトリミングパッドの決定結
果により、半導体装置をグループ分けし、グループ毎に
組立て工程を行うことを特徴とする半導体装置の特性ト
リミング方法。上述した半導体装置の特性トリミング方
法において、前記半導体装置に前記複数のトリミングパ
ッドに対応する記録領域を設け、短絡すべき一対のトリ
ミングパッドの決定結果を前記記録領域に記録すること
が望ましい。
において、短絡すべき一式のトリミングパッドの決定結
果により、半導体装置をグループ分けし、グループ毎に
組立て工程を行うことを特徴とする半導体装置の特性ト
リミング方法。上述した半導体装置の特性トリミング方
法において、前記半導体装置に前記複数のトリミングパ
ッドに対応する記録領域を設け、短絡すべき一対のトリ
ミングパッドの決定結果を前記記録領域に記録すること
が望ましい。
【００１１】上述した半導体装置の特性トリミング方法
において、短絡すべき一対のトリミングパッドの決定結
果を前記トリミングパッド自体に記録することが望まし
い。
において、短絡すべき一対のトリミングパッドの決定結
果を前記トリミングパッド自体に記録することが望まし
い。
【００１２】
【作用】本発明によれば、プローブテストを行い、その
テスト結果に基づいて、その後の組立て工程で、トリミ
ングパッド同志を短絡することにより、半導体装置の特
性をトリミングすればよいので、トリミング精度を落と
すことなく短時間でトリミングすることができ、しか
も、高耐圧を印加する必要がないので、チップ面積を増
大させることがない。
テスト結果に基づいて、その後の組立て工程で、トリミ
ングパッド同志を短絡することにより、半導体装置の特
性をトリミングすればよいので、トリミング精度を落と
すことなく短時間でトリミングすることができ、しか
も、高耐圧を印加する必要がないので、チップ面積を増
大させることがない。
【００１３】
【実施例】本発明の第１の実施例による半導体装置の特
性トリミング方法を図１を用いて説明する。本実施例で
は、特性トリミングにより電圧設定回路による基準電圧
を高精度に設定する場合を例として説明する。
性トリミング方法を図１を用いて説明する。本実施例で
は、特性トリミングにより電圧設定回路による基準電圧
を高精度に設定する場合を例として説明する。
【００１４】電圧設定回路は、図１に示すように、電源
Ｖccと接地ＧＮＤ間に設けられ、電流源Ｉと、抵抗Ｒ
５、Ｒ１、Ｒ２、Ｒ３、Ｒ４と、電流Ｉｒの定電流源Ｉ
ｒとが直列に接続されている。電流源Ｉと抵抗Ｒ５との
接続点の電圧を基準電圧ＶREFとしている。抵抗Ｒ５、
Ｒ１、Ｒ２、Ｒ３、Ｒ４の各接続点から特性設定用のト
リミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａ
ｄ３、Ｃ−Ｐａｄ４への配線が引出されている。すなわ
ち、抵抗Ｒ５と抵抗Ｒ１との接続点からトリミングパッ
ドＣ−Ｐａｄ１が引出され、抵抗Ｒ１と抵抗Ｒ２との接
続点からトリミングパッドＣ−Ｐａｄ２が引出され、抵
抗Ｒ２と抵抗Ｒ３との接続点からトリミングパッドＣ−
Ｐａｄ３が引出され、抵抗Ｒ３と抵抗Ｒ４との接続点か
らトリミングパッドＣ−Ｐａｄ４が引出されている。
Ｖccと接地ＧＮＤ間に設けられ、電流源Ｉと、抵抗Ｒ
５、Ｒ１、Ｒ２、Ｒ３、Ｒ４と、電流Ｉｒの定電流源Ｉ
ｒとが直列に接続されている。電流源Ｉと抵抗Ｒ５との
接続点の電圧を基準電圧ＶREFとしている。抵抗Ｒ５、
Ｒ１、Ｒ２、Ｒ３、Ｒ４の各接続点から特性設定用のト
リミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａ
ｄ３、Ｃ−Ｐａｄ４への配線が引出されている。すなわ
ち、抵抗Ｒ５と抵抗Ｒ１との接続点からトリミングパッ
ドＣ−Ｐａｄ１が引出され、抵抗Ｒ１と抵抗Ｒ２との接
続点からトリミングパッドＣ−Ｐａｄ２が引出され、抵
抗Ｒ２と抵抗Ｒ３との接続点からトリミングパッドＣ−
Ｐａｄ３が引出され、抵抗Ｒ３と抵抗Ｒ４との接続点か
らトリミングパッドＣ−Ｐａｄ４が引出されている。
【００１５】このようなトリミングパッドＣ−Ｐａｄ
１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ４が設け
られた半導体装置に対して、テスト工程ではプローブテ
ストを行い、測定値から所望の特性となるようなトリミ
ング方法を決定する。具体的には、短絡すべきトリミン
グパッドを決定する。本実施例では、測定結果から、ト
リミングパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐ
ａｄ３を短絡し、抵抗Ｒ５と抵抗Ｒ３と抵抗Ｒ４にする
ように決定された。
１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ４が設け
られた半導体装置に対して、テスト工程ではプローブテ
ストを行い、測定値から所望の特性となるようなトリミ
ング方法を決定する。具体的には、短絡すべきトリミン
グパッドを決定する。本実施例では、測定結果から、ト
リミングパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐ
ａｄ３を短絡し、抵抗Ｒ５と抵抗Ｒ３と抵抗Ｒ４にする
ように決定された。
【００１６】そして、その後の組立て工程において、通
常のボンディング時に、図１に示すように、トリミング
パッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３と
をボンディングワイヤにより短絡することにより、半導
体装置の特性をトリミングする。その結果、次式の基準
電圧ＶREF を得ることができる。 ＶREF ＝Ｉｒ×（Ｒ５＋Ｒ３＋Ｒ４）＋（低電流原Ｉｒ
の電圧分） このように本実施例によれば、プローブテストを行い、
そのテスト結果に基づいて、その後の組立て工程で、ト
リミングパッド同志を短絡することにより、半導体装置
の特性をトリミングすればよいので、トリミング精度を
落とすことなく短時間でトリミングすることができる。
しかも、高耐圧を印加する必要がないので、チップ面積
を増大させることもない。
常のボンディング時に、図１に示すように、トリミング
パッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３と
をボンディングワイヤにより短絡することにより、半導
体装置の特性をトリミングする。その結果、次式の基準
電圧ＶREF を得ることができる。 ＶREF ＝Ｉｒ×（Ｒ５＋Ｒ３＋Ｒ４）＋（低電流原Ｉｒ
の電圧分） このように本実施例によれば、プローブテストを行い、
そのテスト結果に基づいて、その後の組立て工程で、ト
リミングパッド同志を短絡することにより、半導体装置
の特性をトリミングすればよいので、トリミング精度を
落とすことなく短時間でトリミングすることができる。
しかも、高耐圧を印加する必要がないので、チップ面積
を増大させることもない。
【００１７】本発明の第２の実施例による半導体装置の
特性トリミング方法を図２を用いて説明する。本実施例
では、特性トリミングにより電流設定回路による基準電
流を高精度に設定する場合を例として説明する。電流設
定回路は、図２に示すように、電源Ｖccと接地ＧＮＤ間
に設けられ、３つの定電流源Ｉ１、Ｉ２、Ｉ３が並列に
設けられ、これら定電流源Ｉ１、Ｉ２、Ｉ３に直列にそ
れぞれダイオードＤ１、Ｄ２、Ｄ３がそれぞれ設けられ
ている。これらダイオードＤ１、Ｄ２、Ｄ３は共通接続
されて電流源ＩＲを介して接地されている。
特性トリミング方法を図２を用いて説明する。本実施例
では、特性トリミングにより電流設定回路による基準電
流を高精度に設定する場合を例として説明する。電流設
定回路は、図２に示すように、電源Ｖccと接地ＧＮＤ間
に設けられ、３つの定電流源Ｉ１、Ｉ２、Ｉ３が並列に
設けられ、これら定電流源Ｉ１、Ｉ２、Ｉ３に直列にそ
れぞれダイオードＤ１、Ｄ２、Ｄ３がそれぞれ設けられ
ている。これらダイオードＤ１、Ｄ２、Ｄ３は共通接続
されて電流源ＩＲを介して接地されている。
【００１８】定電流源Ｉ１、Ｉ２、Ｉ３とダイオードＤ
１、Ｄ２、Ｄ３の各接続点及び接地線から特性設定用の
トリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐ
ａｄ３、Ｃ−ＰａｄＧへの配線が引出されている。すな
わち、定電流源Ｉ３とダイオードＤ３の接続点からトリ
ミングパッドＣ−Ｐａｄ１が引出され、定電流源Ｉ２と
ダイオードＤ２の接続点からトリミングパッドＣ−Ｐａ
ｄ２が引出され、定電流源Ｉ１とダイオードＤ１の接続
点からトリミングパッドＣ−Ｐａｄ３が引出され、接地
線からトリミングパッドＣ−ＰａｄＧが引出されてい
る。
１、Ｄ２、Ｄ３の各接続点及び接地線から特性設定用の
トリミングパッドＣ−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐ
ａｄ３、Ｃ−ＰａｄＧへの配線が引出されている。すな
わち、定電流源Ｉ３とダイオードＤ３の接続点からトリ
ミングパッドＣ−Ｐａｄ１が引出され、定電流源Ｉ２と
ダイオードＤ２の接続点からトリミングパッドＣ−Ｐａ
ｄ２が引出され、定電流源Ｉ１とダイオードＤ１の接続
点からトリミングパッドＣ−Ｐａｄ３が引出され、接地
線からトリミングパッドＣ−ＰａｄＧが引出されてい
る。
【００１９】このようなトリミングパッドＣ−Ｐａｄ
１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−ＰａｄＧが設け
られた半導体装置に対して、テスト工程ではプローブテ
ストを行い、測定値から所望の特性となるようなトリミ
ング方法を決定する。具体的には、接地すべきトリミン
グパッドを決定する。本実施例では、測定結果から、ト
リミングパッドＣ−Ｐａｄ２とトリミングパッドＣ−Ｐ
ａｄＧを短絡するように決定された。
１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−ＰａｄＧが設け
られた半導体装置に対して、テスト工程ではプローブテ
ストを行い、測定値から所望の特性となるようなトリミ
ング方法を決定する。具体的には、接地すべきトリミン
グパッドを決定する。本実施例では、測定結果から、ト
リミングパッドＣ−Ｐａｄ２とトリミングパッドＣ−Ｐ
ａｄＧを短絡するように決定された。
【００２０】そして、その後の組立て工程において、通
常のボンディング時に、図２に示すように、トリミング
パッドＣ−Ｐａｄ２とトリミングパッドＣ−ＰａｄＧと
を、電気的に浮遊状態にあるフローティングリードＦに
それぞれボンディングワイヤにより接続し、半導体装置
の特性をトリミングする。その結果、定電流Ｉ２が除か
れて定電流ＩＲ（＝Ｉ１＋Ｉ３）を得ることができる。
常のボンディング時に、図２に示すように、トリミング
パッドＣ−Ｐａｄ２とトリミングパッドＣ−ＰａｄＧと
を、電気的に浮遊状態にあるフローティングリードＦに
それぞれボンディングワイヤにより接続し、半導体装置
の特性をトリミングする。その結果、定電流Ｉ２が除か
れて定電流ＩＲ（＝Ｉ１＋Ｉ３）を得ることができる。
【００２１】このように本実施例によれば、プローブテ
ストを行い、そのテスト結果に基づいて、その後の組立
て工程で、トリミングパッドを共通のリードに接続する
ことにより短絡して、半導体装置の特性をトリミングす
ればよいので、トリミング精度を落とすことなく短時間
でトリミングすることができる。しかも、高耐圧を印加
する必要がないので、チップ面積を増大させることもな
い。
ストを行い、そのテスト結果に基づいて、その後の組立
て工程で、トリミングパッドを共通のリードに接続する
ことにより短絡して、半導体装置の特性をトリミングす
ればよいので、トリミング精度を落とすことなく短時間
でトリミングすることができる。しかも、高耐圧を印加
する必要がないので、チップ面積を増大させることもな
い。
【００２２】次に、本発明による半導体装置のトリミン
グ方法の効率的な実施方法について図３乃至図５を用い
て説明する。本発明においては、プローブテスト工程の
測定結果に基づいて、その後の組立て方法におけるトリ
ミング方法が決定されるが、決定されたトリミング方法
をどのようにして組立て工程に対して効率的に指定する
かが問題である。
グ方法の効率的な実施方法について図３乃至図５を用い
て説明する。本発明においては、プローブテスト工程の
測定結果に基づいて、その後の組立て方法におけるトリ
ミング方法が決定されるが、決定されたトリミング方法
をどのようにして組立て工程に対して効率的に指定する
かが問題である。
【００２３】まず、図３に示す実施方法について説明す
る。図３では、プローブテスト工程の測定結果に基づい
て、ウエーハ内のプローブテスト測定結果分布図を作成
する。ウエーハ内の各チップにたいして、トリミング方
法Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇを決定し、このプローブ
テスト測定結果分布図に記録する。Ａはトリミングパッ
ド間を短絡しないトリミング方法であり、Ｂはトリミン
グパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ２
を短絡するトリミング方法であり、Ｃはトリミングパッ
ドＣ−Ｐａｄ２とトリミングパッドＣ−Ｐａｄ３を短絡
するトリミング方法であり、ＤはトリミングパッドＣ−
Ｐａｄ３とトリミングパッドＣ−Ｐａｄ４を短絡するト
リミング方法であり、ＥはトリミングパッドＣ−Ｐａｄ
１とトリミングパッドＣ−Ｐａｄ３を短絡するトリミン
グ方法であり、ＦはトリミングパッドＣ−Ｐａｄ２とト
リミングパッドＣ−Ｐａｄ４を短絡するトリミング方法
であり、ＧはトリミングパッドＣ−Ｐａｄ１とトリミン
グパッドＣ−Ｐａｄ４を短絡するトリミング方法であ
る。なお、×は不良チップである。
る。図３では、プローブテスト工程の測定結果に基づい
て、ウエーハ内のプローブテスト測定結果分布図を作成
する。ウエーハ内の各チップにたいして、トリミング方
法Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇを決定し、このプローブ
テスト測定結果分布図に記録する。Ａはトリミングパッ
ド間を短絡しないトリミング方法であり、Ｂはトリミン
グパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ２
を短絡するトリミング方法であり、Ｃはトリミングパッ
ドＣ−Ｐａｄ２とトリミングパッドＣ−Ｐａｄ３を短絡
するトリミング方法であり、ＤはトリミングパッドＣ−
Ｐａｄ３とトリミングパッドＣ−Ｐａｄ４を短絡するト
リミング方法であり、ＥはトリミングパッドＣ−Ｐａｄ
１とトリミングパッドＣ−Ｐａｄ３を短絡するトリミン
グ方法であり、ＦはトリミングパッドＣ−Ｐａｄ２とト
リミングパッドＣ−Ｐａｄ４を短絡するトリミング方法
であり、ＧはトリミングパッドＣ−Ｐａｄ１とトリミン
グパッドＣ−Ｐａｄ４を短絡するトリミング方法であ
る。なお、×は不良チップである。
【００２４】その後、ウエーハをダイシングして各チッ
プに分離し、各チップを組立てるが、そのとき、プロー
ブテスト測定結果分布図に基づいて、同じトリミング方
法を行うチップ同志をグループ分けする。組立て工程に
おいては、グループ分けしたチップに対して連続して同
じトリミング方法を用いて組立てる。すなわち、最初の
ループＡに対してはトリミングパッド間の短絡しないト
リミング処理を行い、次のグループＢに対してはトリミ
ングパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ
２を短絡するトリミング処理を行い、次のグループＣに
対してはトリミングパッドＣ−Ｐａｄ２とトリミングパ
ッドＣ−Ｐａｄ３を短絡するトリミング処理を行い、次
のグループＤに対してはトリミングパッドＣ−Ｐａｄ３
とトリミングパッドＣ−Ｐａｄ４を短絡するトリミング
処理を行い、次のグループＥに対してはトリミングパッ
ドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３を短絡
するトリミング処理を行い、次のグループＦに対しては
トリミングパッドＣ−Ｐａｄ２とトリミングパッドＣ−
Ｐａｄ４を短絡するトリミング処理を行い、次のグルー
プＧに対してはトリミングパッドＣ−Ｐａｄ１とトリミ
ングパッドＣ−Ｐａｄ４を短絡するトリミング処理を行
う。
プに分離し、各チップを組立てるが、そのとき、プロー
ブテスト測定結果分布図に基づいて、同じトリミング方
法を行うチップ同志をグループ分けする。組立て工程に
おいては、グループ分けしたチップに対して連続して同
じトリミング方法を用いて組立てる。すなわち、最初の
ループＡに対してはトリミングパッド間の短絡しないト
リミング処理を行い、次のグループＢに対してはトリミ
ングパッドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ
２を短絡するトリミング処理を行い、次のグループＣに
対してはトリミングパッドＣ−Ｐａｄ２とトリミングパ
ッドＣ−Ｐａｄ３を短絡するトリミング処理を行い、次
のグループＤに対してはトリミングパッドＣ−Ｐａｄ３
とトリミングパッドＣ−Ｐａｄ４を短絡するトリミング
処理を行い、次のグループＥに対してはトリミングパッ
ドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３を短絡
するトリミング処理を行い、次のグループＦに対しては
トリミングパッドＣ−Ｐａｄ２とトリミングパッドＣ−
Ｐａｄ４を短絡するトリミング処理を行い、次のグルー
プＧに対してはトリミングパッドＣ−Ｐａｄ１とトリミ
ングパッドＣ−Ｐａｄ４を短絡するトリミング処理を行
う。
【００２５】このようにして、各チップの測定結果に応
じた異なるトリミング処理を効率的に行うことができ
る。次に、図４に示す実施方法について説明する。図４
では、半導体装置内の所定位置にトリミングパッド数に
応じた記録領域を設け、プローブテスト時に、この記録
領域に対して測定結果に基づいてマーキングを施す。
じた異なるトリミング処理を効率的に行うことができ
る。次に、図４に示す実施方法について説明する。図４
では、半導体装置内の所定位置にトリミングパッド数に
応じた記録領域を設け、プローブテスト時に、この記録
領域に対して測定結果に基づいてマーキングを施す。
【００２６】４つの特性設定用のトリミングパッドＣ−
Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ４
がある場合には、４つのブロックに分割した記録領域を
設ける。プローブテスト時の測定結果に基づいて短絡す
べきトリミングパッドに対応する記録領域の部分をマー
キングする。例えば、トリミングパッドＣ−Ｐａｄ２と
トリミングパッドＣ−Ｐａｄ３を短絡する場合には、図
４に示すように、記録領域の上から２番目のブロックと
３番目のブロックにマーキングする。
Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ４
がある場合には、４つのブロックに分割した記録領域を
設ける。プローブテスト時の測定結果に基づいて短絡す
べきトリミングパッドに対応する記録領域の部分をマー
キングする。例えば、トリミングパッドＣ−Ｐａｄ２と
トリミングパッドＣ−Ｐａｄ３を短絡する場合には、図
４に示すように、記録領域の上から２番目のブロックと
３番目のブロックにマーキングする。
【００２７】組立て工程においては、記録領域の画像を
読み取り、読み取られたマーキング情報に基づいて指定
されたトリミングパッド同志をワイヤにより接続する。
このようにして、プローブテスト工程において決定され
たトリミング方法を組立て工程に対して確実に指定する
ことができる。次に、図５に示す実施方法について説明
する。
読み取り、読み取られたマーキング情報に基づいて指定
されたトリミングパッド同志をワイヤにより接続する。
このようにして、プローブテスト工程において決定され
たトリミング方法を組立て工程に対して確実に指定する
ことができる。次に、図５に示す実施方法について説明
する。
【００２８】図５では、半導体装置内に記録領域を設け
ることなく、トリミングパッド自体にマーキングを施す
ようにしている。ただ、マーキングを施されたトリミン
グパッドにはワイヤをボンディングすることはできない
ので、例えば、４つの特性設定用のトリミングパッドＣ
−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ
４がある場合には、プローブテスト時の測定結果に基づ
いて短絡すべきと決定されたトリミングパッド以外のト
リミングパッドにマーキングを施す。
ることなく、トリミングパッド自体にマーキングを施す
ようにしている。ただ、マーキングを施されたトリミン
グパッドにはワイヤをボンディングすることはできない
ので、例えば、４つの特性設定用のトリミングパッドＣ
−Ｐａｄ１、Ｃ−Ｐａｄ２、Ｃ−Ｐａｄ３、Ｃ−Ｐａｄ
４がある場合には、プローブテスト時の測定結果に基づ
いて短絡すべきと決定されたトリミングパッド以外のト
リミングパッドにマーキングを施す。
【００２９】例えば、トリミングパッドＣ−Ｐａｄ２と
トリミングパッドＣ−Ｐａｄ４を短絡する場合には、図
５に示すように、ワイヤが接続されないトリミングパッ
ドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３にマー
キングを施す。組立て工程においては、トリミングパッ
ドの画像を読み取り、読み取られたマーキング情報に基
づいて指定されたトリミングパッドＣ−Ｐａｄ２とトリ
ミングパッドＣ−Ｐａｄ４をワイヤにより共通のフロー
ティングリードＦに接続する。
トリミングパッドＣ−Ｐａｄ４を短絡する場合には、図
５に示すように、ワイヤが接続されないトリミングパッ
ドＣ−Ｐａｄ１とトリミングパッドＣ−Ｐａｄ３にマー
キングを施す。組立て工程においては、トリミングパッ
ドの画像を読み取り、読み取られたマーキング情報に基
づいて指定されたトリミングパッドＣ−Ｐａｄ２とトリ
ミングパッドＣ−Ｐａｄ４をワイヤにより共通のフロー
ティングリードＦに接続する。
【００３０】このようにして、プローブテスト工程にお
いて決定されたトリミング方法を組立て工程に対して確
実に指定することができる。本発明は上記実施例に限ら
ず種々の変形が可能である。例えば、上記実施例では、
基準電圧や基準電流を高精度に設定するためにトリミン
グ処理したが、オフセット調整や、容量調整、電圧供給
源接続等の他の特性をトリミングする場合にも適用する
ことが可能である。
いて決定されたトリミング方法を組立て工程に対して確
実に指定することができる。本発明は上記実施例に限ら
ず種々の変形が可能である。例えば、上記実施例では、
基準電圧や基準電流を高精度に設定するためにトリミン
グ処理したが、オフセット調整や、容量調整、電圧供給
源接続等の他の特性をトリミングする場合にも適用する
ことが可能である。
【００３１】
【発明の効果】以上の通り、本発明によれば、プローブ
テストを行い、そのテスト結果に基づいて、その後の組
立て工程で、トリミングパッド同志を短絡することによ
り、半導体装置の特性をトリミングすればよいので、ト
リミング精度を落とすことなく短時間でトリミングする
ことができ、しかも、高耐圧を印加する必要がないの
で、チップ面積を増大させることがない。
テストを行い、そのテスト結果に基づいて、その後の組
立て工程で、トリミングパッド同志を短絡することによ
り、半導体装置の特性をトリミングすればよいので、ト
リミング精度を落とすことなく短時間でトリミングする
ことができ、しかも、高耐圧を印加する必要がないの
で、チップ面積を増大させることがない。
【図１】本発明の第１の実施例による半導体装置の特性
トリミング方法の説明図である。
トリミング方法の説明図である。
【図２】本発明の第２の実施例による半導体装置の特性
トリミング方法の説明図である。
トリミング方法の説明図である。
【図３】本発明による半導体装置のトリミング方法の効
率的な実施方法の説明図である。
率的な実施方法の説明図である。
【図４】プローブテスト工程で決定されたトリミング方
法を指定する方法の説明図である。
法を指定する方法の説明図である。
【図５】プローブテスト工程で決定されたトリミング方
法を指定する方法の説明図である。
法を指定する方法の説明図である。
【図６】従来の半導体装置の特性トリミング方法の説明
図である。
図である。
Ｃ−Ｐａｄ１〜Ｃ−Ｐａｄ４、Ｃ−ＰａｄＧ…トリミン
グパッド Ｄ１、Ｄ２、Ｄ３…ダイオード Ｉ、Ｉ１、Ｉ２、Ｉ３、Ｉｒ、ＩＲ…定電流源 Ｒ１〜Ｒ５…抵抗 Ｃ−Ｐａｄ１〜Ｃ−Ｐａｄ４…パッド ＺＤ１、ＺＤ２、ＺＤ３…ツェナーダイオード
グパッド Ｄ１、Ｄ２、Ｄ３…ダイオード Ｉ、Ｉ１、Ｉ２、Ｉ３、Ｉｒ、ＩＲ…定電流源 Ｒ１〜Ｒ５…抵抗 Ｃ−Ｐａｄ１〜Ｃ−Ｐａｄ４…パッド ＺＤ１、ＺＤ２、ＺＤ３…ツェナーダイオード
Claims (6)
- 【請求項１】 半導体装置に特性設定用の複数のトリミ
ングパッドを設け、 前記半導体装置の特性を測定し、測定結果に基づいて前
記複数のトリミングパッドから短絡すべき一対のトリミ
ングパッドを決定し、 前記半導体装置の組立て工程において、決定された前記
一対のトリミングパッド間を短絡して、前記半導体装置
の特性をトリミングすることを特徴とする半導体装置の
特性トリミング方法。 - 【請求項２】 請求項１記載の半導体装置の特性トリミ
ング方法において、 前記一対のトリミングパッド同志を直接接続することに
より、前記一対のトリミングパッドを短絡することを特
徴とする半導体装置の特性トリミング方法。 - 【請求項３】 請求項１記載の半導体装置の特性トリミ
ング方法において、 前記一対のトリミングパッドを共に電気的に浮遊状態に
あるリード端子に接続することにより、前記一対のトリ
ミングパッドを短絡することを特徴とする半導体装置の
特性トリミング方法。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置の特性トリミング方法において、 短絡すべき一式のトリミングパッドの決定結果により、
半導体装置をグループ分けし、グループ毎に組立て工程
を行うことを特徴とする半導体装置の特性トリミング方
法。 - 【請求項５】 請求項１乃至３のいずれかに記載の半導
体装置の特性トリミング方法において、 前記半導体装置に前記複数のトリミングパッドに対応す
る記録領域を設け、 短絡すべき一対のトリミングパッドの決定結果を前記記
録領域に記録することを特徴とする半導体装置の特性ト
リミング方法。 - 【請求項６】 請求項１乃至３のいずれかに記載の半導
体装置の特性トリミング方法において、 短絡すべき一対のトリミングパッドの決定結果を前記ト
リミングパッド自体に記録することを特徴とする半導体
装置の特性トリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23212393A JPH0786521A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の特性トリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23212393A JPH0786521A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の特性トリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786521A true JPH0786521A (ja) | 1995-03-31 |
Family
ID=16934369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23212393A Withdrawn JPH0786521A (ja) | 1993-09-20 | 1993-09-20 | 半導体装置の特性トリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100431095C (zh) * | 2003-09-09 | 2008-11-05 | 精工电子有限公司 | 半导体器件的制造方法 |
| CN100431094C (zh) * | 2003-09-09 | 2008-11-05 | 精工电子有限公司 | 半导体器件的制造方法 |
-
1993
- 1993-09-20 JP JP23212393A patent/JPH0786521A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100431095C (zh) * | 2003-09-09 | 2008-11-05 | 精工电子有限公司 | 半导体器件的制造方法 |
| CN100431094C (zh) * | 2003-09-09 | 2008-11-05 | 精工电子有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757264A (en) | Electrically adjustable resistor structure | |
| US7259579B2 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| JPH0786521A (ja) | 半導体装置の特性トリミング方法 | |
| US6153450A (en) | Method of utilizing fuses to select alternative modules in a semiconductor device | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JPS58107643A (ja) | 集積回路チツプの容量結合端子 | |
| US5994715A (en) | Semiconductor device and method for discriminating bad semiconductor devices from good ones | |
| JPH0580824B2 (ja) | ||
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2765467B2 (ja) | 半導体集積回路装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JPH04188643A (ja) | 半導体集積回路 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH05232151A (ja) | 電圧設定回路及びその電圧設定方法 | |
| JP2880714B2 (ja) | 集積回路 | |
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JPS58119608A (ja) | 厚膜抵抗のトリミング方法 | |
| JPS61263116A (ja) | 半導体装置 | |
| JP2769517B2 (ja) | 混成集積回路の製造方法 | |
| JPH05144891A (ja) | 半導体装置用マツピングデータ・マーキングユニツト | |
| JP2924933B2 (ja) | 記憶回路装置 | |
| JPH06140489A (ja) | 半導体集積回路基板の製造方法と検査方法およびそれに用いる半製品 | |
| JP2715603B2 (ja) | 半導体装置 | |
| JPS615539A (ja) | 半導体装置 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |