JPH0783980A

JPH0783980A - ジッタ／ワンダ解析装置

Info

Publication number: JPH0783980A
Application number: JP23336593A
Authority: JP
Inventors: Hitoshi Ujiie; 仁氏家
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1993-09-20
Filing date: 1993-09-20
Publication date: 1995-03-31

Abstract

(57)【要約】【目的】低周波数化したジッタやワンダを高精度に、
効率よく測定及び解析することができるジッタ／ワンダ
解析装置を提供する。【構成】測定信号生成回路１１と、基準発振器１２
と、周波数変換回路１３と、逓倍回路１４と、ジッタ付
加回路１５と、切り替え回路１６と、第１及び第２の連
続周期測定回路１７及び１８と、第１及び第２のバッフ
ァメモリ１９及び２０と、第１及び第２の分周器２１、
２２とから測定部１０を構成する。連続周期測定回路１
７、１８で被測定信号の周期を連続的に測定し、演算解
析部でそれらの周期データの変動を高速フーリエ変換し
てジッタを解析し、また、２つの被測定信号の時間間隔
測定値から相対的なジッタを解析する。一方、被測定信
号の周波数を分周器２１、２２により適当に分周して低
周波ジッタを解析し、また、ワンダは複数の観測時間に
おけるＭＴＩＥや長期周波数偏差を同時に算出して解析
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、一般的には、パルス
状の被測定信号のパルス幅の変動（ゆれ）、いわゆるジ
ッタを解析するジッタ解析装置と、ＭＴＩＥ(MAXIMUM T
IME INTERVALERROR)による長期的位相変動であるワンダ
を解析するワンダ解析装置との両機能を備えたジッタ／
ワンダ解析装置に関し、特に、パルス状の被測定信号に
おける時間／周波数領域の諸量、例えば周期、時間間隔
などを連続的に測定し、その測定量からジッタの振幅と
周波数成分、及びＭＴＩＥによるワンダを高精度に、効
率よく解析することができるジッタ／ワンダ解析装置に
関するものである。

【０００２】

【従来の技術】ＩＳＤＮやＳＯＮＥＴ／ＳＤＨ等のアー
キテクチャで代表されるディジタル通信ネットワークで
は、高品質で大容量の高速伝送実現を妨げる主たる要因
として、ジッタやワンダが考えられる。ジッタは、ＩＴ
Ｕ／ＴＳ（旧ＣＣＩＴＴ）の勧告などで、その振幅量と
周波数成分が規定され、同じくワンダは観測時間に対す
るＭＴＩＥの最大値が規定されている。

【０００３】一般に、伝送通信システムでは受信クロッ
クの再生に比較的ゲインの低いＰＬＬ（フェーズロック
ループ）が用いられている。このため、高周波成分のジ
ッタはＰＬＬによってある程度抑圧されるが、ＰＬＬで
除去しきれない低周波成分のジッタやワンダが実際の運
用上問題になる。さらに、今後の社会基盤として重要な
ＳＯＮＥＴ／ＳＤＨでは、ネットワーク・インターフェ
ースにおける同期維持のために、伝送フレームの先頭部
分にあるポインタを挿抜する機能を有し、また、ＡＴＭ
（非同期転送モード）では、タイムスタンプによって接
続元の基準周波数情報を接続先へ伝達し、接続元の基準
周波数を接続先で再現する機能を有するが、これらの新
しい同期技術はまた、新しい更なる低周波ジッタ（１μ
Ｈｚ〜１０Ｈｚ）並びにワンダという問題を生み、ジッ
タの低周波化が懸念されている。

【０００４】

【発明が解決しようとする課題】従来よりディジタル・
トランスミッション・アナライザはパルス状の被測定信
号のジッタを解析できるものとして知られている。この
ディジタル・トランスミッション・アナライザは伝送エ
ラーやジッタを測定する試験装置であり、主に送信部と
受信部とで構成されている。受信部にジッタの測定機能
があるが、測定できるのはジッタ振幅や、あるジッタ振
幅値を越えたときの発生頻度の測定が主であり、周波数
成分解析機能はないと言える。何故ならば、このディジ
タル・トランスミッション・アナライザでジッタの周波
数成分解析を行う場合には、送信部で出力信号のジッタ
周波数を設定し、受信部でそのときのジッタ振幅を測定
するというやり方以外に方法がなく、従って、低周波か
ら高周波までの連続的なジッタ周波数成分解析を行うこ
とはできないからである。また、ジッタ周波数の設定領
域も下限が１０Ｈｚ〜１００Ｈｚ程度で低周波ジッタ解
析には不十分であり、ワンダに関しては測定できない。

【０００５】また、従来公知のＳＯＮＥＴ／ＳＤＨアナ
ライザは、一般的に、ファンクション試験が主である
が、一部の機種にジッタ／ワンダ解析が可能なものがあ
る。この機種のものは、上記ディジタル・トランスミッ
ション・アナライザと同様に、送信部と受信部に分かれ
て構成され、送信部でジッタ周波数と振幅を設定し、受
信部でジッタ振幅を測定するものであるが、ジッタ周波
数設定領域の下限が１Ｈｚと低く、従って、ジッタ解析
も１Ｈｚまでは可能であるが、１Ｈｚではまだ不十分で
ある。また、１００ｍ秒（０．１秒）から１００秒まで
の観測期間におけるワンダ測定（ＭＴＩＥ）機能もあ
る。しかしながら、この観測期間はＩＴＵ／ＴＳの観測
期間勧告の範囲の極く一部に過ぎず、極めて不十分であ
る。

【０００６】現在、ＩＴＵ／ＴＳ勧告で明らかにされて
いるＭＴＩＥの観測期間は５０ｍ秒〜１０⁹秒の範囲で
あるが、５０ｍ秒〜５００秒の範囲と５００秒〜１０⁹
秒の範囲の２段階に分けてある。その内５０ｍ秒から１
０⁷秒までの範囲が観測期間の現実性からワンダとして
重要視される（Ｇ．８１１勧告）。よって、上記０．１
秒から１００秒までの観測期間ではワンダを高精度に測
定することは不可能である。

【０００７】この発明の目的は、低周波数化したジッタ
を高精度に測定及び解析することができ、かつワンダに
ついてもＩＴＵ／ＴＳ勧告のＭＴＩＥによるワンダを高
精度に、効率よく測定及び解析することができるジッタ
／ワンダ解析装置を提供することにある。

【０００８】

【課題を解決するための手段】この発明では、パルス状
の被測定信号の一方のエッジが与えられ、該エッジの周
期を連続的に測定する第１の連続周期測定回路と、パル
ス状の被測定信号の一方のエッジ又は装置内部で作られ
た基準位相の所定の周波数の試験信号の一方のエッジが
与えられ、該エッジの周期を連続的に測定する第２の連
続周期測定回路と、前記第１及び第２の連続周期測定回
路から出力される測定周期データを記憶するための第１
及び第２のメモリと、前記第１及び第２のメモリに記憶
された測定周期データに基づいて、前記被測定信号の少
なくとも周期、時間間隔を含む時間／周波数の諸量を算
出する測定量演算手段と、算出された被測定信号の時間
／周波数の諸量の解析を行う解析手段と、前記第１及び
第２の連続周期測定回路に入力される被測定信号をそれ
ぞれ選択的に分周する第１及び第２の分周手段とを設
け、前記第１及び第２の連続周期測定回路で２つの被測
定信号の周期を同時に、かつ連続的に測定することを可
能にし、前記解析手段により、前記測定量演算手段で算
出された各々の測定値の経過時間に対する変化量を高速
フーリエ変換して解析した結果から各々の被測定信号の
ジッタ周波数スペクトラムを同時に求めることができる
ようにしたものである。

【０００９】また、前記測定量演算手段で各々の周期測
定値より両信号間の時間間隔値を算出し、前記解析手段
により、前記測定量演算手段で算出された時間間隔値の
経過時間に対する変化量を高速フーリエ変換して解析し
た結果から相対的なジッタ周波数スペクトラムを求める
ことができるようにしたものである。また、前記第１及
び第２の分周手段により被測定信号を適当な周波数まで
分周し、その分周周期を前記第１及び第２の連続周期測
定回路で測定することによって全体の測定時間を長く
し、前記解析手段により、前記測定量演算手段で算出さ
れた測定値の経過時間に対する変化量を高速フーリエ変
換して解析した結果から被測定信号の比較的低いジッタ
周波数スペクトラムを求めることができるようにしたも
のである。

【００１０】また、前記第１及び第２の分周手段により
被測定信号と前記基準位相の所定の周波数の試験信号と
をそれらの周波数が一致する適当な周波数までそれぞれ
分周し、各々の分周信号の周期を前記第１及び第２の連
続周期測定回路でそれぞれ測定し、前記測定量演算手段
で各々の分周周期測定値より両信号間の時間間隔値を算
出し、前記解析手段により、前記測定量演算手段で算出
された前記両信号間の時間間隔値よりその最大値と最小
値をそれぞれ算出するとともに、それらから複数の観測
時間におけるＭＴＩＥや長期周波数偏差を同時に算出
し、長期的位相変動であるワンダを効率よく解析できる
ようにしたものである。

【００１１】また、前記基準位相の所定の周波数の試験
信号にジッタを付加して、このジッタ付加試験信号を外
部へ出力するジッタ付加手段を設け、該ジッタ付加手段
からユーザが設定できる任意の波形や周波数のジッタ付
加試験信号を外部の被試験装置に出力して該被試験装置
からの出力信号を被測定信号として入力することによ
り、該被試験装置のジッタ抑圧効果やジッタ耐力を解析
できるようにしたものである。

【００１２】さらに、前記基準位相の所定の周波数の試
験信号を外部へ出力するための端子を設け、該端子より
このジッタのない純粋な試験信号を外部の被試験装置に
出力して該被試験装置からの出力信号を被測定信号とし
て入力することにより、該被試験装置のみで発生するジ
ッタを解析できるようにしたものである。

【００１３】

【作用】上記この発明の構成によれば、前記解析手段に
より、前記測定量演算手段で算出された測定値の経過時
間に対する変化量を高速フーリエ変換して解析した結果
から被測定信号のジッタ周波数スペクトラムを求めるこ
とができるから、低周波から高周波までの連続的なジッ
タ周波数成分解析を高精度に行うことができる。また、
分周手段で被測定信号を適当な周波数まで分周すること
により、低周波ジッタの解析も十分に行え、さらに、ワ
ンダに関してもＩＴＵ／ＴＳで勧告しているＭＴＩＥに
よるワンダを重要視されている５０ｍ秒から１０⁷秒ま
での観測期間にわたって高精度に、効率よく測定するこ
とができる。

【００１４】

【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明によるジッタ／ワ
ンダ解析装置の一実施例の全体構成を示すブロック図で
ある。本実施例のジッタ／ワンダ解析装置は、パルス状
の被測定信号における時間／周波数領域の諸量、例えば
周期、時間間隔などを連続的に高精度に測定することが
できるとともに、データ取得時の時刻を明らかにして、
これら諸量の統計演算、度数分布、経過時間に対する変
化、ＭＴＩＥ演算、ジッタ周波数成分をも精度良く解析
できるものであり、測定部１０と、演算解析部３０と、
制御部４０と、表示部５０と、操作部６０とに大別さ
れ、制御部４０、表示部５０及び操作部６０はバス７０
を介して測定部１０及び演算解析部３０と相互に接続さ
れている。

【００１５】測定部１０は測定信号生成回路１１と、基
準発振器１２と、周波数変換回路１３と、逓倍回路１４
と、ジッタ付加回路１５と、切り替え回路１６と、第１
及び第２の連続周期測定回路１７及び１８と、第１及び
第２のバッファメモリ１９及び２０と、第１及び第２の
分周器２１、２２とから構成されている。本実施例のジ
ッタ／ワンダ解析装置は連続周期測定回路の周期測定値
を用いてジッタの解析を行う。本解析装置には２つの連
続周期測定回路１７、１８が設けられているから、２つ
の被測定信号を入力して各々の信号に対してのジッタ解
析が行える。被測定信号は、連続周期測定回路が可能な
限り、周期を空き時間無しで連続的に測定する。また、
２つの被測定信号を入力して、その時間間隔測定値か
ら、一方の入力に対する相対的なジッタを解析すること
もできる。この場合、時間間隔測定値は、２つの連続周
期測定回路１７、１８の周期測定値の積算である経過時
間から両者の時間間隔を導出し、その値の解析を行う。

【００１６】一方、低周波ジッタの解析には長い測定時
間が必要であることから、本解析装置では被測定信号の
周波数を内部で分周器２１、２２により適当に分周し、
個々の測定値取得間隔を長くして全体の測定時間を長く
することで、低周波ジッタを解析する。例えば、被測定
信号が２０４８ＫＨｚ、バッファメモリ１９、２０の容
量が１Ｍワードであるならば、その分周比と測定時間
は、分周比測定値取得間隔全測定時間１４８８ｎｓ４８８ｍｓ２９７７ｎｓ９７７ｍｓ４１．９５μｓ１．９５ｓ８３．９１μｓ３．９１ｓ１６７．８１μｓ７．８１ｓ３２１５．６３μｓ１５．６３ｓとなり、長周期ジッタの解析が可能になる。

【００１７】また、本解析装置はＩＴＵ／ＴＳで勧告し
ているＭＴＩＥによるワンダを解析することができる。
この場合、同勧告書内のワンダ測定例と同じく、被測定
信号と内部のジッタ付加前の試験信号を共に分周器２
１、２２で４ＫＨｚに分周し、両者の連続周期が測定さ
れる。その周期測定値はいったんバッファメモリ１９、
２０に記憶されるが、演算解析部３０は、可能な限り逐
次、周期測定値をバッファメモリ１９、２０から呼び出
し、計数クロックによる計数値と端数時間測定値を加算
して時間間隔値を算出し、ユーザが設定する観測時間内
での時間間隔測定値の最大値と最小値を求めて、メモリ
（データ数が比較的少ないので、ＣＰＵのシステムメモ
リを使用）に記憶しておき、全ての測定値取得が終了し
た後、各観測時間に対するＭＴＩＥを算出し、データと
グラフ表示する。

【００１８】このとき、測定値取得間隔時間は２５０μ
ｓであることから、１Ｍワードのバッファメモリ容量で
は観測時間の最大が２５０ｓまでしか設定できないの
で、この問題を解決するために、バッファメモリへの書
き込みは、最終アドレスにデータを書き込んだ後は、先
頭アドレスに戻るように、アドレスカウンタを巡回させ
る。測定値取得間隔時間が２５０μｓと比較的遅いた
め、ＣＰＵは測定値を溜めることなく逐次データを読み
込むことができるので、アドレスの巡回が可能である。

【００１９】さらに、本解析装置では、装置内部でジッ
タを含んだ試験信号を発生することができ、このジッタ
を付加した試験信号を被試験装置である、例えばネット
ワーク・クロック供給装置などへ従属基準信号として入
力し、その従属同期出力を本解析装置への被測定信号と
して入力して、ジッタやＭＴＩＥを解析して、被試験装
置の不要ジッタ出力のチェック、ジッタ抑圧効果、ジッ
タ耐力性能等を確認することができる。

【００２０】測定信号生成回路１１は第１及び第２の分
周器２１及び２２を介してそれぞれ送られてくる２つの
入力（入力１、入力２）を独立に受信できるように構成
されており、パルス信号のようなパルス状の第１の被測
定信号（被測定入力１）が第１の分周器２１を介して測
定信号生成回路１１に入力１として供給され、また、パ
ルス信号のようなパルス状の第２の被測定信号（被測定
入力２）又は周波数変換回路１３からのジッタ付加前の
基準位相の試験信号が切り替え回路１６で選択されて測
定信号生成回路１１に入力２として供給される。この測
定信号生成回路１１は２系統の被測定信号のエッジ入力
シーケンスを決定する。なお、後述するように、測定信
号生成回路１１は周期に関しては２系統の別個の被測定
信号の同時測定が可能なように構成されている。

【００２１】切り替え回路１６は被測定信号を２系統入
力して各々のジッタを解析したり、相対的なジッタを解
析したい場合、その可動接点ｃが第１の固定接点ａに接
続され、被測定入力２を第２の分周器２２を介して測定
信号生成回路１１へ入力２として供給する。これに対
し、ワンダ測定時には可動接点ｃが第２の固定接点ｂに
接続され、基準発振器１２から周波数変換回路１３を介
して供給される基準位相の試験信号が第２の分周器２２
を介して測定信号生成回路１１へ入力２として供給され
る。切り替え回路１６は制御部４０からの指令（制御信
号）に従って、外部の被測定信号（被測定入力２）或い
は内部の基準位相の試験信号のいずれかを選択して、第
２の分周器２２に送る。切り替え回路１６はリレー等の
機械的スイッチであっても、ゲートによる論理的スイッ
チであってもよい。

【００２２】第１の分周器２１は比較的高い周波数のジ
ッタを解析する場合には、被測定入力１を分周せずにそ
のまま測定信号生成回路１１へ入力する。一方、低周波
数ジッタやワンダを解析する場合には、被測定入力１を
分周して測定信号生成回路１１へ入力する。第２の分周
器２２は切り替え回路１６を通じて供給されるジッタを
付加する前の基準位相の試験信号を４ΚＨｚに分周して
測定信号生成回路１１へ入力する。勿論、第１の分周器
２１と同様に、切り替え回路１６が被測定入力２側に接
続されているときには、この被測定入力２を必要に応じ
て分周して測定信号生成回路１１へ入力する。上記第１
及び第２の分周器２１、２２は測定条件に応じて分周比
が切り替えられるように、プログラマブル分周器で構成
する。

【００２３】基準発振器１２は本解析装置のタイムベー
スであり、周波数が極めて安定な発振器、例えば恒温槽
入りの水晶発振器などを使用する。基準発振器１２には
必要に応じて外部基準信号、例えばＵＴＣ（協定世界
時）に同期した外部基準周波数信号を供給し、発振周波
数を同期させる。基準発振器１２の出力信号は周波数変
換回路１３に供給され、その周波数が試験信号の周波数
に変換される。同時に、基準発振器１２の出力信号は逓
倍回路１４にも送られ、その周波数が逓倍されて連続周
期測定回路１７、１８のための計数クロックが作られ、
これら連続周期測定回路１７、１８に供給される。周波
数変換回路１３からの試験信号はワンダ測定時の基準位
相となるもので、上述したように切り替え回路１６及び
第２の分周器２２を介して測定信号生成回路１１へ入力
２として供給される。また、周波数変換回路１３からの
試験信号は各種の試験、測定等に用いるために外部へジ
ッタのない純粋の試験信号として出力されるとともに、
ジッタ付加回路１５にも供給され、ジッタが付加された
試験信号が各種の試験、測定に用いるために外部へ出力
される。

【００２４】ジッタ付加回路１５は、例えば各種の装置
や伝送路等で発生するジッタ、或いはＩＴＵ／ＴＳで許
容されている範囲内のジッタを人工的に発生させるもの
で、ユーザが設定できる任意の波形や周波数のジッタを
周波数変換回路１３からの基準位相の試験信号に付加し
たジッタ付加試験信号を出力する。この場合、ジッタ付
加回路１５は周波数変換回路１３からの基準位相の試験
信号をデータ入力及び外部クロック入力としてジッタ付
加試験信号を生成する。このジッタ付加回路１５からの
ジッタ付加試験信号を、例えばジッタ除去回路等の被試
験装置、或いは交換機や伝送装置内のネットワーククロ
ック供給装置等の被試験装置に入力し、それらの出力信
号を被測定信号として本解析装置に入力することによっ
て、被試験装置のジッタ抑圧効果やジッタ耐力の解析、
不要ジッタ出力のチェック等を行うことができる。

【００２５】図２は本解析装置から試験信号（ジッタ無
し及びジッタ付加）を交換機や伝送装置内のネットワー
ク・クロック供給装置（被試験装置）に供給し、この被
試験装置からの出力信号を被測定信号として本解析装置
に入力することによって、被試験装置のジッタ抑圧効果
やジッタ耐力の解析、不要ジッタ出力のチェック等を行
う場合の回路構成の一例を示す。ネットワーク・クロッ
ク供給装置の出力クロック信号の周波数は、一般的に、
１５４４ΚＨｚ（北米、日本、一部の東南アジアの国）
又は２０４８ΚＨｚ（これらの国以外の国々）のいずれ
かであるので、これを被測定入力１として第１の分周器
２１を介して測定信号生成回路１１に入力する。分周周
波数を４ΚＨｚと決定したのは、ＩＴＵ／ＴＳの勧告書
に例として４ΚＨｚによるワンダ測定系統図が掲載され
ているためであり、他の分周周波数を用いてもよいこと
は勿論である。なお、比較的高い周波数のジッタを解析
する場合には、出力クロック信号を分周せずにそのまま
測定信号生成回路１１に入力する。

【００２６】上記構成において、切り替え回路１６が被
測定入力２側に接続され、被測定入力１及び２としてパ
ルス信号がそれぞれ第１及び第２の分周器２１及び２２
を介して測定信号生成回路１１に供給されると、第１及
び第２の連続周期測定回路１７及び１８には、測定信号
生成回路１１によって決定された被測定入力１及び２の
パルス信号の立ち上がりエッジ（正のエッジ）又は立ち
下がりエッジ（負のエッジ）のいずれか一方のエッジ信
号が連続的に供給され、この供給された被測定エッジ信
号のエッジの発生周期が連続して測定される。測定結果
（周期データ）はデータライン１７Ｄ及び１８Ｄを通じ
て、また、書き込みパルスは書き込みライン１７Ｗ及び
１８Ｗを通じて、第１及び第２のバッファメモリ１９及
び２０にそれぞれ送られる。これらバッファメモリ１
９、２０はデータライン１７Ｄ及び１８Ｄを通じて送ら
れてくる測定データを書き込みライン１７Ｗ及び１８Ｗ
を通じて供給される書き込みパルスによって漏れなく記
憶する。記憶されるデータ数はユーザが操作部６０を通
じて予め設定する。ここでの測定結果を用いて次段の演
算解析部３０が時間／周波数の諸量を算出する。

【００２７】第１、第２の連続周期測定回路１７、１８
は同じ構成のものでよく、周期の測定は、代表例として
第１の連続周期測定回路１７に被測定入力１の正のエッ
ジが供給される場合について説明すると、図３に示すよ
うにして行われる。例えば入力１の時刻Ｔ11における正
のエッジＥ11と次の時刻Ｔ12における正のエッジＥ12間
の時間である１つの被測定周期Ｐ1kは、図３に示すよう
に、周期Ｐ1kの始端であるエッジＥ11から２つ目の計数
クロック迄の時間ｔ1 と、周期Ｐ1kの後端であるエッジ
Ｅ12から２つ目の計数クロック迄の時間ｔ2 と、時間ｔ
1 の終りから時間ｔ2 の終りまでに含まれる計数クロッ
クの数Ｎにこのクロックの周期Ｔ0 を掛け算した時間Ｎ
Ｔ0 とを求めれば、Ｐ1k＋ｔ2 ＝ＮＴ0 ＋ｔ1 の関係が
成立することより、Ｐ1k＝ＮＴ0 ＋ｔ1 −ｔ2 として算出することができる。

【００２８】ここで、エッジから２つ目の計数クロック
を選択したのは、１つ目の計数クロックを選択した場合
にはエッジと１つ目の計数クロックとが極めて接近し、
高精度のｔ1 、ｔ2 の時間測定が行えないことがあり得
るためであり、時間ｔ1 、ｔ2 の高精度の測定が行えれ
ば、エッジの直後の１つ目の計数クロックを選択しても
よいことは言うまでもない。

【００２９】第１、第２の連続周期測定回路１７、１８
は、上述のようにして算出したデータのうち、時間ｔ1
の終りから時間ｔ2 の終りまでに含まれる計数クロック
の数Ｎp1k 、Ｎp2k にこの計数クロックの周期Ｔ0 を掛
け算したデータ（時間に相当する）Ｎp1K Ｔ0 、Ｎp2K
Ｔ0 はディジタル値であるのでそのまま出力し、一方、
端数時間ｔ1 、ｔ2 についてはその差（ｔ1 −ｔ2 ）
（端数量と称す）を電圧に変換し、さらにアナログ−デ
ィジタル変換器（Ａ／Ｄ変換器）でこれをディジタル値
にしたΔＶp1K 、ΔＶp2K をデータライン１７Ｄ、１８
Ｄを通じて第１、第２のバッファメモリ１９、２０に出
力する。なお、計数値Ｎp1k 、Ｎp2k のｋはｋ＝１〜ｍ
であり、ｍはユーザが設定する測定回数である。また、
この連続周期の測定結果の積算値がデータ取得時の時刻
となる。従って、データ取得時の時刻も漏れなく測定さ
れることになる。

【００３０】また、相対ジッタやワンダを測定する場合
には、２つの連続周期測定回路１７及び１８の周期デー
タ取得時刻の差から時間間隔値を算出する必要があるた
め、両者の測定開始時刻を合わせる必要がある。測定信
号生成回路１１が例えば４ＫＨｚの被測定信号の正のエ
ッジを入力１として第１の連続周期測定回路１７に供給
し、入力２としてジッタ無しの４ＫＨｚの試験信号の正
のエッジを第２の連続周期測定回路１８に入力する場
合、図４に示すように、測定が開始された後、第２の連
続周期測定回路１８は、測定開始直後だけ、被測定信号
の立ち上がりから試験信号の立ち上がりを測定するよう
に、測定信号生成回路１１でシーケンスが組まれてい
る。即ち、入力１の被測定信号の立ち上がりから測定が
開始され、第２の連続周期測定回路１８はこの測定開始
時刻から時刻Ｔ21における試験信号の最初の立ち上がり
までの時間Ｐ21を測定し、初期時刻オフセット値（Ｐ2
1）として記憶して測定開始時刻を合わせる。

【００３１】上述したように、第１及び第２のバッファ
メモリ１９及び２０は第１及び第２の連続周期測定回路
１７及び１８で測定された周期データを漏れなく記憶す
る。これらバッファメモリ１９、２０に記憶されるデー
タ数はユーザが操作部６０を通じて予め設定する。バッ
ファメモリ１９、２０に記憶されたデータは、被測定信
号における時間／周波数領域の諸量、例えば周期、時間
間隔などを測定するために、また、これらの諸量の統計
演算、度数分布、経過時刻に対する変化、ＭＴＩＥ演
算、ジッタ周波数成分を解析するために、次段の演算解
析部３０で使用される。

【００３２】演算解析部３０は、本実施例では、第１及
び第２の端数量加算部３１及び３２と、測定量演算部３
３と、解析演算部３４とから構成されている。第１、第
２の端数量加算部３１、３２は計数クロックで測りきれ
ない端数量時間分電圧のディジタル値（ΔＶp1k 、ΔＶ
p2k ）を時間領域のデータに換算し、上述した計算式に
基づいて、この換算データに、計数クロックによる周期
データ（Ｎp1k Ｔ0 、Ｎp2k Ｔ0 ）を加算して、最終的
な周期データ（Ｐ1k、Ｐ2k）を算出する。即ち、Ｐ1k＝Ｎp1k Ｔ0 ＋ΔＶp1k Ｐ2k＝Ｎp2k Ｔ0 ＋ΔＶp2k 一例として、端数量時間ｔ1 −ｔ2 をΔＴｎｓ、Ｎp1k
及びＮp2k をＮ、ΔＶp1k 及びΔＶp2k をΔＶと置き、
連続周期測定回路１７及び１８のＡ／Ｄ変換器での端数
量時間分電圧のディジタルビット数を１２ビットとし、
計数クロックの周期Ｔ0 ＝１０ｎｓとした場合、ΔＴ＝
−２０、−１０、０、＋１０、＋２０ｎｓのとき、後述
する連続周期測定回路１７及び１８のサンプルホールド
回路の電圧が−２０４８、−１０２４、０、＋１０２
４、＋２０４８ｍＶ、また、Ａ／Ｄ変換器の出力（Δ
Ｖ）が０、１０２４、２０４８、３０７２、４０９６カ
ウントであったとすると、求める周期Ｐ（＝Ｐ1k＝Ｐ2
k）はＰ＝ＮＴ0 ＋ΔＴ＝ＮＴ0 ＋（ΔＶ−２０４８）Ｔ0 ／１０２４＝Ｔ0 （Ｎ＋ΔＶ−２０４８）／１０２４仮にＴ0 ＝１０００とすると、Ｐ＝１０００（Ｎ−２＋ΔＶ／１０２４）となり、Ａ／Ｄ変換器が１ビットの精度を持てばほぼ１
０ｐｓまでの測定が可能となる。なお、１０ｎｓ＝１０
２４ｍＶとするには、各端数時間測定回路の積分器の
Ｃ、Ｒ、又は電圧を適度に設定すればよい。

【００３３】測定量演算部３３は端数量加算部３１、３
２で得られた最終的な周期データを用いて被測定信号の
周期Ｐnk、時間間隔Ｔk や測定データの取得時刻の算出
演算を行う。ここで、ｎは入力チャネル番号（被測定入
力１が供給されるチャネルが入力チャネル１、被測定入
力２又は試験信号が供給されるチャネルが入力チャネル
２）、ｋ＝１〜ｍで、ｍはユーザが設定する測定回数を
示す。以下に、被測定信号の周期Ｐnk及び時間間隔Ｔk
を算出する方法について説明する。

【００３４】測定信号生成回路１１の入力チャネル１、
入力チャネル２に２系統の被測定信号（被測定入力１、
被測定入力２又はジッタ無し試験信号）が供給されたと
きの周期Ｐnkは、第１、第２の端数量加算部３１、３２
によって、上記計算式に基づいて入力チャネル１の被測
定信号（入力１）の周期はＰ1k、入力チャネル２の被測
定信号（入力２）の周期はＰ2kとして算出される。これ
ら周期を図５に示す。この図５から明瞭なように、被測
定信号の周期は両入力チャネルに供給される２系統の被
測定信号について同時測定が可能である。

【００３５】次に、入力チャネル１に供給される被測定
信号と入力チャネル２に供給される被測定信号間の時間
間隔を測定する場合について説明する。本明細書では同
一レートの２つの信号の特定のエッジ間の差を「時間間
隔」と称す。この時間間隔Ｔk は、図６から明瞭なよう
に、入力２の正のエッジＴ2(k+1)（代表例）の時刻から
入力１の正のエッジＴ1k（代表例）の時刻を減算するこ
とによって算出することができる。即ち、Ｔk ＝Ｔ2(k+1)−Ｔ1k ここで、Ｔ2(k+1)＝Ｔ2k＋Ｐ2(k+1)、Ｔ1k＝Ｔ1(k-1)＋
Ｐ1kであるから入力１及び入力２の周期Ｐ1k及びＰ2(k+
1)と正のエッジ発生時刻Ｔ1(k-1)及びＴ2kより時間間隔
Ｔk を算出することができる。

【００３６】上述のようにして測定量演算部３３で演算
された時間／周波数の諸量、本実施例では周期及び時間
間隔は必要に応じて解析演算部３４において解析され
る。主な解析方法は図１のブロック内に示したように、
統計演算、度数分布、時刻変化（経過時間に対する変
化）、ＭＴＩＥ演算、ジッタ周波数成分解析である。こ
れら解析法について以下に簡単に説明する。

【００３７】統計演算解析法は、算出したデータの平
均、分散、標本分散、標準偏差、標本標準偏差、最大
値、最小値、アラン分散、√アラン分散、正規化、±オ
フセット、定数乗除算により解析を行うものである。度
数分布解析法は、図７に示すように、測定量例えば周期
Ｐk （時間間隔でもよい）を横軸にとり、縦軸にその周
期Ｐk が得られた数（頻度）をとり、度数分布を表示し
て解析を行うものである。

【００３８】時刻変化解析法は、図８に示すように、横
軸に経過時間ｔk をとり、縦軸に測定量例えば周期Ｐk
をとって、周期Ｐk の時間に対する変化状態を表示し、
解析を行うものである。次に、ＭＴＩＥ(MAXIMUM TIME
INTERVAL ERROR、最大時間間隔エラー）演算について説
明する。

【００３９】ワンダ測定において、ユーザが設定する観
測時間内での時間間隔値の最大値から最小値を差し引
き、それをＭＴＩＥとする。ユーザが設定する観測時間
範囲は、ＩＴＵ／ＴＳの勧告と測定時間の現実性から考
慮して、本実施例の解析装置では５０ｍ秒〜１０⁷秒ま
での範囲とする。ＭＴＩＥ算出例を簡単に説明するため
に、以下の説明では観測時間の設定を、５０ｍ秒を除い
て、ディケード単位で段階的に設定するようにしている
が、最小ステップ２５０μｓで、それ以外のさらに詳細
な観測時間の設定も可能である。

【００４０】また、設定された観測時間以下の観測時間
のＭＴＩＥも以下の要領で併せて算出可能であり、１回
の測定で異なった観測時間のＭＴＩＥを算出してグラフ
化できる。観測時間のユーザ設定値の例：５×１０^-2ｓ、１０
^-1ｓ、１０⁰ｓ、１０⁺¹ｓ、１０⁺²ｓ、１０⁺³ｓ、１０
⁺⁴ｓ、１０⁺⁵ｓ、１０⁺⁶ｓ、１０⁺⁷ｓ以下に観測時間を最大の１０⁺⁷ｓに設定した場合の例を
記載する。ａ）測定開始後、最も短い観測時間である５×１０^-2ｓ
経過した時点での、時間間隔値の最大値Ｘmax(1)と最小
値Ｘmin(1)を検出し、メモリに記憶する。測定は測定は
そのまま続行する。ｂ）さらに５×１０^-2ｓ経過の後、つまり測定開始から
１０^-1ｓ経過した時点での時間間隔の最大値Ｘmax(2)と
最小値Ｘmin(2)を検出し、メモリに記憶する。測定は測
定はそのまま続行する。ｃ）さらに９×１０^-1ｓ経過の後、つまり測定開始から
１０⁰ｓ経過した時点での時間間隔の最大値Ｘmax(3)と
最小値Ｘmin(3)を検出し、メモリに記憶する。測定は測
定はそのまま続行する。ｄ）以下同じ要領で、設定観測時間の最大値１０⁺⁷ｓが
経過するまで、各観測時間における時間間隔値の最大値
Ｘmax(n)と最小値Ｘmin(n)を検出し、メモリに記憶す
る。ｅ）その後に、各観測時間の最大値Ｘmax(n)から最小値
Ｘmin(n)を差し引き、ＭＴＩＥを算出し、図９に示すよ
うな観測時間対ＭＴＩＥのグラフを表示する。

【００４１】ＭＴＩＥ＝Ｘmax(n)−Ｘmin(n) ｆ）また、このようにして算出したＭＴＩＥから、長期
周波数偏差（Δｆ／ｆ）を算出する。 Δｆ／ｆ＝ＭＴＩＥ／観測時間ジッタ周波数成分解析法は、測定された周期や時間間隔
の経過時間に対する変化量をＦＦＴ部（高速フーリエ変
換部）で高速フーリエ変換し、ジッタの周波数スペクト
ラムを導いて解析を行うものである。ただし、本装置で
得られた測定量データは一定の時間間隔で測定されたも
のではないため、補間部において測定量データとその取
得時刻データから補間法を用いて一定間隔で測定された
場合の測定量データに変換する。

【００４２】この補間部における補間法の一例を示す
と、演算解析部３０の第１、第２の端数量加算部３１、
３２で得られた各測定周期データをＰ₁ ，Ｐ₂ ，Ｐ₃ ・
・・とすると、これら周期データは各測定サイクルごと
にそれまでの測定値が加算され、Ｐ₁ ＝ｔ₁ ，Ｐ₁ ＋Ｐ
₂ ＝ｔ₂ ，Ｐ₁ ＋Ｐ₂ ＋Ｐ₃ ＝ｔ₃ ，・・・として経過
時間メモリ（図示せず）に記憶される。これらｔ₁ ，ｔ
₂ ，ｔ₃ ，・・・は測定開始からの時刻を示しており、
時刻０のときに周期の測定値Ｐ₁ が得られ、時刻ｔ₁ の
ときに周期の測定値Ｐ₂ が得られ、時刻ｔ₂ のときに周
期の測定値Ｐ₃ が得られていることになる。これらから
周期Ｐk の変化の時間経過を示すと、例えば図１０Ａに
示すように、測定値Ｐk は不等時間間隔で得られてい
る。

【００４３】これら測定周期データＰk から、等時間間
隔で得られたと見なせる周期データＰskを補間部で算出
する。例えば図１０Ａにおいて、時刻０から等時間間隔
の標本点Ｓ₀ ，Ｓ₁ ，Ｓ₂ ，・・・で周期を測定したと
みなせる周期データを、最も利用し易い直線補間法を使
って求める。８つの測定周期データＰk は（ｔk ，Ｐk
）座標で１（０，Ｐ₁ ），２（ｔ₁ ，Ｐ₂ ），３（ｔ₂
，Ｐ₃ ），４（ｔ₃ ，Ｐ₄ ），・・・８（ｔ₇ ，Ｐ
₈ ）と表わせる。標本点Ｓ₀ の周期は当然Ｐ₁ でよい。
標本点Ｓ₁ は次のようにして求める。即ち、図１０Ｂに
示す３点（ｔ₁ ，Ｐ ₂ ），（Ｓ₁ ，Ｐs₁），（ｔ₂ ，Ｐ
₃ ）を通る直線４４がＰ＝Ａt ＋Ｂであるとすると、Ａ＝（Ｐ₂ −Ｐ₃ ）／（ｔ₁ −ｔ₂ ）Ｂ＝（ｔ₁ Ｐ₃ −ｔ₂ Ｐ₂ ）／（ｔ₁ −ｔ₂ ）となる。このＡ，ＢとＳ₁ とを直線の式に代入すると、Ｐs₁＝Ｓ₁ （Ｐ₂ −Ｐ₃ ）／（ｔ₁ −ｔ₂ ）＋（ｔ₁ Ｐ
₃ −ｔ₂ Ｐ₂ ）／（ｔ₁ −ｔ₂ ）で標本点Ｓ₁ の周期Ｐs₁が求まる。以下、同様にして周
期Ｐs₂，Ｐs₃，Ｐs₄，・・・を求める。

【００４４】このようにして得られた等時間間隔の周期
データＰsk（図１０Ａの×印のデータ）をＦＦＴ部で高
速フーリエ変換する。この変換結果の周波数スペクトラ
ムを表示部５０の表示器（図示せず）に表示することに
より、例えば図１０Ｃに示す表示が得られる。これより
周期Ｐk の変動（ジッタ）の周波数成分を知ることがで
きる。このとき、周期Ｐk の値、又はその平均値を同時
に表示したり、上記周波数スペクトラムをＰk に対する
比として表示することもできる。さらに、そのジッタの
周期に対する百分率を求めることもできる。等時間間隔
で得られたと見なせる周期データＰskの精度を上げるた
めに、スプライン法その他の補間法を用いることもでき
る。

【００４５】次に、本装置の各部をさらに詳細に説明す
る。測定部１０は可能な限り取り落とすことなく連続的
にデータを取得し、かつデータ取得時の時刻（経過時
間）を正確に知ることができることが望まれる。まず、
図１１を参照して測定信号生成回路１１、切り替え回路
１６、並びに第１及び第２の分周器２１及び２２の一具
体例について説明する。

【００４６】測定信号生成回路１１は、第１、第２、第
３及び第４の４つのＤ形フリップフロップＦ１、Ｆ２、
Ｆ３及びＦ４と、２つのＯＲゲートＧ２、Ｇ３と、１つ
の排他的ＯＲゲートＧ４と、１つのＡＮＤゲートＧ５
と、１つの遅延回路ＤＬとから構成されており、第１の
分周器２１からの入力１は第１のＤ形フリップフロップ
Ｆ１のトリガ端子Ｔに供給され、また、第２の分周器２
２からの入力２は第３のＤ形フリップフロップＦ３のト
リガ端子Ｔに供給される。

【００４７】一方、測定を開始させるための外部トリガ
入力信号は第４のＤ形フリップフロップＦ４のトリガ端
子Ｔに供給され、そのデータ端子Ｄに与えられている高
レベル信号Ｈがその出力端子Ｑから第１のＤ形フリップ
フロップＦ１のデータ端子Ｄに供給される。このＤ形フ
リップフロップＦ１の出力端子Ｑは第１の連続周期測定
回路１７及び第２のＤ形フリップフロップＦ２のトリガ
端子Ｔにそれぞれ接続されており、そのデータ端子Ｄに
与えられている高レベル信号Ｈがその出力端子Ｑから出
力される。

【００４８】第２のＤ形フリップフロップＦ２のデータ
端子Ｄにも高レベル信号Ｈが与えられており、その出力
端子Ｑは第３のＤ形フリップフロップＦ３のデータ端子
Ｄ及びＡＮＤゲートＧ５の一方の入力に接続されるとと
もに、遅延回路ＤＬを介して排他的ＯＲゲートＧ４の一
方の入力に接続されている。この排他的ＯＲゲートＧ４
の他方の入力には第３のＤ形フリップフロップＦ３の出
力端子￣Ｑ（Ｑの論理反転）が接続され、この排他的Ｏ
ＲゲートＧ４の出力はＡＮＤゲートＧ５の他方の入力に
接続されている。このＡＮＤゲートＧ５の出力は第２の
連続周期測定回路１８に接続されている。これら遅延回
路ＤＬ、排他的ＯＲゲートＧ４及びＡＮＤゲートＧ５は
パルス波形を整形するパルス整形機能部として働く。

【００４９】第１及び第２の分周器２１及び２２は同じ
構成のものであり、第１の分周器２１は１つのプログラ
マブルデバイダＰＤ１と１つのラッチＬＴ１とから、ま
た、第２の分周器２２も１つのプログラマブルデバイダ
ＰＤ２と１つのラッチＬＴ２とからそれぞれ構成され、
上述したように測定条件に応じて分周比が切り替えられ
るようになっている。これら、プログラマブルデバイダ
ＰＤ１、ＰＤ２のプリセットデータ端子にはラッチＬＴ
１、ＬＴ２からユーザによって予め設定されたデータが
それぞれ入力される。

【００５０】切り替え回路１６は２つのＡＮＤゲートＡ
Ｇ１、ＡＧ２と、１つのインバータＩＮＶと、１つのＯ
ＲゲートＯＧ１とから構成された論理的スイッチである
が、リレー等の機械的スイッチを用いることもできる。
この切り替え回路１６は、制御部４０からスイッチ（Ｓ
Ｗ）制御信号（高レベル）が入力されると、周波数変換
回路１３からの基準位相の試験信号を第２の分周器２２
に供給し、また、制御部４０からスイッチ（ＳＷ）制御
信号が入力されないときには（或いは低レベルのスイッ
チ制御信号が入力されると）、被測定入力２を第２の分
周器２２に供給する。

【００５１】上記構成によれば、測定信号生成回路１１
の第４のＤ形フリップフロップＦ４のトリガ端子Ｔに外
部トリガ信号が入力されることにより測定動作が開始さ
れ、また、制御部４０から入力されるスイッチ制御信号
で切り替え回路１６が被測定入力２を供給するか基準位
相の試験信号を供給するかを決定し、測定信号生成回路
１１に入力１、入力２が供給されてその被測定エッジが
連続的に発生され、第１、第２の連続周期測定回路１
７、１８へ供給されることは明白であるので、図１１中
に（１）〜（１３）で指示した各部の波形を図１２に示
し、その動作説明を省略するが、図１２の波形は、入力
１として図示するようなパルス幅Ｗx1、Ｗx2、Ｗx3、・
・・の正のパルス信号が第１のＤ形フリップフロップＦ
１のトリガ端子Ｔに入力され、入力２として入力１の波
形を反転した形式の正のパルス信号が第３のＤ形フリッ
プフロップＦ３のトリガ端子Ｔに入力された場合のもの
である。

【００５２】若干の説明を付加すると、リセットパルス
（波形（１）参照）により、第２、第４のＤ形フリップ
フロップＦ２、Ｆ４は直接リセットされ、第１のＤ形フ
リップフロップＦ１はＯＲゲートＧ２を介して、第３の
Ｄ形フリップフロップＦ３はＯＲゲートＧ３を介してそ
れぞれリセットされ、同時にこのリセットパルスにより
第１、第２の連続周期測定回路１７、１８もリセットさ
れる。また、入力１の立ち上がりエッジにより第１のＤ
形フリップフロップＦ１の出力Ｑが反転し、これにより
第１のＤ形フリップフロップＦ１が作動するが、第１の
Ｄ形フリップフロップＦ１の出力Ｑが反転した後、一定
時間経過後に第１の連続周期測定回路１７が書き込みパ
ルス（波形（５）参照）を発生してバッファメモリ１９
へ測定データ（立ち上がりエッジ間の周期Ｐr1, Ｐr2,
・・・）を書き込むようになっている。これは第１の連
続周期測定回路１７が内部処理に要する時間を見込んだ
ためである。図１２における時間ｔM1がこの内部処理に
要する時間を見込んだ時間（書き込みパルス（５）の発
生を含む）である。

【００５３】第２の連続周期測定回路１８の場合も同様
であり、入力１のパルス幅Ｗx1の後端の立ち下がりエッ
ジと同時刻の入力２（波形（３）参照）の立ち上がりエ
ッジにより第３のＤ形フリップフロップＦ３の出力￣Ｑ
が反転し、これより一定時間経過後に第２の連続周期測
定回路１７が書き込みパルス（波形（１２）参照）を発
生してバッファメモリ２０へ測定データ（立ち下がりエ
ッジ間の周期Ｐf1, Ｐf2, ・・・）を書き込むようにな
っている。図１２における時間ｔM2がこの内部処理に要
する時間を見込んだ時間（書き込みパルス（１２）の発
生を含む）である。

【００５４】これら書き込みパルス（５）及び（１２）
の発生により第１及び第３のＤ形フリップフロップＦ１
及びＦ３はＯＲゲートＧ２及びＧ３を通じてリセットさ
れるが、第２のＤ形フリップフロップＦ２はリセットパ
ルスが供給されないのでその出力Ｑは高レベルのままで
ある。ここで、第２のＤ形フリップフロップＦ２の出力
Ｑは遅延回路ＤＬで時間ｔだけ遅延されて排他的ＯＲゲ
ートＧ４の一方の入力に供給されるため、ＡＮＤゲート
Ｇ５から最初に継続時間ｔのパルス（波形（１１）参
照）が発生される。このパルスの発生により第１、第２
の連続周期測定回路１７、１８の測定開始時刻が一致で
きる。また、ＡＮＤゲートＧ５から出力される立ち下が
りエッジ間の周期Ｐf1, Ｐf2, ・・・のうち、最初の周
期Ｐf1は入力１のパルス幅Ｗx1に等しい。このようにし
て各バッファメモリ１９、２０に書き込まれたデータ内
容（デューティ比が１００％に近い場合）を図１３に示
す。図１３において（ａ）は測定値と入力１のパルス信
号との関係を示し、（ｂ）はバッファメモリ１９、２０
の内容を示す。この場合のパルス幅の演算式は次の通り
である。

【００５５】パルス幅Ｗxn＝Ｗx(n-1)＋Ｐfn＋Ｐr(n-1) 次に、第１、第２の連続周期測定回路１７、１８の一具
体例について図１４を参照して説明する。これら連続周
期測定回路１７、１８としては、例えば特願昭６２−２
５３２６号に示す技術を基本構成として利用することが
できる。上述したように、第１、第２の連続周期測定回
路１７、１８の回路構成は実質的に同じものでよく、図
３を参照して説明したように、端数時間ｔ1 、ｔ2 と、
時間ｔ1の終りから時間ｔ2 の終りまでに含まれる計数
クロックの数Ｎp1k 、Ｎp2k にこの計数クロックの周期
Ｔ0 を掛け算したデータＮp1K Ｔ0 、Ｎp2K Ｔ0 とを算
出し、この算出したデータのうち、Ｎp1K Ｔ0 、Ｎp2K
Ｔ0 はそのまま出力し、端数時間ｔ1 、ｔ2 については
その差（ｔ1 −ｔ2 ）を電圧に変換し、さらにＡ／Ｄ変
換器でこれをディジタル値にしたΔＶp1K 、ΔＶp2K を
出力できる回路構成であればよく、図１４は特願昭６２
−２５３２６号に示す技術を基本構成とし、上記動作が
行えるようにこれを一部変更した第１の連続周期測定回
路１７の一具体例を示す。勿論、第２の連続周期測定回
路１８も同様の回路構成のものでよく、また、図１４の
回路構成に限定されるものではない。

【００５６】図１４に示す連続周期測定回路１７は、第
１〜第４の４つのＪＫフリップフロップＦ１１〜Ｆ１４
と、１つのＤ形フリップフロップＦ１５と、第１及び第
２の端数時間−電圧変換器ＴＶ１及びＴＶ２と、第１〜
第５の５つのＡＮＤゲートＡＧ１１〜ＡＧ１５と、第１
〜第４の４つのＯＲゲートＯＧ１１〜ＯＧ１４と、第１
及び第２の端数時間−電圧変換器ＴＶ１及びＴＶ２の出
力値間の減算を行う引き算増幅器ＳＡ１と、第１及び第
２の端数時間−電圧変換器ＴＶ１及びＴＶ２の出力値を
引き算増幅器ＳＡ１に切り替えて入力することが可能な
切り替えスイッチＳＷ１１と、クロックを１／Ｍに分周
する１／Ｍ分周器ＦＤ１と、第１及び第２の２つのワン
ショットマルチバイブレータＭＭ１及びＭＭ２と、Ｎp1
K Ｔ0 を計数するプリセット型計数器ＰＣＴ１１と、端
数量（ｔ1 −ｔ2 ）電圧をサンプルホールドするサンプ
ルホールド回路ＳＡＨ１と、サンプルされた端数量電圧
をディジタル信号に変換するアナログ−ディジタル変換
器（Ａ／Ｄ変換器）ＡＤ１とから構成されている。これ
ら構成要素の接続状態は図示の通りであるのでその説明
を省略する。なお、第１〜第４の各ＪＫフリップフロッ
プＦ１１〜Ｆ１４のＪ及びＫ端子と、Ｄ形フリップフロ
ップＦ１５のデータ端子Ｄとにそれぞれ供給されている
Ｈは高レベル信号を表す。

【００５７】上記構成において、入力端子ＩＮ１には測
定信号生成回路１１から入力１の被測定エッジ信号が供
給される。（第２の連続周期測定回路１８の場合には入
力端子ＩＮ１に測定信号生成回路１１から入力２の被測
定エッジ信号が供給されることになる。）以下の動作説
明は第１の連続周期測定回路１７の場合であるが、第２
の連続周期測定回路１８の場合も同様の動作を行うこと
は言うまでもない。

【００５８】入力端子ＩＮ１に供給された入力１の被測
定エッジ信号は第１のＪＫフリップフロップＦ１１のト
リガ（クロック）入力端子Ｔに入力され、第１番目のエ
ッジ信号によってレベル反転したＪＫフリップフロップ
Ｆ１１の出力Ｑが第１の端数時間−電圧変換器ＴＶ１に
供給される。第１の端数時間−電圧変換器ＴＶ１はこの
エッジ（例えば図３のＥ11）から２つ目の計数クロック
迄の時間ｔ1 （図３参照）を算出してこれを電圧信号Δ
Ｖ１に変換する。また、ＪＫフリップフロップＦ１１の
出力￣Ｑ（Ｑの論理反転出力）は第２の端数時間−電圧
変換器ＴＶ２に接続されており、次に入力する被測定エ
ッジ信号（２番目のエッジ信号）によってレベル反転し
た出力￣Ｑがこの第２の端数時間−電圧変換器ＴＶ２に
供給されると、第２の端数時間−電圧変換器ＴＶ２はこ
のエッジ（例えば図３のＥ12）から２つ目の計数クロッ
ク迄の時間ｔ2 （図３参照）を算出してこれを電圧信号
ΔＶ２に変換する。以下同様にして第１の端数時間−電
圧変換器ＴＶ１は第３、第５、・・・の奇数番目のエッ
ジから２つ目の計数クロック迄の時間に対応する電圧信
号ΔＶ2n-1を発生し、第２の端数時間−電圧変換器ＴＶ
２は第４、第６、・・・の偶数番目のエッジから２つ目
の計数クロック迄の時間に対応する電圧信号ΔＶ2nを発
生することになる。

【００５９】これら電圧信号ΔＶ2n-1及びΔＶ2nは切り
替えスイッチＳＷ１１を介して引き算増幅器ＳＡ１に供
給される。この切り替えスイッチＳＷ１１は連動動作す
る２つの切り替えスイッチよりなり、第１の切り替えス
イッチの可動接点１ｃは引き算増幅器ＳＡ１の＋側入力
に接続され、その一方の固定接点１ａは第１の端数時間
−電圧変換器ＴＶ１の出力側に、他方の固定接点１ｂは
第２の端数時間−電圧変換器ＴＶ２の出力側にそれぞれ
接続され、また、第２の切り替えスイッチの可動接点２
ｃは引き算増幅器ＳＡ１の−側入力に接続され、その一
方の固定接点２ａは第２の端数時間−電圧変換器ＴＶ２
の出力側に、他方の固定接点２ｂは第１の端数時間−電
圧変換器ＴＶ１の出力側にそれぞれ接続されている。

【００６０】引き算増幅器ＳＡ１における演算は、上述
したように端数量（ｔ1 −ｔ2 ）の電圧を求めるもので
あるから、始端側の電圧から終端側の電圧を減算する。
従って、初期設定時に切り替えスイッチＳＷ１１の可動
接点は図示する位置にあり、始めに（ΔＶ１−ΔＶ２）
の引き算が行われる。なお、引き算増幅器ＳＡ１におけ
る演算は常に始端側の電圧から終端側の電圧を減算する
演算であるが、次の引き算においては直前の終端側の電
圧（ΔＶ２）が始端側の電圧として利用できるので、ス
イッチＳＷ１１を切り替えて第２の端数時間−電圧変換
器ＴＶ２の出力（ΔＶ２）から第１の端数時間−電圧変
換器ＴＶ１の２番目の出力（ΔＶ３）を引き算すること
になる（ΔＶ２−ΔＶ３）。その次の引き算は再びスイ
ッチＳＷ１１を切り替えて第１の端数時間−電圧変換器
ＴＶ１の２番目の出力（ΔＶ３）から第２の端数時間−
電圧変換器ＴＶ２の２番目の出力（ΔＶ４）を引き算し
（ΔＶ３−ΔＶ４）、以下交互にスイッチＳＷ１１を切
り替えて引き算を行うことになる。

【００６１】このようにして算出した端数量電圧（ΔＶ
n −ΔＶn+1 ）をサンプルホールド回路ＳＡＨ１でサン
プルし、さらにＡ／Ｄ変換器ＡＤ１でこれをディジタル
値に変換した端数量電圧のディジタル値ΔＶp1K を第１
のバッファメモリ１９へ出力する。また、時間ｔn の終
りから時間ｔ(n+1) の終りまでに含まれる計数クロック
の数Ｎp1k にこの計数クロックの周期Ｔ0 を掛け算した
データＮp1K Ｔ0 はプリセット型計数器ＰＣＴ１１より
第１のバッファメモリ１９へ出力される。

【００６２】一方、第２のワンショットマルチバイブレ
ータＭＭ２から発生される書き込みパルスは第１のバッ
ファメモリ１９に供給され、入力される測定データの書
き込みを開始させる。よって、これら周期データより演
算解析部３０において上述したようにして被測定信号の
周期を連続して測定することができる。次に、第１、第
２のバッファメモリ１９、２０の一具体例を図１５に示
す。書き込みパルスが入力されたときに測定部１０から
のデータを連続的に漏れなく記憶するため、各バッファ
メモリ１９、２０はそれぞれ二重バッファとされ、同規
模の２組のアドレスカウンタ（ＡＣＴ１、ＡＣＴ２）と
ＲＡＭ（ＲＡＭ１、ＲＡＭ２）が使用され、それらは交
互に書き込み動作をする。また、一方のアドレスカウン
タとＲＡＭに書き込み動作を行っている間は、他方のア
ドレスカウンタとＲＡＭは読み出される。必要に応じて
書き込みよりも読み取りの速度を上げて、読み取り後、
次にそのバッファメモリに対する書き込みが行われるま
での時間に必要な演算を行うことができるようにしても
よい。図１５には第１のバッファメモリ１９の一具体例
を示すが、第２のバッファメモリ２０も同様の回路構成
で良く、第１、第２の連続周期測定回路１７、１８から
の書き込みデータ（周期データ）Ｎp1K Ｔ0 、Ｎp2K Ｔ
0 及びΔＶp1K 、ΔＶp2K はこれら連続周期測定回路１
７、１８から書き込みパルスが供給されると、各バッフ
ァメモリ１９、２０のＲＡＭに区別されて記憶される。
なお、図１５中、ＡＧ２１〜ＡＧ２４はＡＮＤゲート
を、ＯＧ２１〜ＯＧ２４はＯＲゲートを、Ｆ２１及びＦ
２２はＤ形フリップフロップをそれぞれ示す。

【００６３】上述したように、これらバッファメモリ１
９、２０は、メモリアドレスがアドレスカウンタの最終
値に来たら初期値へ戻る巡回型に構成され、演算解析部
は測定値取得と平行してバッファメモリ１９、１０から
測定値を読み出して、ユーザが設定する観測時間内にお
ける時間間隔値の最大値と最小値の算出を逐次行うよう
にする。

【００６４】次に、周波数変換回路１３及び逓倍回路１
４の一具体例を図１６に示す。これらは一具体例として
次の一般的な条件の場合の回路図である。基準発振器出力周波数：１０ＭＨｚ外部基準入力周波数：１０ＭＨｚ計数クロック周波数：１００ＭＨｚ基準位相出力周波数：２０４８ＫＨｚ逓倍回路１４は基準発振器１２の出力周波数をＰＬＬ
（フェーズロックループ）によって計数クロック周波数
に変換するものである。計数クロック周波数は市販の汎
用ディジタルＩＣ（ＴＴＬ、Ｃ−ＭＯＳ、ＥＣＬ等）で
構成できるように１００ＭＨｚ程度とし、ＰＬＬを構成
する電圧制御発振器（ＶＣＯ）は位相雑音が低いクリス
タル発振器を用いたもの（ＶＣＸＯ）を使用している。

【００６５】逓倍回路１４を構成するＰＬＬは、通常の
ように、基準発振器１２の出力周波数信号が入力される
位相比較器１０１と、この位相比較器１０１からの出力
信号をフィルタするループフィルタ１０２と、このルー
プフィルタ１０２でフィルタされた信号の電圧によって
発振周波数が制御されるＶＣＸＯ１０３と、このＶＣＸ
Ｏ１０３からの発振出力の周波数を１／１０に分周する
分周器１０４とからなり、この分周器１０４の分周出力
が位相比較器１０１に入力され、基準発振器１２からの
出力信号の位相と比較される。分周器１０４で１／１０
に分周するのは基準発振器１２の出力周波数が１０ＭＨ
ｚで、ＶＣＸＯ１０３の発振周波数が１００ＭＨｚに設
定されているからである。

【００６６】なお、本例では基準発振器１２からの出力
信号は切り替えスイッチ１０５を介して逓倍回路１４及
び周波数変換回路１３へ入力される。スイッチ１０５は
基準発振器１２からの出力信号と外部基準周波数信号
（例えばＵＴＣに同期したもの）とを切り替えるもの
で、基準発振器１２の発振周波数と同じ周波数の外部基
準信号が得られるときには基準発振器１２の代わりにこ
の外部基準周波数信号を使用することができるようにな
っている。よって、この場合には基準発振器１２を設け
なくてもよい。

【００６７】また、回路規模は若干大きくなるが、ＰＬ
Ｌを使わずにオーバードライブ回路とチューニング・フ
ィルタにより逓倍回路１４を構成してもよい。ただし、
チューニング・フィルタは温度変化に強く、しかもＱが
高いものを選定する。周波数変換回路１３は基準発振器
の出力周波数をＰＬＬによってワンダ測定時に必要な基
準位相信号に変換するものである。基準位相であるた
め、この周波数変換回路１３を構成するＰＬＬの電圧制
御発振器（ＶＣＯ）も位相雑音が低いクリスタル発振器
を用いたＶＣＸＯを使用している。周波数変換回路１３
を構成するＰＬＬは、基準発振器１２からの出力周波数
又は外部基準周波数信号（１０ＭＨｚ）を分周器１１１
で１／２５００に分周し、４ＫＨｚの信号を位相比較器
１１２に入力する点と、ＶＣＸＯ１１４から２０４８Ｋ
Ｈｚの周波数信号を発振させ、これを分周器１１５で１
／５１２に分周した４ＫＨｚの信号を位相比較器１１２
に入力する点を除くと、上記逓倍回路１４のＰＬＬと同
じ構成及び動作であるので、その説明を省略する。な
お、位相比較器１１２の出力信号はループフィルタ１１
３でフィルタされてＶＣＸＯ１１４に入力される。

【００６８】この周波数変換回路１３からの基準位相の
周波数信号（試験信号）は、上述したように切り替え回
路１６及びジッタ付加回路１５に供給される。また、図
示しない端子からジッタ無し試験信号出力として外部に
取り出される。本例では２０４８ＫＨｚの試験信号を示
したが、試験信号としては主に１５４４ＫＨｚと２０４
８ＫＨｚが用いられるので、１５４４ＫＨｚにする場合
には設定値を変更すればよい。ユーザはその国によって
必要ないずれか一方の試験周波数信号があればよいの
で、両方の周波数信号を発生させることは必ずしも必要
でない。従って、実際は、この周波数変換回路１３をオ
プションボードに載置すれば、ボード交換で簡単にユー
ザが試験周波数を変更することができる。

【００６９】次に、ジッタ付加回路１５の一具体例を図
１７に示す。このジッタ付加回路１５は、例えば各種の
装置や伝送路等で発生するジッタ、或いはＩＴＵ／ＴＳ
で許容されている範囲内のジッタを人工的に発生させる
もので、ユーザが設定できる任意の波形や周波数のジッ
タを周波数変換回路１３からの基準位相の試験信号に付
加して外部へ出力する。ジッタ付加回路１５は、ジッタ
を付加すべき基準位相の試験信号ＰＡ（ディジタル信
号）をリタイミングするリタイミングフリップフロップ
ＲＦ１と、基準位相の試験信号からクロック信号ＰＢを
作るためにこれを２倍する逓倍器ＭＰ１０と、この逓倍
器ＭＰ１０の出力信号を反転するインバータＩＮＶ１０
と、このインバータＩＮＶ１０の反転出力を遅延する遅
延回路ＤＬ１１と、遅延されたクロック信号を２ⁿ倍す
る２ⁿ逓倍器ＭＰ１１と、ｎビットのバイナリカウンタ
ＢＣＴ１と、ｍビットのアドレスカウンタＡＤＴ１と、
ＲＡＭと、マイクロコンピュータＭＣ１と、ＡＮＤゲー
トＡＧ３１及びＡＧ３２と、排他的ＯＲゲートＥＧ１、
ＥＧ２、・・・ＥＧｎとから構成され、ＡＮＤゲートＡ
Ｇ３２と排他的ＯＲゲートＥＧ１、ＥＧ２、・・・ＥＧ
ｎとにより一致検出回路を構成している。

【００７０】ジッタ付加回路１５は、周波数変換回路１
３からの基準位相の試験信号を、ジッタを付加すべきデ
ィジタル信号ＰＡとして、リタイミングフリップフロッ
プＲＦ１のデータ端子Ｄに入力し、一方、基準位相の試
験信号を逓倍器ＭＰ１０に与えて２倍し、さらにインバ
ータＩＮＶ１０で反転して外部クロック信号ＰＢを生成
し、このクロック信号ＰＢから、マイクロコンピュータ
ＭＣ１の制御の下で、２ⁿ逓倍器ＭＰ１１、ｎビットの
バイナリカウンタＢＣＴ１、ｍビットのアドレスカウン
タＡＤＴ１、ＲＡＭ、ＡＮＤゲートＡＧ３１及びＡＧ３
２、排他的ＯＲゲートＥＧ１、ＥＧ２、・・・ＥＧｎに
よって上記ディジタル信号ＰＡをリタイミングするトリ
ガ信号を作り、これをＡＮＤＡＧ３１からリタイミング
フリップフロップＲＦ１のトリガ端子Ｔに与え、リタイ
ミングフリップフロップＲＦ１の出力端子Ｑからジッタ
が付加されたディジタル信号ＰＪ（試験信号）を出力す
るものである。

【００７１】このジッタ付加回路１５からのジッタ付加
試験信号ＰＪを、例えばジッタ除去回路等の被試験装
置、或いは交換機や伝送装置内のネットワーククロック
供給装置等の被試験装置に入力し、それらの出力信号を
被測定信号として本解析装置に入力することによって、
被試験装置のジッタ抑圧効果やジッタ耐力の解析、不要
ジッタ出力のチェック等を行うことができる。

【００７２】なお、上記ジッタ付加回路１５の詳細な動
作説明は本出願人が出願した特願平３−１８８７２３号
「ジッタ付加装置」に記載されているので、ここでは図
１７における定数ｍ及びｎをそれぞれ３とした場合の各
部の波形（１）〜（１０）を図１８に示し、その説明を
省略する。また、上記実施例はこの発明の単なる例示に
過ぎず、従って、その構成や回路接続、使用する素子等
は必要に応じて種々に変更及び変形できることは言うま
でもない。

【００７３】

【発明の効果】以上説明したように、この発明によれ
ば、２系統の連続周期測定回路にパルス状の被測定信号
の立ち上がりエッジ又は立ち下がりエッジを入力してそ
の周期を連続的に測定することができ、また、解析手段
が、算出された各々の測定値の経過時間に対する変化量
を高速フーリエ変換して解析する手段を有するので、高
速フーリエ変換した結果から２つの被測定信号のジッタ
周波数スペクトラムを同時に、しかも高精度に求めるこ
とができるという効果がある。

【００７４】また、測定量演算手段で各々の周期測定値
より両信号間の時間間隔値を算出し、前記解析手段によ
り、この時間間隔値の経過時間に対する変化量を高速フ
ーリエ変換して解析することにより、相対的なジッタ周
波数スペクトラムを高精度に求めることができるという
効果がある。また、分周手段により被測定信号を適当な
周波数まで分周し、その分周周期を連続周期測定回路で
測定することによって全体の測定時間を長くすることが
できるから、前記解析手段により、算出された測定値の
経過時間に対する変化量を高速フーリエ変換して解析す
ることにより、被測定信号の比較的低いジッタ周波数ス
ペクトラムを高精度に求めることができるという効果が
ある。

【００７５】また、分周手段により被測定信号と基準位
相の所定の周波数の試験信号とをそれらの周波数が一致
する適当な周波数までそれぞれ分周し、各々の分周信号
の周期を連続周期測定回路でそれぞれ測定し、測定量演
算手段で各々の分周周期測定値より両信号間の時間間隔
値を算出し、前記解析手段により、この両信号間の時間
間隔値よりその最大値と最小値をそれぞれ算出するとと
もに、それらから複数の観測時間におけるＭＴＩＥや長
期周波数偏差を同時に算出することにより、長期的位相
変動であるワンダを効率よく解析することができるとい
う効果がある。

【００７６】また、基準位相の所定の周波数の試験信号
にジッタを付加して、このジッタ付加試験信号を外部へ
出力するジッタ付加手段を設けることにより、このジッ
タ付加手段からユーザが設定できる任意の波形や周波数
のジッタ付加試験信号を外部の被試験装置に出力するこ
とができるから、該被試験装置からの出力信号を被測定
信号として入力することにより、該被試験装置のジッタ
抑圧効果やジッタ耐力を高精度に解析できるという効果
がある。

【００７７】さらに、基準位相の所定の周波数の試験信
号を外部へ出力するための端子を設け、この端子よりジ
ッタのない純粋な試験信号を外部の被試験装置に出力し
て該被試験装置からの出力信号を被測定信号として入力
することにより、該被試験装置のみで発生するジッタを
高精度に解析できるという効果もある。従って、この発
明によれば、低周波から高周波までの連続的なジッタ周
波数成分解析を高精度に行うことができ、また、低周波
ジッタの解析も十分に行え、さらに、ワンダに関しても
ＩＴＵ／ＴＳで勧告しているＭＴＩＥによるワンダを重
要視されている５０ｍ秒から１０⁷秒までの観測期間に
わたって高精度に、効率よく測定することができる。

【図面の簡単な説明】

【図１】この発明によるジッタ／ワンダ解析装置の一実
施例の全体構成を示すブロック図である。

【図２】図１のジッタ／ワンダ解析装置により外部の被
試験装置のジッタ／ワンダを測定、解析する場合の一例
を示す構成図である。

【図３】図１のジッタ／ワンダ解析装置の連続周期測定
回路での連続周期測定動作を説明するための波形図であ
る。

【図４】図１のジッタ／ワンダ解析装置において２つの
連続周期測定回路の測定開始時刻を合わせる方法を説明
するためのタイムチャートである。

【図５】図１のジッタ／ワンダ解析装置において入力パ
ルスの周期を測定する場合の動作を説明するためのタイ
ムチャートである。

【図６】図１のジッタ／ワンダ解析装置において２つの
入力パルス間の時間間隔を測定する場合の動作を説明す
るためのタイムチャートである。

【図７】度数分布表示により算出したデータの解析を行
う一例を示す図である。

【図８】時間変化表示により算出したデータの解析を行
う一例を示す図である。

【図９】ＭＴＩＥを算出する動作を説明するための図で
ある。

【図１０】Ａはパルス幅の時間経過を示す図、Ｂは直線
補間を説明するための図、Ｃはパルス幅ジッタの周波数
スペクトラムの例を示す図である。

【図１１】図１のジッタ／ワンダ解析装置に使用された
測定信号生成回路、分周器及び切り替え回路の一具体例
を示す回路図である。

【図１２】図１１の測定信号生成回路の各部における信
号波形を示すタイムチャートである。

【図１３】入力パルスのデューティ比が１００％近い場
合の連続周期測定回路での測定値とバッファメモリに記
憶される内容との関係を示す図である。

【図１４】図１のジッタ／ワンダ解析装置に使用された
連続周期測定回路の一具体例を示す回路図である。

【図１５】図１のジッタ／ワンダ解析装置に使用された
バッファメモリの一具体例を示す回路図である。

【図１６】図１のジッタ／ワンダ解析装置に使用された
周波数変換回路及び逓倍回路の一具体例を示す回路図で
ある。

【図１７】図１のジッタ／ワンダ解析装置に使用された
ジッタ付加回路の一具体例を示す回路図である。

【図１８】図１７のジッタ付加回路の各部における信号
波形を示すタイムチャートである。

【符号の説明】

１０測定部１１測定信号生成回路１２基準発振器１３周波数変換回路１４逓倍回路１５ジッタ付加回路１６切り替え回路１７、１８連続周期測定回路１９、２０バッファメモリ２１、２２分周器３０演算解析部３１、３２端数量加算部３３測定量演算部３４解析演算部４０制御部５０表示部６０操作部７０バス

Claims

【特許請求の範囲】

【請求項１】パルス状の被測定信号の一方のエッジが
与えられ、該エッジの周期を連続的に測定する第１の連
続周期測定回路と、パルス状の被測定信号の一方のエッジ又は装置内部で作
られた基準位相の所定の周波数の試験信号の一方のエッ
ジが与えられ、該エッジの周期を連続的に測定する第２
の連続周期測定回路と、前記第１及び第２の連続周期測定回路から出力される測
定周期データを記憶するための第１及び第２のメモリ
と、前記第１及び第２のメモリに記憶された測定周期データ
に基づいて、前記被測定信号の少なくとも周期、時間間
隔を含む時間／周波数の諸量を算出する測定量演算手段
と、算出された被測定信号の時間／周波数の諸量の解析を行
う解析手段と、前記第１及び第２の連続周期測定回路に入力される被測
定信号をそれぞれ選択的に分周する第１及び第２の分周
手段とを具備することを特徴とするジッタ／ワンダ解析
装置。
【請求項２】前記被測定信号の時間／周波数の諸量の
解析を行う解析手段は、前記測定量演算手段で算出され
た測定値の経過時間に対する変化量を高速フーリエ変換
して解析した結果から被測定信号のジッタ周波数スペク
トラムを求める手段を含むことを特徴とする請求項１に
記載のジッタ／ワンダ解析装置。
【請求項３】前記第１及び第２の連続周期測定回路で
２つの被測定信号の周期を同時に、かつ連続的に測定
し、前記解析手段により、前記測定量演算手段で算出さ
れた各々の測定値の経過時間に対する変化量を高速フー
リエ変換して解析した結果から各々の被測定信号のジッ
タ周波数スペクトラムを同時に求めることを特徴とする
請求項１に記載のジッタ／ワンダ解析装置。
【請求項４】前記第１及び第２の連続周期測定回路で
２つの被測定信号の周期を同時に、かつ連続的に測定
し、前記測定量演算手段で各々の周期測定値より両信号
間の時間間隔値を算出し、前記解析手段により、前記測
定量演算手段で算出された時間間隔値の経過時間に対す
る変化量を高速フーリエ変換して解析した結果から相対
的なジッタ周波数スペクトラムを求めることを特徴とす
る請求項１に記載のジッタ／ワンダ解析装置。
【請求項５】前記第１及び第２の分周手段により被測
定信号を適当な周波数まで分周し、その分周周期を前記
第１及び第２の連続周期測定回路で測定することによっ
て全体の測定時間を長くし、前記解析手段により、前記
測定量演算手段で算出された測定値の経過時間に対する
変化量を高速フーリエ変換して解析した結果から被測定
信号の比較的低いジッタ周波数スペクトラムを求めるこ
とを特徴とする請求項１に記載のジッタ／ワンダ解析装
置。
【請求項６】前記第１及び第２の分周手段により被測
定信号と前記基準位相の所定の周波数の試験信号とをそ
れらの周波数が一致する適当な周波数までそれぞれ分周
し、各々の分周信号の周期を前記第１及び第２の連続周
期測定回路でそれぞれ測定し、前記測定量演算手段で各
々の分周周期測定値より両信号間の時間間隔値を算出
し、前記解析手段により、前記測定量演算手段で算出さ
れた前記両信号間の時間間隔値よりその最大値と最小値
をそれぞれ算出するとともに、それらから複数の観測時
間におけるＭＴＩＥや長期周波数偏差を同時に算出し、
長期的位相変動であるワンダを効率よく解析できるよう
にしたことを特徴とする請求項１に記載のジッタ／ワン
ダ解析装置。
【請求項７】前記基準位相の所定の周波数の試験信
号にジッタを付加して、このジッタ付加試験信号を外部
へ出力するジッタ付加手段をさらに含み、該ジッタ付加
手段からユーザが設定できる任意の波形や周波数のジッ
タ付加試験信号を外部の被試験装置に出力して該被試験
装置からの出力信号を被測定信号として入力することに
より、該被試験装置のジッタ抑圧効果やジッタ耐力を解
析できるようにしたことを特徴とする請求項１に記載の
ジッタ／ワンダ解析装置。
【請求項８】前記基準位相の所定の周波数の試験信号
を外部へ出力するための端子を含み、該端子よりこのジ
ッタのない純粋な試験信号を外部の被試験装置に出力し
て該被試験装置からの出力信号を被測定信号として入力
することにより、該被試験装置のみで発生するジッタを
解析できるようにしたことを特徴とする請求項１に記載
のジッタ／ワンダ解析装置。