JPH077935A - Dc−dcコンバータ回路 - Google Patents
Dc−dcコンバータ回路Info
- Publication number
- JPH077935A JPH077935A JP17243693A JP17243693A JPH077935A JP H077935 A JPH077935 A JP H077935A JP 17243693 A JP17243693 A JP 17243693A JP 17243693 A JP17243693 A JP 17243693A JP H077935 A JPH077935 A JP H077935A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- input
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 MOS FETを主スイッチング素子として
使用したDC−DCコンバータ回路を、DC−DCコン
バータ回路に入力される電圧がMOS FETのしきい
値電圧以下の場合にも使用できるようにする。 【構成】 MOS FETによる主スイッチングトラン
ジスタQ1に対し、バイポーラトランジスタによる起動
用スイッチングトランジスタQ2を並列に設け、さら
に、DC−DCコンバータ回路の入力電圧VINが所定の
値よりも低い場合には、先ず起動用スイッチングトラン
ジスタQ2が動作して出力電圧VO を上昇させ、出力電
圧VO が所定の値よりも高くなると主スイッチングトラ
ンジスタQ1が動作を開始し、起動用スイッチングトラ
ンジスタQ2が動作を停止するように切換回路を設け
る。
使用したDC−DCコンバータ回路を、DC−DCコン
バータ回路に入力される電圧がMOS FETのしきい
値電圧以下の場合にも使用できるようにする。 【構成】 MOS FETによる主スイッチングトラン
ジスタQ1に対し、バイポーラトランジスタによる起動
用スイッチングトランジスタQ2を並列に設け、さら
に、DC−DCコンバータ回路の入力電圧VINが所定の
値よりも低い場合には、先ず起動用スイッチングトラン
ジスタQ2が動作して出力電圧VO を上昇させ、出力電
圧VO が所定の値よりも高くなると主スイッチングトラ
ンジスタQ1が動作を開始し、起動用スイッチングトラ
ンジスタQ2が動作を停止するように切換回路を設け
る。
Description
【0001】
【産業上の利用分野】本発明は、主スイッチング素子と
してMOS FETを使用したDC−DCコンバータ回
路に関し、特に入力電圧がMOS FETのしきい値電
圧よりも低い場合にも適用できるDC−DCコンバータ
回路に関する。
してMOS FETを使用したDC−DCコンバータ回
路に関し、特に入力電圧がMOS FETのしきい値電
圧よりも低い場合にも適用できるDC−DCコンバータ
回路に関する。
【0002】
【従来の技術】MOS FETはバイポーラトランジス
タと比較して、駆動電力が少なく、高周波領域において
スイッチング速度が速い特徴を有している。そこで、近
年の電源回路の小型化と高周波動作の流れからスイッチ
ングレギュレータタイプのコンバータにおいて、スイッ
チング素子としてMOS FETが使用される機会が多
くなってきた。MOS FETをスイッチング素子とし
て用いた、簡単な従来のDC−DCコンバータ回路を図
8に示す。図8において、入力端子1とアース間に、コ
ンバータトランスT1の1次巻線N1とスイッチングト
ランジスタQ1のドレイン、ソースが直列に接続され
る。
タと比較して、駆動電力が少なく、高周波領域において
スイッチング速度が速い特徴を有している。そこで、近
年の電源回路の小型化と高周波動作の流れからスイッチ
ングレギュレータタイプのコンバータにおいて、スイッ
チング素子としてMOS FETが使用される機会が多
くなってきた。MOS FETをスイッチング素子とし
て用いた、簡単な従来のDC−DCコンバータ回路を図
8に示す。図8において、入力端子1とアース間に、コ
ンバータトランスT1の1次巻線N1とスイッチングト
ランジスタQ1のドレイン、ソースが直列に接続され
る。
【0003】スイッチングトランジスタQ1を駆動する
ための回路として、入力端子1とアース間に、互いのベ
ースとエミッタ同士を接続したNPN型のトランジスタ
Q3とPNP型のトランジスタQ4を設けてある。この
時、トランジスタQ3のコレクタを入力端子1と、ま
た、トランジスタQ4のコレクタをアースと接続するこ
ととする。このトランジスタQ3とトランジスタQ4の
ベースにPWM回路5から駆動パルスを印加すること
で、トランジスタQ3とトランジスタQ4のエミッタの
接続点に接続したスイッチングトランジスタQ1のゲー
トに、その波高値がほぼ入力電圧VINに等しい駆動信号
が入力される。駆動信号を受けてスイッチングトランジ
スタQ1がコンバータトランスT1の1次巻線N1に流
れる電流をオン・オフし、これによりコンバータトラン
スT1の2次巻線N2に接続されたダイオードD1、コ
ンデンサC1による整流平滑回路を介して出力端子2よ
り直流電圧が負荷に供給される。
ための回路として、入力端子1とアース間に、互いのベ
ースとエミッタ同士を接続したNPN型のトランジスタ
Q3とPNP型のトランジスタQ4を設けてある。この
時、トランジスタQ3のコレクタを入力端子1と、ま
た、トランジスタQ4のコレクタをアースと接続するこ
ととする。このトランジスタQ3とトランジスタQ4の
ベースにPWM回路5から駆動パルスを印加すること
で、トランジスタQ3とトランジスタQ4のエミッタの
接続点に接続したスイッチングトランジスタQ1のゲー
トに、その波高値がほぼ入力電圧VINに等しい駆動信号
が入力される。駆動信号を受けてスイッチングトランジ
スタQ1がコンバータトランスT1の1次巻線N1に流
れる電流をオン・オフし、これによりコンバータトラン
スT1の2次巻線N2に接続されたダイオードD1、コ
ンデンサC1による整流平滑回路を介して出力端子2よ
り直流電圧が負荷に供給される。
【0004】
【発明が解決しようとする課題】一般にMOS FET
のしきい値電圧は一般に3〜5〔V〕程度であり、バイ
ポーラトランジスタのしきい値電圧0.6〜1.0
〔V〕に比べて高くなる。図8のDC−DCコンバータ
回路において、入力電圧VINの通常時の電圧値がスイッ
チングトランジスタQ1のしきい値電圧より低い場合、
スイッチングトランジスタQ1をターンオンさせること
ができず、出力電圧VO を出力することができない。そ
のため、MOS FETをスイッチング素子として用い
たDC−DCコンバータ回路は特性としては優れていて
も、入力電圧VINが低い要求仕様に対しては対応できな
かった。
のしきい値電圧は一般に3〜5〔V〕程度であり、バイ
ポーラトランジスタのしきい値電圧0.6〜1.0
〔V〕に比べて高くなる。図8のDC−DCコンバータ
回路において、入力電圧VINの通常時の電圧値がスイッ
チングトランジスタQ1のしきい値電圧より低い場合、
スイッチングトランジスタQ1をターンオンさせること
ができず、出力電圧VO を出力することができない。そ
のため、MOS FETをスイッチング素子として用い
たDC−DCコンバータ回路は特性としては優れていて
も、入力電圧VINが低い要求仕様に対しては対応できな
かった。
【0005】
【課題を解決するための手段】本発明は、MOS FE
Tによる主スイッチング素子と並列にバイポーラトラン
ジスタによる起動用スイッチング素子を設け、DC−D
Cコンバータ回路の入力電圧が所定の値よりも低い場合
には、先ず起動用スイッチング素子が動作してDC−D
Cコンバータ回路の出力電圧を上昇させ、出力電圧値が
所定の値よりも高くなった後は起動用スイッチング素子
に代わって主スイッチング素子で駆動されることを特徴
とするDC−DCコンバータ回路である。
Tによる主スイッチング素子と並列にバイポーラトラン
ジスタによる起動用スイッチング素子を設け、DC−D
Cコンバータ回路の入力電圧が所定の値よりも低い場合
には、先ず起動用スイッチング素子が動作してDC−D
Cコンバータ回路の出力電圧を上昇させ、出力電圧値が
所定の値よりも高くなった後は起動用スイッチング素子
に代わって主スイッチング素子で駆動されることを特徴
とするDC−DCコンバータ回路である。
【0006】
【実施例】DC−DCコンバータ回路の入力電圧が低い
場合でも運転可能な、スイッチング素子としてMOS
FETを使用したDC−DCコンバータ回路の第1の実
施例を図1に示す。なお、図1中の図8と同一部分につ
いては同じ符号を付与してある。図1において、入力端
子1とアース間に直列接続したコンバータトランスT1
の1次巻線N1とMOS FETによる主スイチングト
ランジスタQ1、そしてコンバータトランスT1の2次
巻線N2と、2次巻線N2と出力端子2の間に設けられ
たダイオードD1とコンデンサC1による整流平滑回路
は、従来のDC−DCコンバータ回路と同じ構成であ
る。
場合でも運転可能な、スイッチング素子としてMOS
FETを使用したDC−DCコンバータ回路の第1の実
施例を図1に示す。なお、図1中の図8と同一部分につ
いては同じ符号を付与してある。図1において、入力端
子1とアース間に直列接続したコンバータトランスT1
の1次巻線N1とMOS FETによる主スイチングト
ランジスタQ1、そしてコンバータトランスT1の2次
巻線N2と、2次巻線N2と出力端子2の間に設けられ
たダイオードD1とコンデンサC1による整流平滑回路
は、従来のDC−DCコンバータ回路と同じ構成であ
る。
【0007】主スイッチングトランジスタQ1のドレイ
ンにNPN型のバイポーラトランジスタによる起動用ス
イッチングトランジスタQ2のコレクタを接続し、起動
用スイッチングトランジスタQ2のエミッタをアースと
接続して、主スイッチングトランジスタQ1と起動用ス
イッチングトランジスタQ2が並列状態となるようにす
る。主スイッチングトランジスタQ1のゲートには、主
スイッチングトランジスタQ1用の駆動回路3が設けら
れ、起動用スイッチングトランジスタQ2のベースには
起動用スイッチングトランジスタQ2用の駆動回路4が
設けられる。駆動回路4には入力端子1から入力電圧V
INが駆動電圧として入力され、駆動回路3には出力端子
2から出力電圧VO が駆動電圧として入力される。
ンにNPN型のバイポーラトランジスタによる起動用ス
イッチングトランジスタQ2のコレクタを接続し、起動
用スイッチングトランジスタQ2のエミッタをアースと
接続して、主スイッチングトランジスタQ1と起動用ス
イッチングトランジスタQ2が並列状態となるようにす
る。主スイッチングトランジスタQ1のゲートには、主
スイッチングトランジスタQ1用の駆動回路3が設けら
れ、起動用スイッチングトランジスタQ2のベースには
起動用スイッチングトランジスタQ2用の駆動回路4が
設けられる。駆動回路4には入力端子1から入力電圧V
INが駆動電圧として入力され、駆動回路3には出力端子
2から出力電圧VO が駆動電圧として入力される。
【0008】駆動回路3の駆動信号の入力端は切換回路
6aの切換スイッチS1のb接点と接続され、駆動回路
4の駆動信号の入力端は切換回路6aの切換スイッチS
1のa接点と接続される。切換回路6aの切換スイッチ
S1の共通接続接点は、PWM回路5の駆動パルス出力
端に接続される。切換回路6aは切換スイッチS1、基
準電圧源8、比較回路7より構成され、切換スイッチS
1の接続切換は、基準電圧源8の基準電圧と出力電圧V
O が入力される比較回路7によってコントロールされ
る。以上のように構成された本発明のDC−DCコンバ
ータ回路の動作を、図1に示す回路の各点の電流・電圧
波形を示した図2を参照しながら以下に説明する。
6aの切換スイッチS1のb接点と接続され、駆動回路
4の駆動信号の入力端は切換回路6aの切換スイッチS
1のa接点と接続される。切換回路6aの切換スイッチ
S1の共通接続接点は、PWM回路5の駆動パルス出力
端に接続される。切換回路6aは切換スイッチS1、基
準電圧源8、比較回路7より構成され、切換スイッチS
1の接続切換は、基準電圧源8の基準電圧と出力電圧V
O が入力される比較回路7によってコントロールされ
る。以上のように構成された本発明のDC−DCコンバ
ータ回路の動作を、図1に示す回路の各点の電流・電圧
波形を示した図2を参照しながら以下に説明する。
【0009】DC−DCコンバータ回路に入力電圧VIN
が印加されていない初期の状態、あるいは出力電圧VO
が基準電圧源8による所定の電圧より低い場合におい
て、切換回路6aの切換スイッチS1はa接点側に接続
される。入力端子1に入力電圧VINが印加されるとPW
M回路5は駆動パルスを出力し、この駆動パルスは切換
スイッチS1を介して駆動回路4に入力される。駆動回
路4は駆動電圧として入力電圧VINが入力されているた
め、起動用スイッチングトランジスタQ2のベースに対
して駆動信号を出力する。このことにより起動用スイッ
チングトランジスタQ2はスイッチング動作を行い、出
力電圧VO を上昇させる。
が印加されていない初期の状態、あるいは出力電圧VO
が基準電圧源8による所定の電圧より低い場合におい
て、切換回路6aの切換スイッチS1はa接点側に接続
される。入力端子1に入力電圧VINが印加されるとPW
M回路5は駆動パルスを出力し、この駆動パルスは切換
スイッチS1を介して駆動回路4に入力される。駆動回
路4は駆動電圧として入力電圧VINが入力されているた
め、起動用スイッチングトランジスタQ2のベースに対
して駆動信号を出力する。このことにより起動用スイッ
チングトランジスタQ2はスイッチング動作を行い、出
力電圧VO を上昇させる。
【0010】出力電圧VO が基準電圧源8によって定め
られる所定の電圧値より高くなると比較回路7が検知
し、切換スイッチS1をb接点側に接続する。ただし、
この所定の電圧値とは、MOS FETによる主スイッ
チングトランジスタQ1のしきい値電圧以上とする。切
換スイッチS1がb接点側となったことでPWM回路5
の駆動パルスは駆動回路3に入力され、駆動回路3は主
スイッチングトランジスタQ1のゲートに対してその波
高値がほぼ出力電圧VO に等しい駆動信号を出力し、駆
動回路4は駆動信号の出力を停止する。従って、主スイ
ッチングトランジスタQ1が動作を開始し、起動用スイ
ッチングトランジスタQ2は動作を停止する。以後、こ
のDC−DCコンバータ回路は主スイッチングトランジ
スタQ1によって運転され続ける。
られる所定の電圧値より高くなると比較回路7が検知
し、切換スイッチS1をb接点側に接続する。ただし、
この所定の電圧値とは、MOS FETによる主スイッ
チングトランジスタQ1のしきい値電圧以上とする。切
換スイッチS1がb接点側となったことでPWM回路5
の駆動パルスは駆動回路3に入力され、駆動回路3は主
スイッチングトランジスタQ1のゲートに対してその波
高値がほぼ出力電圧VO に等しい駆動信号を出力し、駆
動回路4は駆動信号の出力を停止する。従って、主スイ
ッチングトランジスタQ1が動作を開始し、起動用スイ
ッチングトランジスタQ2は動作を停止する。以後、こ
のDC−DCコンバータ回路は主スイッチングトランジ
スタQ1によって運転され続ける。
【0011】図1に示す回路において、切換回路6aの
主な機能の一つは、出力電圧VO が所定の値より高くな
ったら起動用スイッチングトランジスタQ2の動作を停
止せしめることである。出力電圧VO が所定の値より高
くなった時に起動用スイッチングトランジスタQ2の動
作を停止させる手段が図1とは異なる、本発明の第2の
実施例を図3に示す。なお、図3中の図1、図8と同一
部分については同じ符号を付与してある。図3におい
て、入力端子1、出力端子2、コンバータトランスT
1、主スイッチングトランジスタQ1、起動用スイッチ
ングトランジスタQ2、ダイオードD1、コンデンサC
1の接続構成は、図1と同一である。
主な機能の一つは、出力電圧VO が所定の値より高くな
ったら起動用スイッチングトランジスタQ2の動作を停
止せしめることである。出力電圧VO が所定の値より高
くなった時に起動用スイッチングトランジスタQ2の動
作を停止させる手段が図1とは異なる、本発明の第2の
実施例を図3に示す。なお、図3中の図1、図8と同一
部分については同じ符号を付与してある。図3におい
て、入力端子1、出力端子2、コンバータトランスT
1、主スイッチングトランジスタQ1、起動用スイッチ
ングトランジスタQ2、ダイオードD1、コンデンサC
1の接続構成は、図1と同一である。
【0012】主スイッチングトランジスタQ1のゲート
に設けた駆動回路3には、PWM回路5からの駆動パル
ス及び出力端子2からの出力電圧VO が入力される。ま
た、起動用スイッチングトランジスタQ2のベースに設
けた駆動回路4には、PWM回路5からの駆動パルス及
び入力端子1からの入力電圧VINが入力される。切換回
路6bはスイッチS2、基準電圧源8、比較回路7より
構成され、スイッチS2のオン・オフは、基準電圧源8
の基準電圧と出力電圧VO が入力される比較回路7によ
ってコントロールされる。
に設けた駆動回路3には、PWM回路5からの駆動パル
ス及び出力端子2からの出力電圧VO が入力される。ま
た、起動用スイッチングトランジスタQ2のベースに設
けた駆動回路4には、PWM回路5からの駆動パルス及
び入力端子1からの入力電圧VINが入力される。切換回
路6bはスイッチS2、基準電圧源8、比較回路7より
構成され、スイッチS2のオン・オフは、基準電圧源8
の基準電圧と出力電圧VO が入力される比較回路7によ
ってコントロールされる。
【0013】以上のように構成されたDC−DCコンバ
ータ回路の起動時の動作を以下に説明する。DC−DC
コンバータ回路に入力電圧VINが印加されていない初期
の状態、あるいは出力電圧VO が基準電圧源8による所
定の電圧より低い場合において、スイッチS2はオン状
態にある。入力端子1に入力電圧VINが印加されるとP
WM回路5は駆動パルスを出力し、駆動パルスは駆動回
路3及び駆動回路4に入力される。駆動回路4は駆動電
圧として入力電圧VINが入力されているので、起動用ス
イッチングトランジスタQ2のベースに対して駆動信号
を出力する。そのため、起動用スイッチングトランジス
タQ2はスイッチング動作を行い、出力電圧VO を上昇
させる。この時、出力電圧VO が入力される駆動回路3
からも、その波高値がほぼ出力電圧VO に等しい駆動信
号が出力されるが、出力電圧VO の電圧値が主スイッチ
ングトランジスタQ2のしきい値電圧より低いうちは、
主スイッチングトランジスタQ2は動作しない。
ータ回路の起動時の動作を以下に説明する。DC−DC
コンバータ回路に入力電圧VINが印加されていない初期
の状態、あるいは出力電圧VO が基準電圧源8による所
定の電圧より低い場合において、スイッチS2はオン状
態にある。入力端子1に入力電圧VINが印加されるとP
WM回路5は駆動パルスを出力し、駆動パルスは駆動回
路3及び駆動回路4に入力される。駆動回路4は駆動電
圧として入力電圧VINが入力されているので、起動用ス
イッチングトランジスタQ2のベースに対して駆動信号
を出力する。そのため、起動用スイッチングトランジス
タQ2はスイッチング動作を行い、出力電圧VO を上昇
させる。この時、出力電圧VO が入力される駆動回路3
からも、その波高値がほぼ出力電圧VO に等しい駆動信
号が出力されるが、出力電圧VO の電圧値が主スイッチ
ングトランジスタQ2のしきい値電圧より低いうちは、
主スイッチングトランジスタQ2は動作しない。
【0014】さらに出力電圧VO が上昇して主スイッチ
ングトランジスタQ1のしきい値電圧より高くなると、
自動的に主スイッチングトランジスタQ1は動作を開始
する。また、この出力電圧VO が基準電圧源8による所
定の電圧値より高くなると、スイッチS2がオフ状態と
なり、駆動回路4からの駆動信号の出力が無くなるた
め、起動用スイッチングトランジスタQ2は動作を停止
する。ここで、主スイッチングトランジスタQ1のしき
い値電圧に対して、スイッチS2をオフ状態とする所定
の電圧値を、ごくわずかに高く設定することで、主スイ
ッチングトランジスタQ1の動作開始と起動用スイッチ
ングトランジスタQ2の動作停止を円滑にすることがで
きる。
ングトランジスタQ1のしきい値電圧より高くなると、
自動的に主スイッチングトランジスタQ1は動作を開始
する。また、この出力電圧VO が基準電圧源8による所
定の電圧値より高くなると、スイッチS2がオフ状態と
なり、駆動回路4からの駆動信号の出力が無くなるた
め、起動用スイッチングトランジスタQ2は動作を停止
する。ここで、主スイッチングトランジスタQ1のしき
い値電圧に対して、スイッチS2をオフ状態とする所定
の電圧値を、ごくわずかに高く設定することで、主スイ
ッチングトランジスタQ1の動作開始と起動用スイッチ
ングトランジスタQ2の動作停止を円滑にすることがで
きる。
【0015】前に示した図1、図3のDC−DCコンバ
ータ回路は、入力電圧VINの電圧値に関係無く、起動時
には起動用スイッチングトランジスタが動作し、運転時
には主スイッチングトランジスタが動作して起動用スイ
ッチングトランジスタが停止するものであった。入力電
圧VINが主スイッチングトランジスタを駆動するのに足
る電圧値である場合には、起動、運転の双方を主スイッ
チングトランジスタの動作により行うことができる。そ
こで、入力電圧VINが低い場合には起動用スイッチング
トランジスタでDC−DCコンバータ回路を起動し、入
力電圧VINが高い場合には主スイッチングトランジスタ
でDC−DCコンバータ回路を起動するようにしたのが
図4から図7に示す本発明の他の実施例である。
ータ回路は、入力電圧VINの電圧値に関係無く、起動時
には起動用スイッチングトランジスタが動作し、運転時
には主スイッチングトランジスタが動作して起動用スイ
ッチングトランジスタが停止するものであった。入力電
圧VINが主スイッチングトランジスタを駆動するのに足
る電圧値である場合には、起動、運転の双方を主スイッ
チングトランジスタの動作により行うことができる。そ
こで、入力電圧VINが低い場合には起動用スイッチング
トランジスタでDC−DCコンバータ回路を起動し、入
力電圧VINが高い場合には主スイッチングトランジスタ
でDC−DCコンバータ回路を起動するようにしたのが
図4から図7に示す本発明の他の実施例である。
【0016】図4に示す本発明の第3の実施例は、図1
に示すDC−DCコンバータ回路と同様に、PWM回路
5の駆動パルスの供給先を切換スイッチS1で駆動回路
4から駆動回路3に変更することで、主スイッチングト
ランジスタQ1の動作を開始させ、起動用スイッチング
トランジスタQ2の動作を停止させるものである。図1
と図4の回路で異なるのは、駆動回路3の駆動電圧の入
力方法と切換回路6cの構成であり、他は同一である。
すなわち、駆動回路3には入力端子1からダイオードD
2を介して入力電圧VIN及び出力端子2からダイオード
D3を介して出力電圧VO が入力される。この時、ダイ
オードD2とダイオードD3は、カソードを駆動回路3
側としているため、入力電圧VINが出力端子2へ、ある
いは出力電圧VO が入力端子1へ加えられることはな
い。切換回路6cは切換スイッチS1、比較回路7、基
準電圧源8、比較回路9、OR回路10より構成され
る。比較回路7には基準電圧源8からの基準電圧と出力
電圧VO が入力され、比較回路9には入力電圧VINと基
準電圧源8からの基準電圧が入力される。OR回路10
は二つの比較回路7、9からの出力を受けて切換スイッ
チS1をコントロールする。
に示すDC−DCコンバータ回路と同様に、PWM回路
5の駆動パルスの供給先を切換スイッチS1で駆動回路
4から駆動回路3に変更することで、主スイッチングト
ランジスタQ1の動作を開始させ、起動用スイッチング
トランジスタQ2の動作を停止させるものである。図1
と図4の回路で異なるのは、駆動回路3の駆動電圧の入
力方法と切換回路6cの構成であり、他は同一である。
すなわち、駆動回路3には入力端子1からダイオードD
2を介して入力電圧VIN及び出力端子2からダイオード
D3を介して出力電圧VO が入力される。この時、ダイ
オードD2とダイオードD3は、カソードを駆動回路3
側としているため、入力電圧VINが出力端子2へ、ある
いは出力電圧VO が入力端子1へ加えられることはな
い。切換回路6cは切換スイッチS1、比較回路7、基
準電圧源8、比較回路9、OR回路10より構成され
る。比較回路7には基準電圧源8からの基準電圧と出力
電圧VO が入力され、比較回路9には入力電圧VINと基
準電圧源8からの基準電圧が入力される。OR回路10
は二つの比較回路7、9からの出力を受けて切換スイッ
チS1をコントロールする。
【0017】図4の回路において、印加された入力電圧
VINが基準電圧源8によって定まる所定の電圧値より低
い場合には図1の回路と同じ動作を行う。印加された入
力電圧VINが基準電圧源8によって定まる所定の電圧値
より高い場合には、比較回路9からの出力によりOR回
路10が切換スイッチS1をb接点側に接続する。これ
により駆動回路3には、主スイッチングトランジスタQ
1のしきい値電圧以上の入力電圧VINと駆動パルスが入
力され、主スイッチングトランジスタQ1が動作するこ
とになり、DC−DCコンバータ回路は起動する。起動
後の運転状態においては、ダイオードD2、ダイオード
D3の働きにより、入力電圧VINと出力電圧VO のうち
電圧の高い方が駆動電圧として駆動回路3に入力され
る。
VINが基準電圧源8によって定まる所定の電圧値より低
い場合には図1の回路と同じ動作を行う。印加された入
力電圧VINが基準電圧源8によって定まる所定の電圧値
より高い場合には、比較回路9からの出力によりOR回
路10が切換スイッチS1をb接点側に接続する。これ
により駆動回路3には、主スイッチングトランジスタQ
1のしきい値電圧以上の入力電圧VINと駆動パルスが入
力され、主スイッチングトランジスタQ1が動作するこ
とになり、DC−DCコンバータ回路は起動する。起動
後の運転状態においては、ダイオードD2、ダイオード
D3の働きにより、入力電圧VINと出力電圧VO のうち
電圧の高い方が駆動電圧として駆動回路3に入力され
る。
【0018】図5に示す本発明の第4の実施例は、図3
に示すDC−DCコンバータ回路と同様に、起動用スイ
ッチングトランジスタQ2を駆動する駆動回路4の駆動
電圧をスイッチS2でオン・オフすることで、起動用ス
イッチングトランジスタQ2の動作を停止させるもので
ある。図3と図5で異なるのは、図1と図4の回路の場
合と同様に、駆動回路3の駆動電圧の入力方法と切換回
路6dの構成であり、他は同一である。駆動回路3の駆
動電圧の入力方法は図4の回路と同一であり、切換回路
6dの構成もスイッチS2が2接点であり、そのスイッ
チS2は駆動回路4と入力端子1の間に設けてある事の
他は同一である。図5に示す回路の動作については、印
加された入力電圧VINが基準電圧源8によって定まる所
定の電圧値より低い場合は図3の回路と同じ動作を行
い、入力電圧VINが所定の電圧より高い場合には図4の
回路と同じ動作を行う。
に示すDC−DCコンバータ回路と同様に、起動用スイ
ッチングトランジスタQ2を駆動する駆動回路4の駆動
電圧をスイッチS2でオン・オフすることで、起動用ス
イッチングトランジスタQ2の動作を停止させるもので
ある。図3と図5で異なるのは、図1と図4の回路の場
合と同様に、駆動回路3の駆動電圧の入力方法と切換回
路6dの構成であり、他は同一である。駆動回路3の駆
動電圧の入力方法は図4の回路と同一であり、切換回路
6dの構成もスイッチS2が2接点であり、そのスイッ
チS2は駆動回路4と入力端子1の間に設けてある事の
他は同一である。図5に示す回路の動作については、印
加された入力電圧VINが基準電圧源8によって定まる所
定の電圧値より低い場合は図3の回路と同じ動作を行
い、入力電圧VINが所定の電圧より高い場合には図4の
回路と同じ動作を行う。
【0019】なお、図4、図5において、比較回路7と
比較回路9は、同一の基準電圧源8より基準電圧が入力
されている。実用上、起動用スイッチングトランジスタ
Q2の動作を停止させる入力電圧VINと出力電圧VO を
個別に設定させたい場合等には、二つの基準電圧源を設
け、比較回路7と比較回路9に異なる基準電圧源から基
準電圧を入力することもある。また、比較回路に3端子
入力のものを使用して基準電圧と他の2つの入力電圧を
比較させ、切換回路6c、6dの回路構成を簡略化する
こともあり得る。
比較回路9は、同一の基準電圧源8より基準電圧が入力
されている。実用上、起動用スイッチングトランジスタ
Q2の動作を停止させる入力電圧VINと出力電圧VO を
個別に設定させたい場合等には、二つの基準電圧源を設
け、比較回路7と比較回路9に異なる基準電圧源から基
準電圧を入力することもある。また、比較回路に3端子
入力のものを使用して基準電圧と他の2つの入力電圧を
比較させ、切換回路6c、6dの回路構成を簡略化する
こともあり得る。
【0020】図4に示すDC−DCコンバータ回路は、
入力電圧VINが所定の電圧よりも低い場合には起動用ス
イッチングトランジスタで起動し、出力電圧が所定の電
圧値以上となったことを検出した時にPWM回路の駆動
パルスの供給先を起動用スイッチングトランジスタから
主スイッチングトランジスタに切り換えることで、主ス
イッチングトランジスタが駆動を開始し、起動用スイッ
チングトランジスタが駆動を停止するものであった。図
6に示す本発明の第5の実施例は、出力電圧が主スイッ
チングトランジスタを駆動するのに充分な値となるまで
の時間だけ起動用スイッチングトランジスタを動作させ
る事で起動し、その後はPWM回路の駆動パルスの供給
先を起動用スイッチングトランジスタから主スイッチン
グトランジスタに切り換えるようにしたものである。
入力電圧VINが所定の電圧よりも低い場合には起動用ス
イッチングトランジスタで起動し、出力電圧が所定の電
圧値以上となったことを検出した時にPWM回路の駆動
パルスの供給先を起動用スイッチングトランジスタから
主スイッチングトランジスタに切り換えることで、主ス
イッチングトランジスタが駆動を開始し、起動用スイッ
チングトランジスタが駆動を停止するものであった。図
6に示す本発明の第5の実施例は、出力電圧が主スイッ
チングトランジスタを駆動するのに充分な値となるまで
の時間だけ起動用スイッチングトランジスタを動作させ
る事で起動し、その後はPWM回路の駆動パルスの供給
先を起動用スイッチングトランジスタから主スイッチン
グトランジスタに切り換えるようにしたものである。
【0021】図6において、切換回路6eが基準電圧源
8、基準電圧源8からの基準電圧と入力端子1からの入
力電圧VINが入力される比較回路7、比較回路7からの
信号に応じて限時動作で切り換える3接点のスイッチS
3より構成されることの他は図4の回路と同一である。
ここでスイッチS3は、共通接続点をPWM回路5の出
力端と、a接点を駆動回路の入力端と、b接点を駆動回
路3の入力端とそれぞれ接続してあり、その切換の限時
動作時間は、起動用スイッチングトランジスタQ2が動
作することで時間と共に上昇する出力電圧が、主スイチ
ングトランジスタQ1を駆動するのに充分な値となるよ
うに設定する。
8、基準電圧源8からの基準電圧と入力端子1からの入
力電圧VINが入力される比較回路7、比較回路7からの
信号に応じて限時動作で切り換える3接点のスイッチS
3より構成されることの他は図4の回路と同一である。
ここでスイッチS3は、共通接続点をPWM回路5の出
力端と、a接点を駆動回路の入力端と、b接点を駆動回
路3の入力端とそれぞれ接続してあり、その切換の限時
動作時間は、起動用スイッチングトランジスタQ2が動
作することで時間と共に上昇する出力電圧が、主スイチ
ングトランジスタQ1を駆動するのに充分な値となるよ
うに設定する。
【0022】入力電圧VINが印加された時、スイッチS
3は比較回路7から入力電圧VINが所定の電圧より低い
との信号を受け取ると、最初はa接点側に接続され、所
定の時間が経過するとb接点側に切り換えられる。これ
により、先ず起動用スイッチングトランジスタQ2が動
作して出力電圧VO を上昇させ、所定の時間が経過する
と主スイッチングトランジスタQ1が動作を開始し、起
動用スイッチングトランジスタQ2が動作を停止するこ
とになる。逆に、比較回路7から入力電圧VINが所定の
電圧より高いとの信号を受けるとスイッチS3はb接点
側に接続された状態のままとなり、主スイッチングトラ
ンジスタQ1が起動時から動作を行うことになる。
3は比較回路7から入力電圧VINが所定の電圧より低い
との信号を受け取ると、最初はa接点側に接続され、所
定の時間が経過するとb接点側に切り換えられる。これ
により、先ず起動用スイッチングトランジスタQ2が動
作して出力電圧VO を上昇させ、所定の時間が経過する
と主スイッチングトランジスタQ1が動作を開始し、起
動用スイッチングトランジスタQ2が動作を停止するこ
とになる。逆に、比較回路7から入力電圧VINが所定の
電圧より高いとの信号を受けるとスイッチS3はb接点
側に接続された状態のままとなり、主スイッチングトラ
ンジスタQ1が起動時から動作を行うことになる。
【0023】図7に示す本発明の第6の実施例は、図6
に示すDC−DCコンバータ回路と同様に、出力電圧が
主スイッチングトランジスタを駆動するのに充分な値と
なるまでの時間だけ起動用スイッチングトランジスタを
動作させることで起動し、主スイッチングトランジスタ
が動作を開始した後に切換回路の限時動作により起動用
スイッチングトランジスタが動作を停止するようにした
ものである。図7において、切換回路6fのスイッチS
4が比較回路7からの出力に応じて限時動作でオン・オ
フする2接点スイッチであり、スイッチS4は駆動回路
4と入力端子1の間に設けられていることの他は図6の
回路と同一である。以上の実施例の説明において、主ス
イッチングトランジスタQ1としてNチャネルMOS
FETを使用し、起動用スイッチングトランジスタQ2
としてNPN型のバイポーラトランジスタを使用してい
るが、それぞれのトランジスタの極性は、これに限られ
ない。
に示すDC−DCコンバータ回路と同様に、出力電圧が
主スイッチングトランジスタを駆動するのに充分な値と
なるまでの時間だけ起動用スイッチングトランジスタを
動作させることで起動し、主スイッチングトランジスタ
が動作を開始した後に切換回路の限時動作により起動用
スイッチングトランジスタが動作を停止するようにした
ものである。図7において、切換回路6fのスイッチS
4が比較回路7からの出力に応じて限時動作でオン・オ
フする2接点スイッチであり、スイッチS4は駆動回路
4と入力端子1の間に設けられていることの他は図6の
回路と同一である。以上の実施例の説明において、主ス
イッチングトランジスタQ1としてNチャネルMOS
FETを使用し、起動用スイッチングトランジスタQ2
としてNPN型のバイポーラトランジスタを使用してい
るが、それぞれのトランジスタの極性は、これに限られ
ない。
【0024】
【発明の効果】以上に述べたように、本発明は、MOS
FETによる主スイッチング素子に対してバイポーラ
トランジスタによる起動用スイッチング素子を並列に設
けた回路構成を有し、切換回路により、DC−DCコン
バータ回路の入力電圧が所定の値より低い場合には、先
ず起動用スイッチング素子が動作を行うことで出力電圧
を上昇させることを特徴としている。これにより、入力
電圧がMOS FETのしきい値電圧に達していなくと
も使用することができる、MOS FETを主スイッチ
ング素子としたDC−DCコンバータを提供することが
できる。
FETによる主スイッチング素子に対してバイポーラ
トランジスタによる起動用スイッチング素子を並列に設
けた回路構成を有し、切換回路により、DC−DCコン
バータ回路の入力電圧が所定の値より低い場合には、先
ず起動用スイッチング素子が動作を行うことで出力電圧
を上昇させることを特徴としている。これにより、入力
電圧がMOS FETのしきい値電圧に達していなくと
も使用することができる、MOS FETを主スイッチ
ング素子としたDC−DCコンバータを提供することが
できる。
【図1】 本発明のDC−DCコンバータ回路の第1の
実施例の回路図。
実施例の回路図。
【図2】 図1に示す回路の各点における電流、電圧の
波形図。
波形図。
【図3】 本発明のDC−DCコンバータ回路の第2の
実施例の回路図。
実施例の回路図。
【図4】 本発明のDC−DCコンバータ回路の第3の
実施例の回路図。
実施例の回路図。
【図5】 本発明のDC−DCコンバータ回路の第4の
実施例の回路図。
実施例の回路図。
【図6】 本発明のDC−DCコンバータ回路の第5の
実施例の回路図。
実施例の回路図。
【図7】 本発明のDC−DCコンバータ回路の第6の
実施例の回路図。
実施例の回路図。
【図8】 従来のDC−DCコンバータ回路の一例の回
路図。
路図。
1 入力端子 2 出力端子 Q1 主スイッチングトランジスタ Q2 起動用スイッチングトランジスタ 3 駆動回路 4 駆動回路 5 PWM回路 6a 切換回路 S1 切換スイッチ 7 比較回路 8 基準電圧源
Claims (4)
- 【請求項1】 主スイッチング素子としてMOS FE
Tを使用したPWM方式のDC−DCコンバータ回路に
おいて、該主スイッチング素子と並列にバイポーラトラ
ンジスタによる起動用スイッチング素子を設けたことを
特徴とするDC−DCコンバータ回路。 - 【請求項2】 請求項1のDC−DCコンバータ回路に
おいて、DC−DCコンバータ回路の出力側より駆動電
圧の供給を受ける主スイッチング素子の駆動回路、該D
C−DCコンバータ回路の入力側より駆動電圧の供給を
受ける起動用スイッチング素子の駆動回路及び、該DC
−DCコンバータの出力電圧を検出し、該出力電圧値に
応じて該主スイッチング素子と該起動用スイッチング素
子の両方あるいは片方の動作状態を変更する切換回路を
具備し、起動時において、先ず起動用スイッチング素子
が動作して出力電圧を上昇させ、該出力電圧が所定の電
圧値よりも高くなると該起動用スイッチング素子に代わ
って該主スイッチング素子で駆動されることを特徴とす
るDC−DCコンバータ回路。 - 【請求項3】 請求項1のDC−DCコンバータ回路に
おいて、DC−DCコンバータ回路の入力側と出力側の
うち電圧の高い方から選択的に駆動電圧の供給を受ける
主スイッチング素子の駆動回路、該DC−DCコンバー
タ回路の入力側より駆動電圧の供給を受ける起動用スイ
ッチング素子の駆動回路及び、該DC−DCコンバータ
回路の入力電圧及び出力電圧を検出し、該入力電圧値及
び出力電圧値に応じて該主スイッチング素子と該起動用
スイッチング素子の両方あるいは片方の動作状態を変更
する切換回路を具備し、起動時において、入力電圧が所
定の値より低い場合には、先ず起動用スイッチング素子
が動作して出力電圧を上昇させ、該出力電圧値が所定の
値より高くなると起動用スイッチング素子に代わって該
主スイッチング素子で駆動され、該DC−DCコンバー
タ回路の入力電圧が所定の値より高い場合には、起動用
スイッチング素子は動作すること無く、主スイッチング
素子で駆動されることを特徴とするDC−DCコンバー
タ回路。 - 【請求項4】 請求項1のDC−DCコンバータ回路に
おいて、DC−DCコンバータ回路の入力側と出力側の
うち電圧の高い方から選択的に駆動電圧の供給を受ける
主スイッチング素子の駆動回路、該DC−DCコンバー
タ回路の入力側より駆動電圧の供給を受ける起動用スイ
ッチング素子の駆動回路及び、該DC−DCコンバータ
回路の入力電圧を検出し、該入力電圧値に応じて該主ス
イッチング素子と該起動用スイッチング素子の両方ある
いは片方の動作状態を変更する、限時機能を有した切換
回路を具備し、起動時において、入力電圧が所定の値よ
り低い場合には、先ず該起動用スイッチング素子が動作
して出力電圧を上昇させ、前記切換回路の限時機能で設
定された時間が経過した後は該起動用スイッチング素子
に代わって該主スイッチング素子で駆動され、入力電圧
が所定の値より高い場合には、該起動用スイッチング素
子は動作すること無く、該主スイッチング素子で駆動さ
れることを特徴とするDC−DCコンバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17243693A JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Dc−dcコンバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17243693A JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Dc−dcコンバータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077935A true JPH077935A (ja) | 1995-01-10 |
Family
ID=15941951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17243693A Pending JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Dc−dcコンバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077935A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10250155A1 (de) * | 2002-10-28 | 2004-05-13 | Infineon Technologies Ag | Schaltnetzteil |
JP2005304230A (ja) * | 2004-04-14 | 2005-10-27 | Tokyo Coil Engineering Kk | Dc−dcコンバータの起動方法及び装置 |
DE102016201504A1 (de) | 2016-02-01 | 2017-08-03 | Bayerische Motoren Werke Aktiengesellschaft | Verbesserter Stromrichter |
-
1993
- 1993-06-18 JP JP17243693A patent/JPH077935A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10250155A1 (de) * | 2002-10-28 | 2004-05-13 | Infineon Technologies Ag | Schaltnetzteil |
DE10250155B4 (de) * | 2002-10-28 | 2008-11-06 | Infineon Technologies Ag | Schaltnetzteil |
JP2005304230A (ja) * | 2004-04-14 | 2005-10-27 | Tokyo Coil Engineering Kk | Dc−dcコンバータの起動方法及び装置 |
DE102016201504A1 (de) | 2016-02-01 | 2017-08-03 | Bayerische Motoren Werke Aktiengesellschaft | Verbesserter Stromrichter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4436329B2 (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
US5959850A (en) | Asymmetrical duty cycle flyback converter | |
JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
US5631810A (en) | Control of switching devices in synchronized-rectification system | |
US6674654B2 (en) | DC-DC voltage converter | |
JP2020150770A (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ | |
JPH077935A (ja) | Dc−dcコンバータ回路 | |
US4899065A (en) | Pre-drive circuit | |
JPH10210736A (ja) | 降圧型dc−dcコンバータ | |
JPH1175367A (ja) | Dc/dcコンバータ | |
JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP3118424B2 (ja) | 自励式スイッチング電源 | |
JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
JP6514175B2 (ja) | スイッチング電源装置 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JP2005143282A (ja) | 降圧型pwmコンバータ | |
JP2569666B2 (ja) | コンバータ型直流電源の起動装置 | |
JP2824469B2 (ja) | 半導体集積回路装置 | |
JP2891990B1 (ja) | 広入力電圧範囲電源回路 | |
JPH10136645A (ja) | 電源回路 | |
WO2000038305A9 (en) | A synchronous flyback converter | |
US20040109336A1 (en) | Integrated rectifying element | |
JP4439157B2 (ja) | Dc−dcコンバータ | |
JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 | |
JP4109505B2 (ja) | 降圧型チョッパーレギュレータ回路 |