JPH0778818A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0778818A JPH0778818A JP22157093A JP22157093A JPH0778818A JP H0778818 A JPH0778818 A JP H0778818A JP 22157093 A JP22157093 A JP 22157093A JP 22157093 A JP22157093 A JP 22157093A JP H0778818 A JPH0778818 A JP H0778818A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wirings
- wiring
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】熱応力による絶縁膜のクラックによる半導体装
置の故障を防止する。 【構成】信号配線３の配線間隔が広くあいた部分に信号
配線３の最外列に隣接して電気的にフローティングなダ
ミー配線４を少くとも２本配置する。
置の故障を防止する。 【構成】信号配線３の配線間隔が広くあいた部分に信号
配線３の最外列に隣接して電気的にフローティングなダ
ミー配線４を少くとも２本配置する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多層配線を有する半導体装置に関する。
多層配線を有する半導体装置に関する。
【０００２】
【従来の技術】一般に半導体装置は集積度が増すにつれ
て配線も多層化してきた。しかし、下層配線の段差のた
めに、上層に形成される絶縁膜および配線にも段差が生
じるので種々の平坦化方法が検討されている。
て配線も多層化してきた。しかし、下層配線の段差のた
めに、上層に形成される絶縁膜および配線にも段差が生
じるので種々の平坦化方法が検討されている。
【０００３】図３は従来の半導体装置の第１の例を示す
断面図である。
断面図である。
【０００４】図３に示すように、半導体基板１上に絶縁
膜２で幅われた金属膜からなる信号配線３を形成する。
次に、スピン塗布により有機または無機のＰＳＧ膜５を
形成して上面を平坦化し、その上に絶縁膜６を形成して
いる。
膜２で幅われた金属膜からなる信号配線３を形成する。
次に、スピン塗布により有機または無機のＰＳＧ膜５を
形成して上面を平坦化し、その上に絶縁膜６を形成して
いる。
【０００５】また、従来の半導体装置の第２の例として
特開平２−１４０９３４号公報に記載されたものがあ
り、図４に示すように、配線間隔が広くなる部分に溝埋
め込み用の幅の広いダミー配線４を配線間の間隔が最少
ピッチになるように形成している。
特開平２−１４０９３４号公報に記載されたものがあ
り、図４に示すように、配線間隔が広くなる部分に溝埋
め込み用の幅の広いダミー配線４を配線間の間隔が最少
ピッチになるように形成している。
【０００６】
【発明が解決しようとする課題】半導体装置は近年、大
型化する傾向にある。その状況化の中で、大型化した半
導体装置は温度サイクルまたは熱衝撃を繰り返すことに
より半導体チップを構成する半導体基板上の絶縁膜にク
ラックが発生し、特に絶縁膜に段差のある部分で顕著に
発生し易い。
型化する傾向にある。その状況化の中で、大型化した半
導体装置は温度サイクルまたは熱衝撃を繰り返すことに
より半導体チップを構成する半導体基板上の絶縁膜にク
ラックが発生し、特に絶縁膜に段差のある部分で顕著に
発生し易い。
【０００７】これは、半導体基板上の金属配線と絶縁膜
の熱膨張差により半導体チップに機械的応力が働くため
発生する問題である。熱膨張係数は金属配線が２５０×
１０-7／℃、絶縁膜が５×１０-7〜２０×１０-7／℃で
あり、約１桁異なる。低温では金属配線の収縮力によっ
て半導体チップの中心方向に圧縮するので、金属配線を
被覆する絶縁膜にせん断応力として働く。この応力が絶
縁膜の強度を超えると絶縁膜にクラックを発生させる。
クラックの発生により、異物が進入したり、さらに上層
に金属配線があれば、その金属配線を塑性変形させ、つ
いには絶縁膜から金属配線がはがれてずれや断線を生
じ、半導体装置を故障にいたらしめることがある。
の熱膨張差により半導体チップに機械的応力が働くため
発生する問題である。熱膨張係数は金属配線が２５０×
１０-7／℃、絶縁膜が５×１０-7〜２０×１０-7／℃で
あり、約１桁異なる。低温では金属配線の収縮力によっ
て半導体チップの中心方向に圧縮するので、金属配線を
被覆する絶縁膜にせん断応力として働く。この応力が絶
縁膜の強度を超えると絶縁膜にクラックを発生させる。
クラックの発生により、異物が進入したり、さらに上層
に金属配線があれば、その金属配線を塑性変形させ、つ
いには絶縁膜から金属配線がはがれてずれや断線を生
じ、半導体装置を故障にいたらしめることがある。
【０００８】この従来の半導体装置は、金属配線上の絶
縁膜に生じた段差をその上にスピン塗布した有機又は無
機のＰＳＧ膜により、平坦化し、その上に平坦な絶縁膜
を形成していた。しかし、規則正しく並んだ配線の最外
側のとなりに広く空いた部分があると、配線上に形成し
たＰＳＧ膜が、その広く空いた部分に引き寄せられて、
最外端の配線と、その隣の配線間に、うまく、埋まらな
い傾向があった。したがって、その上の絶縁膜に段差が
生じ、その後の熱処理工程による熱応力により、絶縁膜
にクラックを発生させていた。
縁膜に生じた段差をその上にスピン塗布した有機又は無
機のＰＳＧ膜により、平坦化し、その上に平坦な絶縁膜
を形成していた。しかし、規則正しく並んだ配線の最外
側のとなりに広く空いた部分があると、配線上に形成し
たＰＳＧ膜が、その広く空いた部分に引き寄せられて、
最外端の配線と、その隣の配線間に、うまく、埋まらな
い傾向があった。したがって、その上の絶縁膜に段差が
生じ、その後の熱処理工程による熱応力により、絶縁膜
にクラックを発生させていた。
【０００９】また、幅の広いダミー配線を形成した場合
では、配線幅が広くなると配線幅に比例して熱膨張差に
よる移動量も大きくなり、応力が大きくなる。絶縁膜の
強度を超えると絶縁膜にクラックを発生させる。
では、配線幅が広くなると配線幅に比例して熱膨張差に
よる移動量も大きくなり、応力が大きくなる。絶縁膜の
強度を超えると絶縁膜にクラックを発生させる。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に規則的に配列された信号配線と、前記信
号配線の最外列に隣接して形成した前記信号配線の配列
間隔と同じ間隔で且つ同じ配線幅を有する少くとも２本
のダミー配線と、前記信号配線およびダミー配線を被覆
する第１の絶縁膜と、前記第１の絶縁膜上に形成して表
面を平坦化したスピンコート絶縁膜と、前記スピンコー
ト絶縁膜上に形成した第２の絶縁膜とを有する。
半導体基板上に規則的に配列された信号配線と、前記信
号配線の最外列に隣接して形成した前記信号配線の配列
間隔と同じ間隔で且つ同じ配線幅を有する少くとも２本
のダミー配線と、前記信号配線およびダミー配線を被覆
する第１の絶縁膜と、前記第１の絶縁膜上に形成して表
面を平坦化したスピンコート絶縁膜と、前記スピンコー
ト絶縁膜上に形成した第２の絶縁膜とを有する。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ），（ｂ）は本発明の第１の実施
例を示す半導体チップの部分平面図およびＡ−Ａ’線断
面図である。
例を示す半導体チップの部分平面図およびＡ−Ａ’線断
面図である。
【００１３】図１（ａ），（ｂ）に示すように、半導体
基板１上に酸化シリコン膜等の絶縁膜２で覆われたアル
ミニウム膜からなる信号配線３の最外列に隣接して信号
配線３と同じ線幅で同じ間隔を有して配置した電気的に
フローティングなアルミニウム膜からなるダミー配線４
を少くとも２本並べて形成する。次に、絶縁膜６の上に
スピン塗布による有機又は無機のＰＳＧ膜５を形成して
表面を平坦化し、その上に絶縁膜６を形成する。
基板１上に酸化シリコン膜等の絶縁膜２で覆われたアル
ミニウム膜からなる信号配線３の最外列に隣接して信号
配線３と同じ線幅で同じ間隔を有して配置した電気的に
フローティングなアルミニウム膜からなるダミー配線４
を少くとも２本並べて形成する。次に、絶縁膜６の上に
スピン塗布による有機又は無機のＰＳＧ膜５を形成して
表面を平坦化し、その上に絶縁膜６を形成する。
【００１４】このように、規則正しく並んだ信号配線の
最外列のとなりの広くあいた部分に２本のダミー配線を
形成することにより、ＰＳＧ膜５が広く空いた部分に引
寄せられて生ずる絶縁膜６の段差はダミー配線４上で発
生するので応力による絶縁膜６のクラックが発生して
も、金属配線３までは影響が及ばない。
最外列のとなりの広くあいた部分に２本のダミー配線を
形成することにより、ＰＳＧ膜５が広く空いた部分に引
寄せられて生ずる絶縁膜６の段差はダミー配線４上で発
生するので応力による絶縁膜６のクラックが発生して
も、金属配線３までは影響が及ばない。
【００１５】図２は本発明の第２実施例を示す半導体チ
ップの部分平面図である。
ップの部分平面図である。
【００１６】図２に示すように、電気的にフローティン
グなダミー配線４ａがブロック状に配列された以外は第
１の実施例と同様の構成を有しており、第１の実施例と
同じ効果を得ることができる。
グなダミー配線４ａがブロック状に配列された以外は第
１の実施例と同様の構成を有しており、第１の実施例と
同じ効果を得ることができる。
【００１７】
【発明の効果】以上説明したように本発明は、半導体装
置の配線層の配線間隔が広く開いた部分に電気的にフロ
ーティングなダミー配線を少くとも２本、配置する事で
絶縁膜と信号配線の熱膨張係数の差から生じる応力によ
る絶縁膜のクラックが実害のない電気的に無関係なダミ
ー配線上に移動できる。
置の配線層の配線間隔が広く開いた部分に電気的にフロ
ーティングなダミー配線を少くとも２本、配置する事で
絶縁膜と信号配線の熱膨張係数の差から生じる応力によ
る絶縁膜のクラックが実害のない電気的に無関係なダミ
ー配線上に移動できる。
【００１８】この事により半導体装置の故障する確立を
減少させ半導体装置の信頼性を向上させることができ
る。
減少させ半導体装置の信頼性を向上させることができ
る。
【図１】本発明の第１の実施例を示す半導体チップの部
分平面図およびＡ−Ａ’線断面図。
分平面図およびＡ−Ａ’線断面図。
【図２】本発明の第２の実施例を示す半導体チップの部
分平面図。
分平面図。
【図３】従来の半導体装置の第１の例を示す半導体チッ
プの部分断面図。
プの部分断面図。
【図４】従来の半導体装置の第２の例を示す半導体チッ
プの部分断面図。
プの部分断面図。
１ 半導体基板 ２，６ 絶縁膜 ３ 信号配線 ４，４ａ ダミー配線 ５ ＰＳＧ膜
Claims (1)
- 【請求項１】 半導体基板上に規則的に配列された信号
配線と、前記信号配線の最外列に隣接して形成した前記
信号配線の配列間隔と同じ間隔で且つ同じ配線幅を有す
る少くとも２本のダミー配線と、前記信号配線およびダ
ミー配線を被覆する第１の絶縁膜と、前記第１の絶縁膜
上に形成して表面を平坦化したスピンコート絶縁膜と、
前記スピンコート絶縁膜上に形成した第２の絶縁膜とを
有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22157093A JPH0778818A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22157093A JPH0778818A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778818A true JPH0778818A (ja) | 1995-03-20 |
Family
ID=16768810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22157093A Pending JPH0778818A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778818A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09139384A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置 |
| EP0858104A3 (en) * | 1997-01-30 | 1998-12-16 | Samsung Electronics Co., Ltd. | Method for forming multilevel interconnects in semiconductor device |
| CN100375267C (zh) * | 2001-09-07 | 2008-03-12 | 精工爱普生株式会社 | 制造半导体器件的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249429A (ja) * | 1988-08-10 | 1990-02-19 | Nec Corp | 半導体装置 |
-
1993
- 1993-09-07 JP JP22157093A patent/JPH0778818A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249429A (ja) * | 1988-08-10 | 1990-02-19 | Nec Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09139384A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置 |
| EP0858104A3 (en) * | 1997-01-30 | 1998-12-16 | Samsung Electronics Co., Ltd. | Method for forming multilevel interconnects in semiconductor device |
| US6346473B1 (en) | 1997-01-30 | 2002-02-12 | Samsung Electronics Co., Ltd. | Methods for fabricating microelectronic device interconnects with spun-on glass regions |
| EP1868240A2 (en) * | 1997-01-30 | 2007-12-19 | Samsung Electronics Co., Ltd. | Method for forming mulitlevel interconnects in semiconductor device |
| EP1868240A3 (en) * | 1997-01-30 | 2008-08-06 | Samsung Electronics Co., Ltd. | Method for forming mulitlevel interconnects in semiconductor device |
| CN100375267C (zh) * | 2001-09-07 | 2008-03-12 | 精工爱普生株式会社 | 制造半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3366471B2 (ja) | 半導体装置及びその製造方法 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPH084109B2 (ja) | 半導体装置およびその製造方法 | |
| KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPS6248892B2 (ja) | ||
| JPH0778818A (ja) | 半導体装置 | |
| JPS6049649A (ja) | 半導体集積回路装置 | |
| JP5922331B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JPH0456237A (ja) | 半導体装置 | |
| JP2555924B2 (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2990322B2 (ja) | 半導体装置 | |
| JP3173045B2 (ja) | 半導体装置 | |
| JPH0567689A (ja) | 多層配線部材及び半導体装置の製造方法 | |
| JPS62245655A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH0691126B2 (ja) | 半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| JPS61184847A (ja) | 多層配線構造 | |
| JPH0614523B2 (ja) | 半導体装置及びその製造方法 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH11307531A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |