JP5922331B2 - 半導体装置の配線構造及びその製造方法 - Google Patents
半導体装置の配線構造及びその製造方法 Download PDFInfo
- Publication number
- JP5922331B2 JP5922331B2 JP2011020489A JP2011020489A JP5922331B2 JP 5922331 B2 JP5922331 B2 JP 5922331B2 JP 2011020489 A JP2011020489 A JP 2011020489A JP 2011020489 A JP2011020489 A JP 2011020489A JP 5922331 B2 JP5922331 B2 JP 5922331B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring structure
- electrode portions
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
- H01L2224/0362—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
《1−1》第1の実施形態の構成
図3は、第1の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。また、図4は、図3の配線構造をIV−IV線で切った面を概略的に示す断面図であり、図5は、図3の配線構造をV−V線で切った面を概略的に示す断面図であり、図6は、図3の配線構造をVI−VI線で切った面を概略的に示す断面図である。
図7(a)〜(d)は、第1の実施形態に係る半導体装置の配線構造の製造方法の工程説明図である。第1の実施形態に係る半導体装置の配線構造の製造方法においては、図7(a)に示されるように、半導体基板11上に公知の成膜プロセスを用いて第1絶縁層12aを形成し、第1絶縁層12a上に公知の成膜プロセス(例えば、スパッタ法など)を用いて第1メタル層13を形成し、公知の成膜プロセスを用いて第1メタル層を覆う第2絶縁層12bを形成し、公知の平坦化処理を施す。なお、第1絶縁層12aと第2絶縁層12bとによって、絶縁層12が構成される。
図8は、第1の実施形態に係る半導体装置の配線構造による効果の説明図であり、図9は、比較例の半導体装置の配線構造の説明図である。図8に示されるように、第1の実施形態に係る半導体装置の配線構造によれば、電極パッド14を複数の電極部分101,102,103,104,105,…によって構成しているので、各電極部分の内部に発生する応力は、例えば、図8に矢印で示すように、電極パッド14の内部及び周辺の広い範囲に分散され、絶縁層12の特定の箇所に、各電極部分の応力(実線矢印で示す)に起因する力が集中しない。このため、絶縁層12が電極パッド14の各電極部分から受ける力F14(破線出示す矢印)は比較的小さく、絶縁層12にクラックは生じ難い。
《2−1》第2の実施形態の構成
図10は、第2の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。また、図11は、図10の配線構造をXI−XI線で切った面を概略的に示す断面図であり、図12は、図10の配線構造をXII−XII線で切った面を概略的に示す断面図であり、図13は、図10の配線構造をXIII−XIII線で切った面を概略的に示す断面図である。
第2の実施形態に係る半導体装置の配線構造の製造方法は、第1メタル層23を公知のエッチング技術を用いて複数の配線構造体にするプロセスがある点において相違するが、他の点は第1の実施形態におけるものと同様である。
第2の実施形態に係る半導体装置の配線構造によれば、電極パッド24を複数の電極部分201,202,203,204,205,…によって構成しているので、各電極部分の内部に発生する応力は、電極パッド24の内部及び周辺の広い範囲に分散され、絶縁層22の特定の箇所に、各電極部分の応力に起因する力が集中しない。このため、絶縁層22が電極パッド24の各電極部分から受ける力は比較的小さく、絶縁層22にクラックは生じ難い。
13,23 配線層(第1メタル層)、 14,24 パッド電極(第2メタル層)、
15,25 貫通配線、
101,102,103,104,105,… 複数の電極部分、
101a,102a,102b,103a,103b,… ビアホール、
201,202,203,204,205,… 複数の電極部分、
201a,202a,202b,203a,203b,… ビアホール。
Claims (14)
- 下地部材上に形成された絶縁層と、
前記絶縁層によって覆われた第1メタル層と、
互いに間隔をあけて前記絶縁層上に配列され且つ前記第1メタル層より厚く形成された複数の電極部分を有する第2メタル層と
を備え、
前記絶縁層は、前記第1メタル層と前記複数の電極部分との間を繋ぐ複数のビアホールを有し、
前記複数のビアホール内に配置され、前記複数の電極部分を前記第1メタル層に電気的に接続する複数の貫通配線を備え、
前記第2メタル層は、配線がボンディングされる電極パッドであり、
前記電極パッドは、互いに分割された前記複数の電極部分を含み、
前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第1メタル層とにより、互いに電気的に接続され、
前記複数の電極部分のそれぞれの平面形状は、四角形であり、
前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置されている
ことを特徴とする半導体装置の配線構造。 - 前記複数の電極部分は、複数行複数列に配列されていることを特徴とする請求項1に記載の半導体装置の配線構造。
- 前記第1メタル層は、単一の配線構造体から成り、
前記配線構造体は、前記絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項1又は2に記載の半導体装置の配線構造。 - 前記第1メタル層は、複数の配線構造体から成り、
前記複数の配線構造体は、前記絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項1又は2に記載の半導体装置の配線構造。 - 前記複数の電極部分が、M行N列(M及びNのそれぞれは2以上の整数)に配列されている場合に、
前記複数の配線構造体は、(M−1)行以下の行数と(N−1)列以下の列数に配列される
ことを特徴とする請求項4に記載の半導体装置の配線構造。 - 前記第1メタル層、前記貫通配線、及び前記第2メタル層は、同じ導電性材料から構成されることを特徴とする請求項1から4までのいずれか1項に記載の半導体装置の配線構造。
- 前記下地部材は、半導体基板であることを特徴とする請求項1から5までのいずれか1項に記載の半導体装置の配線構造。
- 前記下地部材は、半導体基板上に形成された他の層であることを特徴とする請求項1から6までのいずれか1項に記載の半導体装置の配線構造。
- 下地部材上に第1絶縁層を形成する工程と、
前記第1絶縁層上に第1メタル層を形成する工程と、
前記第1メタル層を覆う第2絶縁層を形成する工程と、
前記第2絶縁層に複数のビアホールを形成する工程と、
前記複数のビアホール内に、前記第1メタル層に電気的に接続された複数の貫通配線を形成する工程と、
互いに間隔をあけて前記第2絶縁層上に配列され、前記複数の貫通配線のいずれかに電気的に接続され、前記第1メタル層より厚くなるように、第2メタル層を構成する複数の電極部分を形成する工程と
を有し、
前記第2メタル層は、配線がボンディングされる電極パッドであり、
前記電極パッドは、互いに分割された前記複数の電極部分を含み、
前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第1メタル層とにより、互いに電気的に接続され、
前記複数の電極部分のそれぞれの平面形状は、四角形であり、
前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置される
ことを特徴とする半導体装置の配線構造の製造方法。 - 前記複数の電極部分は、複数行複数列に配列されていることを特徴とする請求項9に記載の半導体装置の配線構造の製造方法。
- 前記第1メタル層は、単一の配線構造体から成り、
前記配線構造体は、前記第2絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項9又は10に記載の半導体装置の配線構造の製造方法。 - 前記第1メタル層は、複数の配線構造体から成り、
前記複数の配線構造体は、前記第2絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項9又は10に記載の半導体装置の配線構造の製造方法。 - 前記複数の電極部分が、M行N列(M及びNのそれぞれは2以上の整数)に配列されている場合に、
前記複数の配線構造体は、(M−1)行以下の行数と(N−1)列以下の列数に配列される
ことを特徴とする請求項12に記載の半導体装置の配線構造の製造方法。 - 前記第1メタル層、前記貫通配線、及び前記第2メタル層は、同じ導電性材料から構成されることを特徴とする請求項9から13までのいずれか1項に記載の半導体装置の配線構造の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011020489A JP5922331B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体装置の配線構造及びその製造方法 |
US13/363,407 US20120193813A1 (en) | 2011-02-02 | 2012-02-01 | Wiring structure of semiconductor device and method of manufacturing the wiring structure |
CN2012100231365A CN102629600A (zh) | 2011-02-02 | 2012-02-02 | 半导体装置的布线构造以及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011020489A JP5922331B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体装置の配線構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160633A JP2012160633A (ja) | 2012-08-23 |
JP5922331B2 true JP5922331B2 (ja) | 2016-05-24 |
Family
ID=46576686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011020489A Active JP5922331B2 (ja) | 2011-02-02 | 2011-02-02 | 半導体装置の配線構造及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120193813A1 (ja) |
JP (1) | JP5922331B2 (ja) |
CN (1) | CN102629600A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867096B (zh) * | 2012-09-24 | 2015-03-04 | 中国科学院微电子研究所 | 一种增强半导体金属层可靠性的版图生成方法及*** |
JP6234797B2 (ja) * | 2013-12-06 | 2017-11-22 | 株式会社日本マイクロニクス | 配線基板ビア配置決定装置、方法及びプログラム |
CN104376180B (zh) * | 2014-11-25 | 2018-10-12 | 上海高性能集成电路设计中心 | 一种布线通道评估及端口规划方法及装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141330A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 半導体集積回路装置 |
JP3211749B2 (ja) * | 1997-10-22 | 2001-09-25 | 日本電気株式会社 | 半導体装置のボンディングパッド及びその製造方法 |
JP2974022B1 (ja) * | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
JP2000195896A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置 |
CN1253939C (zh) * | 2002-02-10 | 2006-04-26 | 台湾积体电路制造股份有限公司 | 半导体基底上的接合垫结构 |
US7023067B2 (en) * | 2003-01-13 | 2006-04-04 | Lsi Logic Corporation | Bond pad design |
JP2005251828A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008258258A (ja) * | 2007-04-02 | 2008-10-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP5003347B2 (ja) * | 2007-08-22 | 2012-08-15 | 株式会社デンソー | 電子装置およびその製造方法 |
JP5329068B2 (ja) * | 2007-10-22 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010093161A (ja) * | 2008-10-10 | 2010-04-22 | Panasonic Corp | 半導体装置 |
US8053900B2 (en) * | 2008-10-21 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect |
-
2011
- 2011-02-02 JP JP2011020489A patent/JP5922331B2/ja active Active
-
2012
- 2012-02-01 US US13/363,407 patent/US20120193813A1/en not_active Abandoned
- 2012-02-02 CN CN2012100231365A patent/CN102629600A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2012160633A (ja) | 2012-08-23 |
CN102629600A (zh) | 2012-08-08 |
US20120193813A1 (en) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6443458B2 (ja) | 電子回路モジュール | |
KR100267105B1 (ko) | 다층패드를구비한반도체소자및그제조방법 | |
WO2018152923A1 (zh) | 触控面板及其制作方法、触控显示屏 | |
JP4671814B2 (ja) | 半導体装置 | |
JP2011527830A5 (ja) | ||
JP2007115922A (ja) | 半導体装置 | |
JP2001085465A (ja) | 半導体装置 | |
JP5922331B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2011129729A5 (ja) | ||
JP2008085126A (ja) | 半導体装置及びその製造方法 | |
JP2009176833A (ja) | 半導体装置とその製造方法 | |
JP5212297B2 (ja) | 半導体装置 | |
CN101506970B (zh) | 减小基片与基片上的凸出电极之间的应力 | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
CN102420202B (zh) | 半导体装置及其制造方法 | |
CN109273504B (zh) | 显示面板及其制作方法、显示装置 | |
US9978723B2 (en) | Semiconductor device | |
JPH11204530A (ja) | 半導体素子及び半導体素子の絶縁層に生じるクラックの防止方法 | |
TWI462258B (zh) | 半導體積體電路裝置之墊片結構 | |
JP2010060464A (ja) | 物理量センサ | |
JP2006210802A (ja) | 半導体装置 | |
TW202016711A (zh) | 觸控面板之製作方法及觸控面板 | |
TWI782100B (zh) | 貫通電極基板及使用有貫通電極基板之半導體裝置 | |
JP2013105986A (ja) | 半導体装置及びその製造方法 | |
JP2011066459A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5922331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |