JPH077701A - プラズマディスプレイのパリティ信号発生回路 - Google Patents
プラズマディスプレイのパリティ信号発生回路Info
- Publication number
- JPH077701A JPH077701A JP14807493A JP14807493A JPH077701A JP H077701 A JPH077701 A JP H077701A JP 14807493 A JP14807493 A JP 14807493A JP 14807493 A JP14807493 A JP 14807493A JP H077701 A JPH077701 A JP H077701A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- plasma display
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 プラズマディスプレイパネルの表示ライン数
と異なる走査線数を有する映像信号（水平周波数約１５
ＫＨｚ）の映像信号を表示する場合であって、映像信号
入力と同期信号が別々に入力された場合、入力された同
期信号よりパリティ信号を発生させるパリティ信号の発
生回路を提供することを目的とする。 【構成】 映像信号入力の水平同期信号に同期し、タイ
ミング用ＣＲピンに接続された時定数に応じたパルス幅
の信号を出力する単安定マルチバイブレータ３と、単安
定マルチバイブレータ３からの入力をデータ入力とし、
映像信号入力の垂直同期信号でラッチしてパリティ信号
を出力するＤ型フリップフロップ７とを備えて構成され
る。
と異なる走査線数を有する映像信号（水平周波数約１５
ＫＨｚ）の映像信号を表示する場合であって、映像信号
入力と同期信号が別々に入力された場合、入力された同
期信号よりパリティ信号を発生させるパリティ信号の発
生回路を提供することを目的とする。 【構成】 映像信号入力の水平同期信号に同期し、タイ
ミング用ＣＲピンに接続された時定数に応じたパルス幅
の信号を出力する単安定マルチバイブレータ３と、単安
定マルチバイブレータ３からの入力をデータ入力とし、
映像信号入力の垂直同期信号でラッチしてパリティ信号
を出力するＤ型フリップフロップ７とを備えて構成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
表示装置に関し、特にパリティ信号の発生回路に関す
る。
表示装置に関し、特にパリティ信号の発生回路に関す
る。
【０００２】
【従来の技術】プラズマディスプレイ表示装置に使用さ
れているプラズマディスプレイパネルは、垂直方向の表
示ライン数が約４８０本のものが開発されているが、一
方、通常使用されているＮＴＳＣのテレビ信号は、水平
周波数約１５ＫＨｚ、フィールド周波数約６０Ｈｚのも
のが使用されており、１フィールドの走査線数は、２６
２．５本となっている。従って、通常のＮＴＳＣテレビ
信号をそのままプラズマディスプレイパネルに表示した
場合は、画面の垂直方向の約半分にしか表示されなくな
るため、パリティ信号をプラズマディスプレイ表示装置
に入力して、映像信号入力の同一の走査線をプラズマデ
ィスプレイパネルの異なる表示ラインに各々書き込むよ
うにして、プラズマディスプレイパネルの画面全体に表
示できるようにしている。従来のパリティ信号の発生回
路は、同期分離ＩＣを使用してコンポジット信号入力か
ら同期信号を抽出して信号処理して発生させるようにし
ていた。
れているプラズマディスプレイパネルは、垂直方向の表
示ライン数が約４８０本のものが開発されているが、一
方、通常使用されているＮＴＳＣのテレビ信号は、水平
周波数約１５ＫＨｚ、フィールド周波数約６０Ｈｚのも
のが使用されており、１フィールドの走査線数は、２６
２．５本となっている。従って、通常のＮＴＳＣテレビ
信号をそのままプラズマディスプレイパネルに表示した
場合は、画面の垂直方向の約半分にしか表示されなくな
るため、パリティ信号をプラズマディスプレイ表示装置
に入力して、映像信号入力の同一の走査線をプラズマデ
ィスプレイパネルの異なる表示ラインに各々書き込むよ
うにして、プラズマディスプレイパネルの画面全体に表
示できるようにしている。従来のパリティ信号の発生回
路は、同期分離ＩＣを使用してコンポジット信号入力か
ら同期信号を抽出して信号処理して発生させるようにし
ていた。
【０００３】
【発明が解決しようとする課題】従って、映像信号が原
色信号（ＲＧＢ信号）と同期信号とに分離されて入力さ
れる場合は、従来の回路がコンポジット信号用であるた
め同一の回路が使用できないといった問題点があり、入
力できる映像信号が限定されていた。本発明は、映像信
号入力と同期信号が別々に入力された場合、入力された
同期信号よりパリティ信号を発生させることが可能なパ
リティ信号の発生回路を提供し、入力できる映像信号の
種類を拡大することを目的とする。
色信号（ＲＧＢ信号）と同期信号とに分離されて入力さ
れる場合は、従来の回路がコンポジット信号用であるた
め同一の回路が使用できないといった問題点があり、入
力できる映像信号が限定されていた。本発明は、映像信
号入力と同期信号が別々に入力された場合、入力された
同期信号よりパリティ信号を発生させることが可能なパ
リティ信号の発生回路を提供し、入力できる映像信号の
種類を拡大することを目的とする。
【０００４】
【課題を解決するための手段】本願の第１の発明のプラ
ズマディスプレイのパリティ信号発生回路は、映像信号
入力の水平同期信号に同期し、タイミング用ＣＲピンに
接続された時定数に応じたパルス幅の信号を出力する単
安定マルチバイブレータと、同単安定マルチバイブレー
タからの入力をデータ入力とし、映像信号入力の垂直同
期信号でラッチして出力するＤ型フリップフロップとを
備えたことを特徴とするものである。本願の第２の発明
のプラズマディスプレイのパリティ信号発生回路は、出
力ピンの一方を入力ピンに接続し、映像信号入力の垂直
同期信号でラッチして出力する第１のＤ型フリップフロ
ップと、同第１のＤ型フリップフロップの各々の出力ピ
ンを入力側に接続した切換器と、映像信号入力の水平同
期信号に同期し、タイミング用ＣＲピンに接続された時
定数に応じたパルス幅の信号を出力する単安定マルチバ
イブレータと、同単安定マルチバイブレータからの入力
をデータ入力とし、前記第１のＤ型フリップフロップか
らのラッチ出力信号でラッチして出力する第２のＤ型フ
リップフロップとからなり、同第２のＤ型フリップフロ
ップからのラッチ出力信号により、前記切換器で入力側
の信号を切り換えて出力することを特徴とするものであ
る。
ズマディスプレイのパリティ信号発生回路は、映像信号
入力の水平同期信号に同期し、タイミング用ＣＲピンに
接続された時定数に応じたパルス幅の信号を出力する単
安定マルチバイブレータと、同単安定マルチバイブレー
タからの入力をデータ入力とし、映像信号入力の垂直同
期信号でラッチして出力するＤ型フリップフロップとを
備えたことを特徴とするものである。本願の第２の発明
のプラズマディスプレイのパリティ信号発生回路は、出
力ピンの一方を入力ピンに接続し、映像信号入力の垂直
同期信号でラッチして出力する第１のＤ型フリップフロ
ップと、同第１のＤ型フリップフロップの各々の出力ピ
ンを入力側に接続した切換器と、映像信号入力の水平同
期信号に同期し、タイミング用ＣＲピンに接続された時
定数に応じたパルス幅の信号を出力する単安定マルチバ
イブレータと、同単安定マルチバイブレータからの入力
をデータ入力とし、前記第１のＤ型フリップフロップか
らのラッチ出力信号でラッチして出力する第２のＤ型フ
リップフロップとからなり、同第２のＤ型フリップフロ
ップからのラッチ出力信号により、前記切換器で入力側
の信号を切り換えて出力することを特徴とするものであ
る。
【０００５】
【作用】本発明の第１の構成では、Ｄ型フリップフロッ
プで映像信号入力の垂直同期信号で水平同期信号から生
成したデータ入力をラッチして出力するようにしてお
り、水平同期信号と垂直同期信号との位相差により、偶
数フィールドと奇数フィールドで反転するパルス信号が
Ｄ型フリップフロップから出力される。本発明の第２の
構成では、第１のＤ型フリップフロップで出力ピンの一
方を入力ピンに接続し、映像信号入力の垂直同期信号で
ラッチして出力するようにし、各々のラッチ出力を切換
器に入力し、単安定マルチバイブレータと第２のＤ型フ
リップフロップで構成された制御回路で水平同期信号と
垂直同期信号との位相差により、一方を選択して切換器
から出力するようにしており、偶数フィールドと奇数フ
ィールドに対して、所定の極性を選択して交互に反転す
るパルス信号を出力することができる。従って、前記パ
ルス信号をパリティ信号として、映像信号入力と共にプ
ラズマディスプレイ表示装置に入力すれば、プラズマデ
ィスプレイパネルの画面全体に映像信号入力を表示する
ことが可能となる。
プで映像信号入力の垂直同期信号で水平同期信号から生
成したデータ入力をラッチして出力するようにしてお
り、水平同期信号と垂直同期信号との位相差により、偶
数フィールドと奇数フィールドで反転するパルス信号が
Ｄ型フリップフロップから出力される。本発明の第２の
構成では、第１のＤ型フリップフロップで出力ピンの一
方を入力ピンに接続し、映像信号入力の垂直同期信号で
ラッチして出力するようにし、各々のラッチ出力を切換
器に入力し、単安定マルチバイブレータと第２のＤ型フ
リップフロップで構成された制御回路で水平同期信号と
垂直同期信号との位相差により、一方を選択して切換器
から出力するようにしており、偶数フィールドと奇数フ
ィールドに対して、所定の極性を選択して交互に反転す
るパルス信号を出力することができる。従って、前記パ
ルス信号をパリティ信号として、映像信号入力と共にプ
ラズマディスプレイ表示装置に入力すれば、プラズマデ
ィスプレイパネルの画面全体に映像信号入力を表示する
ことが可能となる。
【０００６】
【実施例】図１は、本発明のプラズマディスプレイのパ
リティ信号発生回路の第１の実施例を示すブロック図で
あり、図２（Ａ）及び（Ｂ）は、図１の実施例の動作を
説明するタイミング図であり、以下、図２（Ａ）及び
（Ｂ）を参照して図１の実施例について説明する。プラ
ズマディスプレイ表示装置に入力する映像信号の垂直同
期信号波形を入力端子１を介してインバータ６に入力
し、同映像信号の水平同期信号波形を入力端子２を介
して単安定マルチバイブレータ３に入力している。イン
バータ６では入力された垂直同期信号、波形の極性を
反転させ、波形として出力し、Ｄ型フリップフロップ
７にラッチ信号として入力している。
リティ信号発生回路の第１の実施例を示すブロック図で
あり、図２（Ａ）及び（Ｂ）は、図１の実施例の動作を
説明するタイミング図であり、以下、図２（Ａ）及び
（Ｂ）を参照して図１の実施例について説明する。プラ
ズマディスプレイ表示装置に入力する映像信号の垂直同
期信号波形を入力端子１を介してインバータ６に入力
し、同映像信号の水平同期信号波形を入力端子２を介
して単安定マルチバイブレータ３に入力している。イン
バータ６では入力された垂直同期信号、波形の極性を
反転させ、波形として出力し、Ｄ型フリップフロップ
７にラッチ信号として入力している。
【０００７】単安定マルチバイブレータ３のタイミング
用ＣＲピンには、タイミング調整用のコンデンサ４と可
変抵抗器５が接続されており、単安定マルチバイブレー
タ３は入力された水平同期信号に同期し、タイミング用
ＣＲピンに接続されたコンデンサ４と可変抵抗器５の時
定数に応じたパルス幅の信号波形を出力し、データ入
力としてＤ型フリップフロップ７に入力している。コン
デンサ４及び可変抵抗器５の値を選択して決定し、可変
抵抗器５を調整して波形のようにパルス幅を変え、Ｄ
型フリップフロップ７で波形のＨレベルの部分を波形
の立ち上がりでラッチして出力する。従って、Ｄ型フ
リップフロップ７のＱバー出力端子から波形のＬレベ
ルのパルス信号が出力される。
用ＣＲピンには、タイミング調整用のコンデンサ４と可
変抵抗器５が接続されており、単安定マルチバイブレー
タ３は入力された水平同期信号に同期し、タイミング用
ＣＲピンに接続されたコンデンサ４と可変抵抗器５の時
定数に応じたパルス幅の信号波形を出力し、データ入
力としてＤ型フリップフロップ７に入力している。コン
デンサ４及び可変抵抗器５の値を選択して決定し、可変
抵抗器５を調整して波形のようにパルス幅を変え、Ｄ
型フリップフロップ７で波形のＨレベルの部分を波形
の立ち上がりでラッチして出力する。従って、Ｄ型フ
リップフロップ７のＱバー出力端子から波形のＬレベ
ルのパルス信号が出力される。
【０００８】図２はインターレース方式の映像信号の同
期信号が入力された場合のタイミングを示す図であり、
図（Ａ）は偶数フィールドを示し、図（Ｂ）は奇数フィ
ールドを示す。偶数フィールドについては前記で説明し
た通りであり、以下に奇数フィールドについて説明す
る。垂直同期信号、波形に対する水平同期信号の位相
関係は、偶数フィールドでは波形となり、奇数フィー
ルドでは波形′となる。単安定マルチバイブレータ３
では、前記と同様にタイミング用ＣＲピンに接続された
コンデンサ４と可変抵抗器５の時定数に応じたパルス幅
の信号波形′を出力し、データ入力としてＤ型フリッ
プフロップ７に入力する。Ｄ型フリップフロップ７で波
形′のＬレベルの部分を波形の立ち上がりでラッチ
するため、Ｄ型フリップフロップ７のＱバー出力端子か
ら波形′のＨレベルのパルス信号が出力される。
期信号が入力された場合のタイミングを示す図であり、
図（Ａ）は偶数フィールドを示し、図（Ｂ）は奇数フィ
ールドを示す。偶数フィールドについては前記で説明し
た通りであり、以下に奇数フィールドについて説明す
る。垂直同期信号、波形に対する水平同期信号の位相
関係は、偶数フィールドでは波形となり、奇数フィー
ルドでは波形′となる。単安定マルチバイブレータ３
では、前記と同様にタイミング用ＣＲピンに接続された
コンデンサ４と可変抵抗器５の時定数に応じたパルス幅
の信号波形′を出力し、データ入力としてＤ型フリッ
プフロップ７に入力する。Ｄ型フリップフロップ７で波
形′のＬレベルの部分を波形の立ち上がりでラッチ
するため、Ｄ型フリップフロップ７のＱバー出力端子か
ら波形′のＨレベルのパルス信号が出力される。
【０００９】従って、偶数フィールドでは波形が出力
され、奇数フィールドでは波形′が出力されるため、
フィールド毎に極性の反転するパリティ信号を出力する
ことができる。水平周波数約１５ＫＨｚ、フィールド周
波数約６０Ｈｚを用いた通常のＮＴＳＣテレビ信号のイ
ンターレース方式の映像信号をプラズマディスプレイ表
示装置に入力して表示する場合は、前記パリティ信号を
映像信号入力と共にプラズマディスプレイ表示装置に入
力すれば、プラズマディスプレイパネルの画面全体に映
像信号入力を表示することが可能となる。
され、奇数フィールドでは波形′が出力されるため、
フィールド毎に極性の反転するパリティ信号を出力する
ことができる。水平周波数約１５ＫＨｚ、フィールド周
波数約６０Ｈｚを用いた通常のＮＴＳＣテレビ信号のイ
ンターレース方式の映像信号をプラズマディスプレイ表
示装置に入力して表示する場合は、前記パリティ信号を
映像信号入力と共にプラズマディスプレイ表示装置に入
力すれば、プラズマディスプレイパネルの画面全体に映
像信号入力を表示することが可能となる。
【００１０】図３は、本発明のプラズマディスプレイの
パリティ信号発生回路の第２の実施例を示すブロック図
であり、図４（Ａ）及び（Ｂ）は、図３の実施例の動作
を説明するタイミング図であり、以下、図４（Ａ）及び
（Ｂ）を参照して図３の実施例について説明する。図
中、図１で示したものと同一のものは同一の記号で示し
ている。プラズマディスプレイ表示装置に入力する映像
信号の垂直同期信号を入力端子１１を介してパリティ信
号発生部１２のインバータ１３に入力し、同映像信号の
水平同期信号を入力端子２を介して制御部１６の単安定
マルチバイブレータ３に入力している。
パリティ信号発生回路の第２の実施例を示すブロック図
であり、図４（Ａ）及び（Ｂ）は、図３の実施例の動作
を説明するタイミング図であり、以下、図４（Ａ）及び
（Ｂ）を参照して図３の実施例について説明する。図
中、図１で示したものと同一のものは同一の記号で示し
ている。プラズマディスプレイ表示装置に入力する映像
信号の垂直同期信号を入力端子１１を介してパリティ信
号発生部１２のインバータ１３に入力し、同映像信号の
水平同期信号を入力端子２を介して制御部１６の単安定
マルチバイブレータ３に入力している。
【００１１】インバータ６では入力された垂直同期信号
の極性を反転させ、波形として出力し、Ｄ型フリップ
フロップ１４にラッチ信号として入力している。Ｄ型フ
リップフロップ１４はＱバー出力ピンを入力ピンに接続
し、垂直同期信号でラッチして出力するようにしてお
り、Ｄ型フリップフロップ１４の各々の出力ピン、Ｑ出
力及びＱバー出力ピンからは各々波形及び波形が出
力され、各々の出力を切換器１５の入力側に接続してい
る。波形及び波形は相互に極性の反転したパルス信
号であり、回路動作時のタイミングにより、波形の極性
が入れ替わることがある。
の極性を反転させ、波形として出力し、Ｄ型フリップ
フロップ１４にラッチ信号として入力している。Ｄ型フ
リップフロップ１４はＱバー出力ピンを入力ピンに接続
し、垂直同期信号でラッチして出力するようにしてお
り、Ｄ型フリップフロップ１４の各々の出力ピン、Ｑ出
力及びＱバー出力ピンからは各々波形及び波形が出
力され、各々の出力を切換器１５の入力側に接続してい
る。波形及び波形は相互に極性の反転したパルス信
号であり、回路動作時のタイミングにより、波形の極性
が入れ替わることがある。
【００１２】従って、制御部１６で所定の極性のパルス
信号を選択して出力するようにしているが、制御部１６
の動作について以下に説明する。単安定マルチバイブレ
ータ３のタイミング用ＣＲピンには、タイミング調整用
のコンデンサ４と可変抵抗器５が接続されており、単安
定マルチバイブレータ３は入力された水平同期信号、波
形に同期し、タイミング用ＣＲピンに接続されたコン
デンサ４と可変抵抗器５の時定数に応じたパルス幅の信
号、波形を出力し、Ｄ型フリップフロップ７のデータ
入力ピンに入力している。一方、Ｄ型フリップフロップ
１４のＱ出力を分岐させて、パルス信号波形をラッチ
入力としてＤ型フリップフロップ７に入力している。
信号を選択して出力するようにしているが、制御部１６
の動作について以下に説明する。単安定マルチバイブレ
ータ３のタイミング用ＣＲピンには、タイミング調整用
のコンデンサ４と可変抵抗器５が接続されており、単安
定マルチバイブレータ３は入力された水平同期信号、波
形に同期し、タイミング用ＣＲピンに接続されたコン
デンサ４と可変抵抗器５の時定数に応じたパルス幅の信
号、波形を出力し、Ｄ型フリップフロップ７のデータ
入力ピンに入力している。一方、Ｄ型フリップフロップ
１４のＱ出力を分岐させて、パルス信号波形をラッチ
入力としてＤ型フリップフロップ７に入力している。
【００１３】映像信号入力がインターレース方式である
場合、垂直同期信号に対する水平同期信号の位相関係は
２つのケースがあり、従ってラッチ入力波形に対し
て、波形及びの位相関係は、図４（Ａ）及び（Ｂ）
に示すように、２つのケースが発生する。例えば、コン
デンサ４及び可変抵抗器５の値を選択して決定し、可変
抵抗器５を調整して波形のパルス幅を変え波形と
し、図４（Ａ）ではＤ型フリップフロップ７で波形の
Ｌレベルの部分を波形の立ち上がりでラッチして出力
し、図４（Ｂ）の場合も同様に、波形′のパルス幅を
変え波形′とし、Ｄ型フリップフロップ７で波形′
のＨレベルの部分を波形の立ち上がりでラッチして出
力する。従って、図４（Ａ）の場合は、Ｄ型フリップフ
ロップ７のＱ出力から、波形に示すＬレベルの信号が
得られ、図４（Ｂ）の場合は、波形′に示すＨレベル
の信号が得られる。
場合、垂直同期信号に対する水平同期信号の位相関係は
２つのケースがあり、従ってラッチ入力波形に対し
て、波形及びの位相関係は、図４（Ａ）及び（Ｂ）
に示すように、２つのケースが発生する。例えば、コン
デンサ４及び可変抵抗器５の値を選択して決定し、可変
抵抗器５を調整して波形のパルス幅を変え波形と
し、図４（Ａ）ではＤ型フリップフロップ７で波形の
Ｌレベルの部分を波形の立ち上がりでラッチして出力
し、図４（Ｂ）の場合も同様に、波形′のパルス幅を
変え波形′とし、Ｄ型フリップフロップ７で波形′
のＨレベルの部分を波形の立ち上がりでラッチして出
力する。従って、図４（Ａ）の場合は、Ｄ型フリップフ
ロップ７のＱ出力から、波形に示すＬレベルの信号が
得られ、図４（Ｂ）の場合は、波形′に示すＨレベル
の信号が得られる。
【００１４】Ｄ型フリップフロップ７のＱ出力、波形
あるいは波形′が切換器１５の制御端子に入力されて
おり、波形が切換器１５に入力された場合、切換器１
５から波形が選択されて波形として出力され、波形
′が切換器１５に入力された場合、切換器１５から波
形が選択されて波形′として出力される。従って、
図４（Ａ）に示すように、波形のＬレベルの部分を波
形でラッチした場合は、切換器１５からＨレベルの信
号が出力され、図４（Ｂ）に示すように、波形′のＨ
レベルの部分を波形でラッチした場合は、切換器１５
からＬレベルの信号が出力され、映像信号入力がインタ
ーレース信号の場合は、フィールド毎に所定の極性で、
しかも反転するパリティ信号を出力することができる。
あるいは波形′が切換器１５の制御端子に入力されて
おり、波形が切換器１５に入力された場合、切換器１
５から波形が選択されて波形として出力され、波形
′が切換器１５に入力された場合、切換器１５から波
形が選択されて波形′として出力される。従って、
図４（Ａ）に示すように、波形のＬレベルの部分を波
形でラッチした場合は、切換器１５からＨレベルの信
号が出力され、図４（Ｂ）に示すように、波形′のＨ
レベルの部分を波形でラッチした場合は、切換器１５
からＬレベルの信号が出力され、映像信号入力がインタ
ーレース信号の場合は、フィールド毎に所定の極性で、
しかも反転するパリティ信号を出力することができる。
【００１５】水平周波数約１５ＫＨｚ、フィールド周波
数約６０Ｈｚを用いた通常のＮＴＳＣテレビ信号のイン
ターレース方式の映像信号をプラズマディスプレイ表示
装置に入力して表示する場合は、前記パリティ信号を映
像信号入力と共にプラズマディスプレイ表示装置に入力
すれば、プラズマディスプレイパネルの画面全体に映像
信号入力を表示することが可能となる。水平周波数約１
５ＫＨｚ、フィールド周波数約６０Ｈｚを用いたパソコ
ン等のノンインターレース方式の映像信号を表示する場
合は、水平同期信号と垂直同期信号の位相関係から切換
器１５からフィールド毎に反転する波形（波形）を
選択して出力し、パリティ信号として映像信号入力と共
にプラズマディスプレイ表示装置に入力すれば、プラズ
マディスプレイパネルの画面全体に映像信号入力を表示
することが可能となる。
数約６０Ｈｚを用いた通常のＮＴＳＣテレビ信号のイン
ターレース方式の映像信号をプラズマディスプレイ表示
装置に入力して表示する場合は、前記パリティ信号を映
像信号入力と共にプラズマディスプレイ表示装置に入力
すれば、プラズマディスプレイパネルの画面全体に映像
信号入力を表示することが可能となる。水平周波数約１
５ＫＨｚ、フィールド周波数約６０Ｈｚを用いたパソコ
ン等のノンインターレース方式の映像信号を表示する場
合は、水平同期信号と垂直同期信号の位相関係から切換
器１５からフィールド毎に反転する波形（波形）を
選択して出力し、パリティ信号として映像信号入力と共
にプラズマディスプレイ表示装置に入力すれば、プラズ
マディスプレイパネルの画面全体に映像信号入力を表示
することが可能となる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
水平周波数約１５ＫＨｚ、フィールド周波数約６０Ｈｚ
の映像信号を表示する場合であって、映像信号入力と同
期信号が別々に入力された場合、入力された同期信号に
基づいてパリティ信号を発生させるパリティ信号の発生
回路を提供することができ、映像信号入力と共にプラズ
マディスプレイ表示装置に入力すれば、プラズマディス
プレイパネルの画面全体に映像信号入力を表示すること
が可能となり、入力できる映像信号の種類を拡大するこ
とができる。
水平周波数約１５ＫＨｚ、フィールド周波数約６０Ｈｚ
の映像信号を表示する場合であって、映像信号入力と同
期信号が別々に入力された場合、入力された同期信号に
基づいてパリティ信号を発生させるパリティ信号の発生
回路を提供することができ、映像信号入力と共にプラズ
マディスプレイ表示装置に入力すれば、プラズマディス
プレイパネルの画面全体に映像信号入力を表示すること
が可能となり、入力できる映像信号の種類を拡大するこ
とができる。
【図１】本発明のプラズマディスプレイのパリティ信号
発生回路の第１の実施例を示すブロック図である。
発生回路の第１の実施例を示すブロック図である。
【図２】（Ａ）及び（Ｂ）は、図１の実施例の動作を説
明するタイミング図である。
明するタイミング図である。
【図３】本発明のプラズマディスプレイのパリティ信号
発生回路の第２の実施例を示すブロック図である。
発生回路の第２の実施例を示すブロック図である。
【図４】（Ａ）及び（Ｂ）は、図３の実施例の動作を説
明するタイミング図である。
明するタイミング図である。
１ 入力端子 ２ 入力端子 ３ 単安定マルチバイブレータ ４ コンデンサ ５ 抵抗器 ６ インバータ ７ Ｄ型フリップフロップ １１ 入力端子 １２ パリティ信号発生部 １３ インバータ １４ Ｄ型フリップフロップ １５ 切換器 １６ 制御部
Claims (2)
- 【請求項１】 映像信号入力の水平同期信号に同期し、
タイミング用ＣＲピンに接続された時定数に応じたパル
ス幅の信号を出力する単安定マルチバイブレータと、同
単安定マルチバイブレータからの入力をデータ入力と
し、映像信号入力の垂直同期信号でラッチして出力する
Ｄ型フリップフロップとからなるプラズマディスプレイ
のパリティ信号発生回路。 - 【請求項２】 出力ピンの一方を入力ピンに接続し、映
像信号入力の垂直同期信号でラッチして出力する第１の
Ｄ型フリップフロップと、同第１のＤ型フリップフロッ
プの各々の出力ピンを入力側に接続した切換器と、映像
信号入力の水平同期信号に同期し、タイミング用ＣＲピ
ンに接続された時定数に応じたパルス幅の信号を出力す
る単安定マルチバイブレータと、同単安定マルチバイブ
レータからの入力をデータ入力とし、前記第１のＤ型フ
リップフロップからのラッチ出力信号でラッチして出力
する第２のＤ型フリップフロップとからなり、同第２の
Ｄ型フリップフロップからのラッチ出力信号により、前
記切換器で入力側の信号を切り換えて出力することを特
徴とするプラズマディスプレイのパリティ信号発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14807493A JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14807493A JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077701A true JPH077701A (ja) | 1995-01-10 |
Family
ID=15444641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14807493A Pending JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717636B2 (en) | 2001-03-13 | 2004-04-06 | Olympus Optical Co., Ltd. | Image display device |
-
1993
- 1993-06-18 JP JP14807493A patent/JPH077701A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717636B2 (en) | 2001-03-13 | 2004-04-06 | Olympus Optical Co., Ltd. | Image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912711A (en) | Apparatus for converting and scaling non-interlaced VGA signal to interlaced TV signal | |
| JP2502829B2 (ja) | 画像表示装置 | |
| JPS6221381A (ja) | 二画面テレビ受信機 | |
| JPH01295587A (ja) | 映像信号変換装置 | |
| JPH077701A (ja) | プラズマディスプレイのパリティ信号発生回路 | |
| JPH0787391A (ja) | 信号波形表示装置及び表示方法 | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JPH066708A (ja) | 画面表示装置 | |
| KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
| JP3840803B2 (ja) | 信号処理装置 | |
| JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
| JP4572442B2 (ja) | 変換回路およびそれを用いた画像処理装置 | |
| JP3018582U (ja) | 複数の工業規格用の走査タイミング発生器 | |
| JPH06311384A (ja) | Ｐｄｐ表示制御信号の切換回路 | |
| JPH0951490A (ja) | 副画面映像信号垂直圧縮回路 | |
| JPH1084519A (ja) | ゲンロック機能付き映像表示装置 | |
| KR900007430B1 (ko) | 다수의 필드메모리를 이용한 tv 명멸현상방지회로 | |
| TW387197B (en) | Emulation of computer monitor in a wide screen television | |
| US5812211A (en) | Image signal processing apparatus for prompter | |
| JPH08186801A (ja) | 走査線変換回路 | |
| JPH02248178A (ja) | 高品位テレビジョン表示装置 | |
| JPH0426280A (ja) | 映像信号処理回路 | |
| JPH0548988A (ja) | 子画面重ね合わせ表示回路 |