JPH077701A - プラズマディスプレイのパリティ信号発生回路 - Google Patents
プラズマディスプレイのパリティ信号発生回路Info
- Publication number
- JPH077701A JPH077701A JP14807493A JP14807493A JPH077701A JP H077701 A JPH077701 A JP H077701A JP 14807493 A JP14807493 A JP 14807493A JP 14807493 A JP14807493 A JP 14807493A JP H077701 A JPH077701 A JP H077701A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- plasma display
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 プラズマディスプレイパネルの表示ライン数
と異なる走査線数を有する映像信号(水平周波数約15
KHz)の映像信号を表示する場合であって、映像信号
入力と同期信号が別々に入力された場合、入力された同
期信号よりパリティ信号を発生させるパリティ信号の発
生回路を提供することを目的とする。 【構成】 映像信号入力の水平同期信号に同期し、タイ
ミング用CRピンに接続された時定数に応じたパルス幅
の信号を出力する単安定マルチバイブレータ3と、単安
定マルチバイブレータ3からの入力をデータ入力とし、
映像信号入力の垂直同期信号でラッチしてパリティ信号
を出力するD型フリップフロップ7とを備えて構成され
る。
と異なる走査線数を有する映像信号(水平周波数約15
KHz)の映像信号を表示する場合であって、映像信号
入力と同期信号が別々に入力された場合、入力された同
期信号よりパリティ信号を発生させるパリティ信号の発
生回路を提供することを目的とする。 【構成】 映像信号入力の水平同期信号に同期し、タイ
ミング用CRピンに接続された時定数に応じたパルス幅
の信号を出力する単安定マルチバイブレータ3と、単安
定マルチバイブレータ3からの入力をデータ入力とし、
映像信号入力の垂直同期信号でラッチしてパリティ信号
を出力するD型フリップフロップ7とを備えて構成され
る。
Description
【0001】
【産業上の利用分野】本発明は、プラズマディスプレイ
表示装置に関し、特にパリティ信号の発生回路に関す
る。
表示装置に関し、特にパリティ信号の発生回路に関す
る。
【0002】
【従来の技術】プラズマディスプレイ表示装置に使用さ
れているプラズマディスプレイパネルは、垂直方向の表
示ライン数が約480本のものが開発されているが、一
方、通常使用されているNTSCのテレビ信号は、水平
周波数約15KHz、フィールド周波数約60Hzのも
のが使用されており、1フィールドの走査線数は、26
2.5本となっている。従って、通常のNTSCテレビ
信号をそのままプラズマディスプレイパネルに表示した
場合は、画面の垂直方向の約半分にしか表示されなくな
るため、パリティ信号をプラズマディスプレイ表示装置
に入力して、映像信号入力の同一の走査線をプラズマデ
ィスプレイパネルの異なる表示ラインに各々書き込むよ
うにして、プラズマディスプレイパネルの画面全体に表
示できるようにしている。従来のパリティ信号の発生回
路は、同期分離ICを使用してコンポジット信号入力か
ら同期信号を抽出して信号処理して発生させるようにし
ていた。
れているプラズマディスプレイパネルは、垂直方向の表
示ライン数が約480本のものが開発されているが、一
方、通常使用されているNTSCのテレビ信号は、水平
周波数約15KHz、フィールド周波数約60Hzのも
のが使用されており、1フィールドの走査線数は、26
2.5本となっている。従って、通常のNTSCテレビ
信号をそのままプラズマディスプレイパネルに表示した
場合は、画面の垂直方向の約半分にしか表示されなくな
るため、パリティ信号をプラズマディスプレイ表示装置
に入力して、映像信号入力の同一の走査線をプラズマデ
ィスプレイパネルの異なる表示ラインに各々書き込むよ
うにして、プラズマディスプレイパネルの画面全体に表
示できるようにしている。従来のパリティ信号の発生回
路は、同期分離ICを使用してコンポジット信号入力か
ら同期信号を抽出して信号処理して発生させるようにし
ていた。
【0003】
【発明が解決しようとする課題】従って、映像信号が原
色信号(RGB信号)と同期信号とに分離されて入力さ
れる場合は、従来の回路がコンポジット信号用であるた
め同一の回路が使用できないといった問題点があり、入
力できる映像信号が限定されていた。本発明は、映像信
号入力と同期信号が別々に入力された場合、入力された
同期信号よりパリティ信号を発生させることが可能なパ
リティ信号の発生回路を提供し、入力できる映像信号の
種類を拡大することを目的とする。
色信号(RGB信号)と同期信号とに分離されて入力さ
れる場合は、従来の回路がコンポジット信号用であるた
め同一の回路が使用できないといった問題点があり、入
力できる映像信号が限定されていた。本発明は、映像信
号入力と同期信号が別々に入力された場合、入力された
同期信号よりパリティ信号を発生させることが可能なパ
リティ信号の発生回路を提供し、入力できる映像信号の
種類を拡大することを目的とする。
【0004】
【課題を解決するための手段】本願の第1の発明のプラ
ズマディスプレイのパリティ信号発生回路は、映像信号
入力の水平同期信号に同期し、タイミング用CRピンに
接続された時定数に応じたパルス幅の信号を出力する単
安定マルチバイブレータと、同単安定マルチバイブレー
タからの入力をデータ入力とし、映像信号入力の垂直同
期信号でラッチして出力するD型フリップフロップとを
備えたことを特徴とするものである。本願の第2の発明
のプラズマディスプレイのパリティ信号発生回路は、出
力ピンの一方を入力ピンに接続し、映像信号入力の垂直
同期信号でラッチして出力する第1のD型フリップフロ
ップと、同第1のD型フリップフロップの各々の出力ピ
ンを入力側に接続した切換器と、映像信号入力の水平同
期信号に同期し、タイミング用CRピンに接続された時
定数に応じたパルス幅の信号を出力する単安定マルチバ
イブレータと、同単安定マルチバイブレータからの入力
をデータ入力とし、前記第1のD型フリップフロップか
らのラッチ出力信号でラッチして出力する第2のD型フ
リップフロップとからなり、同第2のD型フリップフロ
ップからのラッチ出力信号により、前記切換器で入力側
の信号を切り換えて出力することを特徴とするものであ
る。
ズマディスプレイのパリティ信号発生回路は、映像信号
入力の水平同期信号に同期し、タイミング用CRピンに
接続された時定数に応じたパルス幅の信号を出力する単
安定マルチバイブレータと、同単安定マルチバイブレー
タからの入力をデータ入力とし、映像信号入力の垂直同
期信号でラッチして出力するD型フリップフロップとを
備えたことを特徴とするものである。本願の第2の発明
のプラズマディスプレイのパリティ信号発生回路は、出
力ピンの一方を入力ピンに接続し、映像信号入力の垂直
同期信号でラッチして出力する第1のD型フリップフロ
ップと、同第1のD型フリップフロップの各々の出力ピ
ンを入力側に接続した切換器と、映像信号入力の水平同
期信号に同期し、タイミング用CRピンに接続された時
定数に応じたパルス幅の信号を出力する単安定マルチバ
イブレータと、同単安定マルチバイブレータからの入力
をデータ入力とし、前記第1のD型フリップフロップか
らのラッチ出力信号でラッチして出力する第2のD型フ
リップフロップとからなり、同第2のD型フリップフロ
ップからのラッチ出力信号により、前記切換器で入力側
の信号を切り換えて出力することを特徴とするものであ
る。
【0005】
【作用】本発明の第1の構成では、D型フリップフロッ
プで映像信号入力の垂直同期信号で水平同期信号から生
成したデータ入力をラッチして出力するようにしてお
り、水平同期信号と垂直同期信号との位相差により、偶
数フィールドと奇数フィールドで反転するパルス信号が
D型フリップフロップから出力される。本発明の第2の
構成では、第1のD型フリップフロップで出力ピンの一
方を入力ピンに接続し、映像信号入力の垂直同期信号で
ラッチして出力するようにし、各々のラッチ出力を切換
器に入力し、単安定マルチバイブレータと第2のD型フ
リップフロップで構成された制御回路で水平同期信号と
垂直同期信号との位相差により、一方を選択して切換器
から出力するようにしており、偶数フィールドと奇数フ
ィールドに対して、所定の極性を選択して交互に反転す
るパルス信号を出力することができる。従って、前記パ
ルス信号をパリティ信号として、映像信号入力と共にプ
ラズマディスプレイ表示装置に入力すれば、プラズマデ
ィスプレイパネルの画面全体に映像信号入力を表示する
ことが可能となる。
プで映像信号入力の垂直同期信号で水平同期信号から生
成したデータ入力をラッチして出力するようにしてお
り、水平同期信号と垂直同期信号との位相差により、偶
数フィールドと奇数フィールドで反転するパルス信号が
D型フリップフロップから出力される。本発明の第2の
構成では、第1のD型フリップフロップで出力ピンの一
方を入力ピンに接続し、映像信号入力の垂直同期信号で
ラッチして出力するようにし、各々のラッチ出力を切換
器に入力し、単安定マルチバイブレータと第2のD型フ
リップフロップで構成された制御回路で水平同期信号と
垂直同期信号との位相差により、一方を選択して切換器
から出力するようにしており、偶数フィールドと奇数フ
ィールドに対して、所定の極性を選択して交互に反転す
るパルス信号を出力することができる。従って、前記パ
ルス信号をパリティ信号として、映像信号入力と共にプ
ラズマディスプレイ表示装置に入力すれば、プラズマデ
ィスプレイパネルの画面全体に映像信号入力を表示する
ことが可能となる。
【0006】
【実施例】図1は、本発明のプラズマディスプレイのパ
リティ信号発生回路の第1の実施例を示すブロック図で
あり、図2(A)及び(B)は、図1の実施例の動作を
説明するタイミング図であり、以下、図2(A)及び
(B)を参照して図1の実施例について説明する。プラ
ズマディスプレイ表示装置に入力する映像信号の垂直同
期信号波形を入力端子1を介してインバータ6に入力
し、同映像信号の水平同期信号波形を入力端子2を介
して単安定マルチバイブレータ3に入力している。イン
バータ6では入力された垂直同期信号、波形の極性を
反転させ、波形として出力し、D型フリップフロップ
7にラッチ信号として入力している。
リティ信号発生回路の第1の実施例を示すブロック図で
あり、図2(A)及び(B)は、図1の実施例の動作を
説明するタイミング図であり、以下、図2(A)及び
(B)を参照して図1の実施例について説明する。プラ
ズマディスプレイ表示装置に入力する映像信号の垂直同
期信号波形を入力端子1を介してインバータ6に入力
し、同映像信号の水平同期信号波形を入力端子2を介
して単安定マルチバイブレータ3に入力している。イン
バータ6では入力された垂直同期信号、波形の極性を
反転させ、波形として出力し、D型フリップフロップ
7にラッチ信号として入力している。
【0007】単安定マルチバイブレータ3のタイミング
用CRピンには、タイミング調整用のコンデンサ4と可
変抵抗器5が接続されており、単安定マルチバイブレー
タ3は入力された水平同期信号に同期し、タイミング用
CRピンに接続されたコンデンサ4と可変抵抗器5の時
定数に応じたパルス幅の信号波形を出力し、データ入
力としてD型フリップフロップ7に入力している。コン
デンサ4及び可変抵抗器5の値を選択して決定し、可変
抵抗器5を調整して波形のようにパルス幅を変え、D
型フリップフロップ7で波形のHレベルの部分を波形
の立ち上がりでラッチして出力する。従って、D型フ
リップフロップ7のQバー出力端子から波形のLレベ
ルのパルス信号が出力される。
用CRピンには、タイミング調整用のコンデンサ4と可
変抵抗器5が接続されており、単安定マルチバイブレー
タ3は入力された水平同期信号に同期し、タイミング用
CRピンに接続されたコンデンサ4と可変抵抗器5の時
定数に応じたパルス幅の信号波形を出力し、データ入
力としてD型フリップフロップ7に入力している。コン
デンサ4及び可変抵抗器5の値を選択して決定し、可変
抵抗器5を調整して波形のようにパルス幅を変え、D
型フリップフロップ7で波形のHレベルの部分を波形
の立ち上がりでラッチして出力する。従って、D型フ
リップフロップ7のQバー出力端子から波形のLレベ
ルのパルス信号が出力される。
【0008】図2はインターレース方式の映像信号の同
期信号が入力された場合のタイミングを示す図であり、
図(A)は偶数フィールドを示し、図(B)は奇数フィ
ールドを示す。偶数フィールドについては前記で説明し
た通りであり、以下に奇数フィールドについて説明す
る。垂直同期信号、波形に対する水平同期信号の位相
関係は、偶数フィールドでは波形となり、奇数フィー
ルドでは波形′となる。単安定マルチバイブレータ3
では、前記と同様にタイミング用CRピンに接続された
コンデンサ4と可変抵抗器5の時定数に応じたパルス幅
の信号波形′を出力し、データ入力としてD型フリッ
プフロップ7に入力する。D型フリップフロップ7で波
形′のLレベルの部分を波形の立ち上がりでラッチ
するため、D型フリップフロップ7のQバー出力端子か
ら波形′のHレベルのパルス信号が出力される。
期信号が入力された場合のタイミングを示す図であり、
図(A)は偶数フィールドを示し、図(B)は奇数フィ
ールドを示す。偶数フィールドについては前記で説明し
た通りであり、以下に奇数フィールドについて説明す
る。垂直同期信号、波形に対する水平同期信号の位相
関係は、偶数フィールドでは波形となり、奇数フィー
ルドでは波形′となる。単安定マルチバイブレータ3
では、前記と同様にタイミング用CRピンに接続された
コンデンサ4と可変抵抗器5の時定数に応じたパルス幅
の信号波形′を出力し、データ入力としてD型フリッ
プフロップ7に入力する。D型フリップフロップ7で波
形′のLレベルの部分を波形の立ち上がりでラッチ
するため、D型フリップフロップ7のQバー出力端子か
ら波形′のHレベルのパルス信号が出力される。
【0009】従って、偶数フィールドでは波形が出力
され、奇数フィールドでは波形′が出力されるため、
フィールド毎に極性の反転するパリティ信号を出力する
ことができる。水平周波数約15KHz、フィールド周
波数約60Hzを用いた通常のNTSCテレビ信号のイ
ンターレース方式の映像信号をプラズマディスプレイ表
示装置に入力して表示する場合は、前記パリティ信号を
映像信号入力と共にプラズマディスプレイ表示装置に入
力すれば、プラズマディスプレイパネルの画面全体に映
像信号入力を表示することが可能となる。
され、奇数フィールドでは波形′が出力されるため、
フィールド毎に極性の反転するパリティ信号を出力する
ことができる。水平周波数約15KHz、フィールド周
波数約60Hzを用いた通常のNTSCテレビ信号のイ
ンターレース方式の映像信号をプラズマディスプレイ表
示装置に入力して表示する場合は、前記パリティ信号を
映像信号入力と共にプラズマディスプレイ表示装置に入
力すれば、プラズマディスプレイパネルの画面全体に映
像信号入力を表示することが可能となる。
【0010】図3は、本発明のプラズマディスプレイの
パリティ信号発生回路の第2の実施例を示すブロック図
であり、図4(A)及び(B)は、図3の実施例の動作
を説明するタイミング図であり、以下、図4(A)及び
(B)を参照して図3の実施例について説明する。図
中、図1で示したものと同一のものは同一の記号で示し
ている。プラズマディスプレイ表示装置に入力する映像
信号の垂直同期信号を入力端子11を介してパリティ信
号発生部12のインバータ13に入力し、同映像信号の
水平同期信号を入力端子2を介して制御部16の単安定
マルチバイブレータ3に入力している。
パリティ信号発生回路の第2の実施例を示すブロック図
であり、図4(A)及び(B)は、図3の実施例の動作
を説明するタイミング図であり、以下、図4(A)及び
(B)を参照して図3の実施例について説明する。図
中、図1で示したものと同一のものは同一の記号で示し
ている。プラズマディスプレイ表示装置に入力する映像
信号の垂直同期信号を入力端子11を介してパリティ信
号発生部12のインバータ13に入力し、同映像信号の
水平同期信号を入力端子2を介して制御部16の単安定
マルチバイブレータ3に入力している。
【0011】インバータ6では入力された垂直同期信号
の極性を反転させ、波形として出力し、D型フリップ
フロップ14にラッチ信号として入力している。D型フ
リップフロップ14はQバー出力ピンを入力ピンに接続
し、垂直同期信号でラッチして出力するようにしてお
り、D型フリップフロップ14の各々の出力ピン、Q出
力及びQバー出力ピンからは各々波形及び波形が出
力され、各々の出力を切換器15の入力側に接続してい
る。波形及び波形は相互に極性の反転したパルス信
号であり、回路動作時のタイミングにより、波形の極性
が入れ替わることがある。
の極性を反転させ、波形として出力し、D型フリップ
フロップ14にラッチ信号として入力している。D型フ
リップフロップ14はQバー出力ピンを入力ピンに接続
し、垂直同期信号でラッチして出力するようにしてお
り、D型フリップフロップ14の各々の出力ピン、Q出
力及びQバー出力ピンからは各々波形及び波形が出
力され、各々の出力を切換器15の入力側に接続してい
る。波形及び波形は相互に極性の反転したパルス信
号であり、回路動作時のタイミングにより、波形の極性
が入れ替わることがある。
【0012】従って、制御部16で所定の極性のパルス
信号を選択して出力するようにしているが、制御部16
の動作について以下に説明する。単安定マルチバイブレ
ータ3のタイミング用CRピンには、タイミング調整用
のコンデンサ4と可変抵抗器5が接続されており、単安
定マルチバイブレータ3は入力された水平同期信号、波
形に同期し、タイミング用CRピンに接続されたコン
デンサ4と可変抵抗器5の時定数に応じたパルス幅の信
号、波形を出力し、D型フリップフロップ7のデータ
入力ピンに入力している。一方、D型フリップフロップ
14のQ出力を分岐させて、パルス信号波形をラッチ
入力としてD型フリップフロップ7に入力している。
信号を選択して出力するようにしているが、制御部16
の動作について以下に説明する。単安定マルチバイブレ
ータ3のタイミング用CRピンには、タイミング調整用
のコンデンサ4と可変抵抗器5が接続されており、単安
定マルチバイブレータ3は入力された水平同期信号、波
形に同期し、タイミング用CRピンに接続されたコン
デンサ4と可変抵抗器5の時定数に応じたパルス幅の信
号、波形を出力し、D型フリップフロップ7のデータ
入力ピンに入力している。一方、D型フリップフロップ
14のQ出力を分岐させて、パルス信号波形をラッチ
入力としてD型フリップフロップ7に入力している。
【0013】映像信号入力がインターレース方式である
場合、垂直同期信号に対する水平同期信号の位相関係は
2つのケースがあり、従ってラッチ入力波形に対し
て、波形及びの位相関係は、図4(A)及び(B)
に示すように、2つのケースが発生する。例えば、コン
デンサ4及び可変抵抗器5の値を選択して決定し、可変
抵抗器5を調整して波形のパルス幅を変え波形と
し、図4(A)ではD型フリップフロップ7で波形の
Lレベルの部分を波形の立ち上がりでラッチして出力
し、図4(B)の場合も同様に、波形′のパルス幅を
変え波形′とし、D型フリップフロップ7で波形′
のHレベルの部分を波形の立ち上がりでラッチして出
力する。従って、図4(A)の場合は、D型フリップフ
ロップ7のQ出力から、波形に示すLレベルの信号が
得られ、図4(B)の場合は、波形′に示すHレベル
の信号が得られる。
場合、垂直同期信号に対する水平同期信号の位相関係は
2つのケースがあり、従ってラッチ入力波形に対し
て、波形及びの位相関係は、図4(A)及び(B)
に示すように、2つのケースが発生する。例えば、コン
デンサ4及び可変抵抗器5の値を選択して決定し、可変
抵抗器5を調整して波形のパルス幅を変え波形と
し、図4(A)ではD型フリップフロップ7で波形の
Lレベルの部分を波形の立ち上がりでラッチして出力
し、図4(B)の場合も同様に、波形′のパルス幅を
変え波形′とし、D型フリップフロップ7で波形′
のHレベルの部分を波形の立ち上がりでラッチして出
力する。従って、図4(A)の場合は、D型フリップフ
ロップ7のQ出力から、波形に示すLレベルの信号が
得られ、図4(B)の場合は、波形′に示すHレベル
の信号が得られる。
【0014】D型フリップフロップ7のQ出力、波形
あるいは波形′が切換器15の制御端子に入力されて
おり、波形が切換器15に入力された場合、切換器1
5から波形が選択されて波形として出力され、波形
′が切換器15に入力された場合、切換器15から波
形が選択されて波形′として出力される。従って、
図4(A)に示すように、波形のLレベルの部分を波
形でラッチした場合は、切換器15からHレベルの信
号が出力され、図4(B)に示すように、波形′のH
レベルの部分を波形でラッチした場合は、切換器15
からLレベルの信号が出力され、映像信号入力がインタ
ーレース信号の場合は、フィールド毎に所定の極性で、
しかも反転するパリティ信号を出力することができる。
あるいは波形′が切換器15の制御端子に入力されて
おり、波形が切換器15に入力された場合、切換器1
5から波形が選択されて波形として出力され、波形
′が切換器15に入力された場合、切換器15から波
形が選択されて波形′として出力される。従って、
図4(A)に示すように、波形のLレベルの部分を波
形でラッチした場合は、切換器15からHレベルの信
号が出力され、図4(B)に示すように、波形′のH
レベルの部分を波形でラッチした場合は、切換器15
からLレベルの信号が出力され、映像信号入力がインタ
ーレース信号の場合は、フィールド毎に所定の極性で、
しかも反転するパリティ信号を出力することができる。
【0015】水平周波数約15KHz、フィールド周波
数約60Hzを用いた通常のNTSCテレビ信号のイン
ターレース方式の映像信号をプラズマディスプレイ表示
装置に入力して表示する場合は、前記パリティ信号を映
像信号入力と共にプラズマディスプレイ表示装置に入力
すれば、プラズマディスプレイパネルの画面全体に映像
信号入力を表示することが可能となる。水平周波数約1
5KHz、フィールド周波数約60Hzを用いたパソコ
ン等のノンインターレース方式の映像信号を表示する場
合は、水平同期信号と垂直同期信号の位相関係から切換
器15からフィールド毎に反転する波形(波形)を
選択して出力し、パリティ信号として映像信号入力と共
にプラズマディスプレイ表示装置に入力すれば、プラズ
マディスプレイパネルの画面全体に映像信号入力を表示
することが可能となる。
数約60Hzを用いた通常のNTSCテレビ信号のイン
ターレース方式の映像信号をプラズマディスプレイ表示
装置に入力して表示する場合は、前記パリティ信号を映
像信号入力と共にプラズマディスプレイ表示装置に入力
すれば、プラズマディスプレイパネルの画面全体に映像
信号入力を表示することが可能となる。水平周波数約1
5KHz、フィールド周波数約60Hzを用いたパソコ
ン等のノンインターレース方式の映像信号を表示する場
合は、水平同期信号と垂直同期信号の位相関係から切換
器15からフィールド毎に反転する波形(波形)を
選択して出力し、パリティ信号として映像信号入力と共
にプラズマディスプレイ表示装置に入力すれば、プラズ
マディスプレイパネルの画面全体に映像信号入力を表示
することが可能となる。
【0016】
【発明の効果】以上説明したように、本発明によれば、
水平周波数約15KHz、フィールド周波数約60Hz
の映像信号を表示する場合であって、映像信号入力と同
期信号が別々に入力された場合、入力された同期信号に
基づいてパリティ信号を発生させるパリティ信号の発生
回路を提供することができ、映像信号入力と共にプラズ
マディスプレイ表示装置に入力すれば、プラズマディス
プレイパネルの画面全体に映像信号入力を表示すること
が可能となり、入力できる映像信号の種類を拡大するこ
とができる。
水平周波数約15KHz、フィールド周波数約60Hz
の映像信号を表示する場合であって、映像信号入力と同
期信号が別々に入力された場合、入力された同期信号に
基づいてパリティ信号を発生させるパリティ信号の発生
回路を提供することができ、映像信号入力と共にプラズ
マディスプレイ表示装置に入力すれば、プラズマディス
プレイパネルの画面全体に映像信号入力を表示すること
が可能となり、入力できる映像信号の種類を拡大するこ
とができる。
【図1】本発明のプラズマディスプレイのパリティ信号
発生回路の第1の実施例を示すブロック図である。
発生回路の第1の実施例を示すブロック図である。
【図2】(A)及び(B)は、図1の実施例の動作を説
明するタイミング図である。
明するタイミング図である。
【図3】本発明のプラズマディスプレイのパリティ信号
発生回路の第2の実施例を示すブロック図である。
発生回路の第2の実施例を示すブロック図である。
【図4】(A)及び(B)は、図3の実施例の動作を説
明するタイミング図である。
明するタイミング図である。
1 入力端子 2 入力端子 3 単安定マルチバイブレータ 4 コンデンサ 5 抵抗器 6 インバータ 7 D型フリップフロップ 11 入力端子 12 パリティ信号発生部 13 インバータ 14 D型フリップフロップ 15 切換器 16 制御部
Claims (2)
- 【請求項1】 映像信号入力の水平同期信号に同期し、
タイミング用CRピンに接続された時定数に応じたパル
ス幅の信号を出力する単安定マルチバイブレータと、同
単安定マルチバイブレータからの入力をデータ入力と
し、映像信号入力の垂直同期信号でラッチして出力する
D型フリップフロップとからなるプラズマディスプレイ
のパリティ信号発生回路。 - 【請求項2】 出力ピンの一方を入力ピンに接続し、映
像信号入力の垂直同期信号でラッチして出力する第1の
D型フリップフロップと、同第1のD型フリップフロッ
プの各々の出力ピンを入力側に接続した切換器と、映像
信号入力の水平同期信号に同期し、タイミング用CRピ
ンに接続された時定数に応じたパルス幅の信号を出力す
る単安定マルチバイブレータと、同単安定マルチバイブ
レータからの入力をデータ入力とし、前記第1のD型フ
リップフロップからのラッチ出力信号でラッチして出力
する第2のD型フリップフロップとからなり、同第2の
D型フリップフロップからのラッチ出力信号により、前
記切換器で入力側の信号を切り換えて出力することを特
徴とするプラズマディスプレイのパリティ信号発生回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14807493A JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14807493A JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077701A true JPH077701A (ja) | 1995-01-10 |
Family
ID=15444641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14807493A Pending JPH077701A (ja) | 1993-06-18 | 1993-06-18 | プラズマディスプレイのパリティ信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077701A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717636B2 (en) | 2001-03-13 | 2004-04-06 | Olympus Optical Co., Ltd. | Image display device |
-
1993
- 1993-06-18 JP JP14807493A patent/JPH077701A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717636B2 (en) | 2001-03-13 | 2004-04-06 | Olympus Optical Co., Ltd. | Image display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5912711A (en) | Apparatus for converting and scaling non-interlaced VGA signal to interlaced TV signal | |
JP2502829B2 (ja) | 画像表示装置 | |
JPS6221381A (ja) | 二画面テレビ受信機 | |
JPH01295587A (ja) | 映像信号変換装置 | |
JPH077701A (ja) | プラズマディスプレイのパリティ信号発生回路 | |
JPH0787391A (ja) | 信号波形表示装置及び表示方法 | |
US6108043A (en) | Horizontal sync pulse minimum width logic | |
JPH066708A (ja) | 画面表示装置 | |
KR100226814B1 (ko) | 액정 표시장치의 구동방법 | |
JP3840803B2 (ja) | 信号処理装置 | |
JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
JP2592264B2 (ja) | ビデオ信号発生装置 | |
JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
JP4572442B2 (ja) | 変換回路およびそれを用いた画像処理装置 | |
JP3018582U (ja) | 複数の工業規格用の走査タイミング発生器 | |
JPH06311384A (ja) | Pdp表示制御信号の切換回路 | |
JPH0951490A (ja) | 副画面映像信号垂直圧縮回路 | |
JPH1084519A (ja) | ゲンロック機能付き映像表示装置 | |
KR900007430B1 (ko) | 다수의 필드메모리를 이용한 tv 명멸현상방지회로 | |
TW387197B (en) | Emulation of computer monitor in a wide screen television | |
US5812211A (en) | Image signal processing apparatus for prompter | |
JPH08186801A (ja) | 走査線変換回路 | |
JPH02248178A (ja) | 高品位テレビジョン表示装置 | |
JPH0426280A (ja) | 映像信号処理回路 | |
JPH0548988A (ja) | 子画面重ね合わせ表示回路 |