JPH01125766A - Video signal recording and reproducing device - Google Patents

Video signal recording and reproducing device

Info

Publication number
JPH01125766A
JPH01125766A JP62285826A JP28582687A JPH01125766A JP H01125766 A JPH01125766 A JP H01125766A JP 62285826 A JP62285826 A JP 62285826A JP 28582687 A JP28582687 A JP 28582687A JP H01125766 A JPH01125766 A JP H01125766A
Authority
JP
Japan
Prior art keywords
circuit
emphasis
signal
linear
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62285826A
Other languages
Japanese (ja)
Other versions
JPH077572B2 (en
Inventor
Nobuo Ueda
信夫 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62285826A priority Critical patent/JPH077572B2/en
Publication of JPH01125766A publication Critical patent/JPH01125766A/en
Publication of JPH077572B2 publication Critical patent/JPH077572B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To reduce a smear or an edge noise by providing a non-linear circuit consisting of two limiter circuits, a filter, and three subtraction circuits. CONSTITUTION:Two limiter circuits 6 and 8 in which non-linear pre-emphasis and non-linear de-emphasis in a video signal recording and reproducing device can be switched at the time of recording and reproduction, a low-pass filter 5, and a non-linear circuit part 10 provided with three subtraction circuits 3, 4, and 7 are provided, and at the time of recording, a signal passing the non- linear circuit part 10 is positive-fed back to an input video signal, and the signal passing the non-linear circuit 10 is subtracted from a reproducing signal at the time of reproduction. In such a way, it is possible to obtain a video signal in which the omission of a waveform is prevented from occurring and the smear and a residual noise immediately behind the edge of a large amplitude signal can be reduced.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、映像情報の記録時には波形欠除を防止し、
再生時には大振幅エッヂ直後のノイズおよびスミャの低
減化が図れるビデオ信号記録再生装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] This invention prevents waveform deletion when recording video information,
The present invention relates to a video signal recording and reproducing apparatus that can reduce noise and smear immediately after a large amplitude edge during reproduction.

[従来の技術] ビデオテープレコーダ(以下、rVTRJという)にお
いて採用されている低搬送波周波数変調(以下、rFM
Jという)記録では、いわゆる三角ノイズに対するSN
比の改善のために、高域強調のビデオエンファシス方式
が用いられ、特開昭58−159213号公報に示され
ている第6図のような構成の記録再生装置があった。
[Prior Art] Low carrier frequency modulation (hereinafter referred to as rFM) employed in video tape recorders (hereinafter referred to as rVTRJ)
In the recording, the SN against so-called triangular noise
In order to improve the ratio, a video emphasis system for emphasizing high frequencies was used, and there was a recording and reproducing apparatus having a configuration as shown in FIG.

図において、(25)は記録系、(2B)は再生系を示
し、記録系(25)は非線形増幅回路構成の非線形プリ
エンファシス回路(27)を有し、信号S8が入力され
る所定の通過帯域を有するフィルタ(28)と、このフ
ィルタ(28)の出力S8を受けるリミッタ回路(29
)と、このリミッタ回路(29)の出力SIOを入力ビ
デオ信号S7に加算する加算回路(30)とで構成され
、非線形プリエンファシス回路(27)の出力S8は、
線形プリエンファシス回路(31)に入力され、さらに
その出力信号S9はFM変調器(32)においてFM変
調された後、記録ヘッド(33)によってテープ(34
)に記録される。
In the figure, (25) shows a recording system, and (2B) shows a reproduction system. A filter (28) having a band and a limiter circuit (29) receiving the output S8 of this filter (28).
) and an adder circuit (30) that adds the output SIO of this limiter circuit (29) to the input video signal S7, and the output S8 of the nonlinear pre-emphasis circuit (27) is
The output signal S9 is input to a linear pre-emphasis circuit (31), and after being subjected to FM modulation in an FM modulator (32), it is sent to a tape (34) by a recording head (33).
) is recorded.

再生系(26)は、磁気テープ(以下、「テープ」とい
う) (34)から再生ヘッド(35)によって検出さ
れた信号S12がFM復調器(36)に入力され、復調
されたビデオ信号は線形ディエンファシス回路(37)
に入力され、その出力信号S13は、非線形プリエンフ
ァシス回路(27)の逆特性をもつ非線形ディエンファ
シス回路(38)に入力される。非線形ディエンファシ
ス回路(38)は、信号513が入力される所定の通過
帯域をもつフィルタ(39)と、このフィルタの出力S
L4が入力されるリミッタ回路(40)と、このリミッ
タ回路の出力315を線形ディエンファシス回路(37
)の出力信号S13から減算する減算回路(41)から
構成されている。。
In the playback system (26), a signal S12 detected by a playback head (35) from a magnetic tape (hereinafter referred to as "tape") (34) is input to an FM demodulator (36), and the demodulated video signal is converted into a linear De-emphasis circuit (37)
The output signal S13 is input to a non-linear de-emphasis circuit (38) having a characteristic opposite to that of the non-linear pre-emphasis circuit (27). The nonlinear de-emphasis circuit (38) includes a filter (39) having a predetermined passband into which the signal 513 is input, and an output S of this filter.
A limiter circuit (40) to which L4 is input and an output 315 of this limiter circuit are connected to a linear de-emphasis circuit (37).
) consists of a subtraction circuit (41) that performs subtraction from the output signal S13. .

次にこの従来例の記録系(25)の動作について説明す
る。
Next, the operation of this conventional recording system (25) will be explained.

後述する加算器(30)において、入力信号S7(第1
6図(a)  、 (b)図示)と信号Snとの加算信
号38(第16図(a)  、 (b)図示)が入力さ
れたフィルタ(28)は非線形増幅する対象となる周波
数成分を取り出すことができるように、第7図に示すよ
うな例えばバイパスフィルタの周波数特性をもっており
、フィルタ(28)から取り出された周波数成分の出力
510(第16図(a)。
In an adder (30) to be described later, input signal S7 (first
The filter (28) to which the sum signal 38 (shown in FIGS. 16(a) and (b)) of the signal Sn and the signal Sn (shown in FIGS. 6(a) and (b)) is input. For example, it has the frequency characteristics of a bypass filter as shown in FIG. 7 so that it can be extracted, and the output 510 of the frequency component extracted from the filter (28) (FIG. 16(a)).

(b)図示)がそのゲインに対応した増幅度でリミッタ
回路(28)で増幅される。リミッタ回路(28)は第
8図に示す如く入力信号S10のゲインが下限値INo
 より大きくなればこれに応じて増幅度が低下して行き
、入力値qstoがO[dB]の基準値IN2のとき小
さい増幅度AVOで増幅動作をする。従って入力信号S
10が小レベルであれば大きい増幅度で増幅し、これに
対して大レベルであれば小さい増幅度で増幅する。しか
るに、リミッタ(29)は入力信号SIOのゲインが下
限値INo になれば、これに対応して決まる上限増幅
度Aυりで増幅する状態になり、入力信号SIOのゲイ
ンが下限値INOより低下しても、増幅度を上限増幅度
AVuにリミットする。実際上、この入力信号SIOの
ゲインの下限値INoは、ノイズのレベルを考慮してノ
イズレベルより僅かに大きい値に選定され、かくしてノ
イズレベルに近いレベル範囲にある小レベルの信号をも
増幅できるようになされている。
(b) shown) is amplified by the limiter circuit (28) with an amplification degree corresponding to the gain. As shown in FIG.
As it becomes larger, the amplification degree decreases accordingly, and when the input value qsto is the reference value IN2 of O [dB], the amplification operation is performed with a small amplification degree AVO. Therefore, the input signal S
If 10 is a small level, it is amplified with a large amplification degree, whereas if it is a large level, it is amplified with a small amplification degree. However, when the gain of the input signal SIO reaches the lower limit value INo, the limiter (29) enters a state where it amplifies with the upper limit amplification degree Aυ determined correspondingly, and the gain of the input signal SIO becomes lower than the lower limit value INO. However, the amplification degree is limited to the upper limit amplification degree AVu. In practice, the lower limit value INo of the gain of this input signal SIO is selected to be a value slightly larger than the noise level in consideration of the noise level, and thus it is possible to amplify even small level signals in the level range close to the noise level. It is done like this.

従って、リミッタ回路(29)の出力端には第8図にお
ける入力信号S10の3つのレベルINO。
Therefore, the output terminal of the limiter circuit (29) has three levels INO of the input signal S10 in FIG.

INI、IN2に対応させて第9図の曲線KO。The curve KO in FIG. 9 corresponds to INI and IN2.

Kl、に2によって示すように、入力信号3.10のレ
ベルが小さい程大きいレベル(K O)になりかつ入力
信号SIOのレベルが下限値INo以下になったとき最
も大きいレベル(KO)に維持される出力信号Sllが
送出される。
As shown by 2 in Kl, the smaller the level of the input signal 3.10 becomes, the higher the level (KO) becomes, and when the level of the input signal SIO becomes below the lower limit value INo, it is maintained at the highest level (KO). An output signal Sll is sent out.

このようにしてリミッタ回路(29)において得られた
出力Sllは加算回路(30)に与えられ、かくして正
帰還回路(42)が形成される。これにより非線形プリ
エンファシス回路(27)の総合周波数特性は第10図
に示す如く1曲線LVで示す入力ビデオ信号S7に、リ
ミッタ回路(28)の出力511(第9図図示)の曲線
KO、Kl 、に2を加算した曲線LO,Ll、L2の
出力S8(第10図図示)が得られる。
The output Sll thus obtained in the limiter circuit (29) is given to the adder circuit (30), thus forming a positive feedback circuit (42). As a result, the overall frequency characteristic of the nonlinear pre-emphasis circuit (27) is as shown in FIG. An output S8 (shown in FIG. 10) of the curves LO, Ll, and L2 obtained by adding 2 to , is obtained.

また線形プリエンファシス回路(31)は、入力信号S
8のレベルが変化しても常に同じ増幅度で増幅をするも
ので、非線形プリエンファシス回路(27)のエンファ
シス特性と組合せて記録系(25)の総合エンファシス
特性を所望の特性にするように、非線形プリエンファシ
ス回路(27)の出力信号S8の特性を補正する。この
場合、線形プリエンファシス回路(31)は第11図の
曲線Mに示すように入力信号S8の低い周波数部分を大
きく減衰させるとともに、比較的高い周波数部分を周波
数が高くなるに従って徐々に減衰させて行くような周波
数特性をもっている。
Further, the linear pre-emphasis circuit (31) has an input signal S
Even if the level of 8 changes, amplification is always performed at the same degree of amplification, and in combination with the emphasis characteristic of the nonlinear pre-emphasis circuit (27), the overall emphasis characteristic of the recording system (25) is set to the desired characteristic. The characteristics of the output signal S8 of the nonlinear pre-emphasis circuit (27) are corrected. In this case, the linear pre-emphasis circuit (31) greatly attenuates the low frequency portion of the input signal S8 as shown by curve M in FIG. 11, and gradually attenuates the relatively high frequency portion as the frequency increases. It has a frequency characteristic that goes like this.

この結果記録系(25)の総合エンファシス周波数特性
は第12図に示す如くなる。
As a result, the overall emphasis frequency characteristic of the recording system (25) is as shown in FIG.

さらに、第12図の場合は入力ビデオ信号S7のレベル
が小さいとき、エンファシスすべき下限値をリミッタ回
路(29)の非線形ポイント(すなわち折れ線の折れ曲
り点po(第8図図示))によって決めることができる
ので、ノイズレベルに近いレベル(−30〜−40[d
B])にまで小さく設定することができる。
Furthermore, in the case of FIG. 12, when the level of the input video signal S7 is low, the lower limit value to be emphasized is determined by the nonlinear point of the limiter circuit (29) (i.e., the bending point po of the polygonal line (shown in FIG. 8)). , so the level close to the noise level (-30 to -40[d
B]).

つぎに、再生系(26)の動作を説明する。Next, the operation of the reproduction system (26) will be explained.

線形ディエンファシス回路(37)および非線形ディエ
ンファシス回路(38)は、それぞれ記録系(25)の
線形プリエンファシス回路(31)および非線形プリエ
ンファシス回路(27)の逆回路で構成され、これによ
りテープ(34)から再生ヘッド(35)によって再生
された再生ビデオ信号312はFM復調回路(36)に
おいて復調され、線形ディエンファシス回路(37)に
おいて第11図の曲線Nに示す如くディエンファシスし
た後、非線形ディエンファシス回路(38)に与えられ
る。非線形ディエンファシス回路(38)は線形ディエ
ンファシス回路(37)の出力S13 (第16図(c
)  、 (d)図示)をフィルタ(38)に与え、そ
の出力314(第16図(C)。
The linear de-emphasis circuit (37) and the non-linear de-emphasis circuit (38) are respectively inverse circuits of the linear pre-emphasis circuit (31) and the non-linear pre-emphasis circuit (27) of the recording system (25). The playback video signal 312 played back by the playback head (35) from 34) is demodulated in the FM demodulation circuit (36), de-emphasized in the linear de-emphasis circuit (37) as shown by curve N in FIG. The signal is applied to a de-emphasis circuit (38). The nonlinear de-emphasis circuit (38) outputs the output S13 of the linear de-emphasis circuit (37) (Fig. 16(c)
), (d) shown) to the filter (38), and its output 314 (FIG. 16(C)).

(d)図示)をミリツタ回路(40)に与え、その出力
S15を減算回路(41)に与えて線形ディエンファシ
ス回路(37)の出力S13から減算して出力ビデオ信
号516(第16図(C)  、 (d)図示)として
送出する。
(d) shown) is given to the millimeter circuit (40), its output S15 is given to the subtraction circuit (41), and subtracted from the output S13 of the linear de-emphasis circuit (37), resulting in an output video signal 516 (Fig. 16 (C) ), (d) shown).

フィルタ(39)およびリミッタ回路(40)は、非線
形プリエンファシス回路(27)のフィルタ(28)お
よびリミッタ回路(28)と同じ構成となされ、従って
非線形ディエンファシス回路(38)の出力SL6の周
波数特性は第10図において曲線Lot。
The filter (39) and limiter circuit (40) have the same configuration as the filter (28) and limiter circuit (28) of the nonlinear pre-emphasis circuit (27), and therefore the frequency characteristics of the output SL6 of the non-linear de-emphasis circuit (38) is the curve Lot in FIG.

Lll、L21で示すように非線形プリエンファシス回
路(27)の出力S8の周波数特性に対して逆の特性を
呈する。
As shown by Lll and L21, the frequency characteristics are opposite to those of the output S8 of the nonlinear pre-emphasis circuit (27).

したがって、再生系(26)の総合ディエンファシス物
性第12図において曲線Qで示すように記録系(25)
の総合プリエンファシス特性とは逆の特性となり、かく
して入力ビデオ信号S7とほぼ同じ周波数特性の出力ビ
デオ信号S16を得ることができる。
Therefore, as shown by the curve Q in FIG. 12, the overall de-emphasis physical properties of the reproducing system (26)
The overall pre-emphasis characteristic is opposite to the general pre-emphasis characteristic, and thus an output video signal S16 having almost the same frequency characteristics as the input video signal S7 can be obtained.

第13図は、プリエンファシス回路の他の従来例を示す
ブロック回路図で、この非線形プリエンファシス回路(
27)は第6図の従来例で説明したフィルタ(2B)、
リミッタ回路(23)より正帰還回路(42)と、加算
回路(30)とで構成された非線形プリエンファシス回
路部(43)および(44)を縦続接続してなり、各非
線形プリエンファシス回路部(43)および(44)の
特性は、総合特性が第12図の周波数特性と一致するよ
うにその一部を分担するように構成されている。
FIG. 13 is a block circuit diagram showing another conventional example of a pre-emphasis circuit, and this non-linear pre-emphasis circuit (
27) is the filter (2B) explained in the conventional example in FIG.
Nonlinear pre-emphasis circuit sections (43) and (44) each consisting of a limiter circuit (23), a positive feedback circuit (42), and an adder circuit (30) are connected in cascade, and each non-linear pre-emphasis circuit section ( The characteristics 43) and (44) are configured to share a part so that the overall characteristics match the frequency characteristics shown in FIG.

なお、この従来例では、記録系(25)の非線形プリエ
ンファシス回路(27)のみを示したが、再生系(26
)の非線形ディエンファシス回路の構成は、非線形プリ
エンファシス回路(27)に対応する2段の逆回路から
なる減算ループを縦続接続して構成される。
In this conventional example, only the nonlinear pre-emphasis circuit (27) of the recording system (25) is shown, but the nonlinear pre-emphasis circuit (27) of the recording system (25) is shown.
The configuration of the nonlinear de-emphasis circuit (27) is constructed by cascade-connecting a subtraction loop consisting of two stages of inverse circuits corresponding to the non-linear pre-emphasis circuit (27).

この従来例のように構成すれば、各段のリミッタ回路(
29)の増幅度の負担が軽くなるので、記録系(25)
の各非線形プリエンファシス回路(43)および(44
)の正帰還回路(42)が発振するおそれがなく、安定
した状態でそれぞれ小レベルのゲインなかせぐことがで
き、かくして再生画のSN比を上げることができる。因
みにリミッタ回路(28)に要求されるゲインは、テー
プ特性に応じて決まるから、1段のみであれば場合によ
っては伝達関数を1に近づける必要がでて来る。このよ
うな場合は正帰遠回路が不安定になるおそれがある。
If configured as in this conventional example, each stage limiter circuit (
Since the burden on the amplification degree of 29) is reduced, the recording system (25)
each nonlinear pre-emphasis circuit (43) and (44
There is no fear that the positive feedback circuit (42) of ) will oscillate, and a small level of gain can be achieved in a stable state, thus increasing the S/N ratio of the reproduced image. Incidentally, the gain required for the limiter circuit (28) is determined depending on the tape characteristics, so if there is only one stage, it may be necessary to bring the transfer function close to 1 depending on the case. In such a case, the positive feedback circuit may become unstable.

第14図は非線形プリエンファシス回路(27)の他の
従来例の構成を示すブロック回路図で′、フィルタ(2
8)およびリミッタ回路(29)に、直列にロ−パスフ
ィルタ(45)およびアッテネータ(46)が挿入され
ている。このローパスフィルタ(45)は、フィルタ(
2日)の周波数特性の一部を補正するために用いられ、
またアッテネータ(4B)は、リミッタ回路(29)の
出力のレベルを調整するために用いられる。なおローパ
スフィルタ(45)またはアッテネータ(46)の一方
を省略しても良い、得たい周波数特性に良く近似した周
波数特性をもったビデオ信号記録再生装置を得ることが
できる。
FIG. 14 is a block circuit diagram showing the configuration of another conventional example of the nonlinear pre-emphasis circuit (27).
8) and the limiter circuit (29), a low-pass filter (45) and an attenuator (46) are inserted in series. This low-pass filter (45) is a filter (
2) is used to correct a part of the frequency characteristics of
Further, the attenuator (4B) is used to adjust the level of the output of the limiter circuit (29). Note that either the low-pass filter (45) or the attenuator (46) may be omitted, and it is possible to obtain a video signal recording and reproducing apparatus having frequency characteristics that closely approximate the desired frequency characteristics.

第15図はさらに他の従来例を示すブロック回路図で、
この例は、フィルタ(47)およびリミッタ回路(48
)の直列回路(49)を記録系(25)および再生系(
26)に共用するように構成されている。すなわち直列
回路(49)の両端は、第1の切換スイッチ(50)お
よび(51)を介して記録系(25)の加算回路(30
)の出力端および正帰還入力端に接続され、かつ、第2
の切換スイッチ(52)および(53)を介して再生系
(26)の減算回路(41)の加算入力端および減算入
力端に接続されている。ここで切換スイッチ(50) 
、 (51)および(52) 、 (53)は互いに逆
動作して直列回路(48)を記録系(25)または再生
系(2B)に接続する。
FIG. 15 is a block circuit diagram showing yet another conventional example,
This example includes a filter (47) and a limiter circuit (48).
) series circuit (49) is connected to the recording system (25) and the reproduction system (
26). That is, both ends of the series circuit (49) are connected to the adding circuit (30) of the recording system (25) via the first changeover switches (50) and (51).
) and the positive feedback input terminal of the second
It is connected to the addition input terminal and the subtraction input terminal of the subtraction circuit (41) of the reproduction system (26) via the changeover switches (52) and (53). Here, selector switch (50)
, (51), (52), and (53) operate in reverse to each other to connect the series circuit (48) to the recording system (25) or the reproducing system (2B).

この実施例によれば、フィルタ(47)およびリミッタ
回路(48)の直列回路(49)を記録系(25)およ
び再生系(26)に別個に設けなくとも良いので、この
万全体として構成を簡易化し得る。
According to this embodiment, it is not necessary to separately provide the series circuit (49) of the filter (47) and the limiter circuit (48) in the recording system (25) and the reproducing system (26). It can be simplified.

以上のように、各種の従来例が考えられるが、その周波
数特性は、同じで、第6図の基本回路構成で考えればよ
い、ただし、この場合、記録系。
As mentioned above, various conventional examples can be considered, but their frequency characteristics are the same, and the basic circuit configuration shown in FIG. 6 can be considered.However, in this case, the recording system.

再生系のフィルタ、リミッタは同じ回路とする。The regeneration system filter and limiter are the same circuit.

[発明が解決しようとする問題点] 従来のビデオ信号記録再生装置は以上のように構成され
ているので、フィルタ(28)あるいは(3θ)(第6
図の回路構成ではバイパスフィルタと考えてよい)の遮
断周波数は、ノイズ成分の性質上(ノイズ成分は高い周
波数成分と考えられる)300KHz −IMH2に設
定され、またリミッタ(28)あるいは(40)のリミ
ットレベルINOは、100%輝度信号のレベルに対し
て数%(2%〜5%)のレベルに設定される。従って、
リミッタ(29)あるいは(40)によって制限される
時間幅は数百nsとなり、その制限帰遷において、リミ
ットレベルによって定まるスミアが発生し、また、その
帰還はノイズ成分を除去できないので、第16図(C)
に示すように、大振幅の入力信号のエッヂ直後のスミア
とノイズ成分とが残り、再生画像が良好でなくなるとい
う問題点を有していた。
[Problems to be Solved by the Invention] Since the conventional video signal recording and reproducing device is configured as described above, the filter (28) or (3θ) (sixth
In the circuit configuration shown in the figure, the cutoff frequency of the bypass filter (which can be considered as a bypass filter) is set to 300KHz - IMH2 due to the nature of the noise component (the noise component is considered to be a high frequency component), and the cutoff frequency of the limiter (28) or (40) is set to 300KHz - IMH2. The limit level INO is set at a level several percent (2% to 5%) of the level of the 100% brightness signal. Therefore,
The time width limited by the limiter (29) or (40) is several hundred ns, and in the limiting feedback, a smear determined by the limit level occurs, and since the feedback cannot remove noise components, as shown in FIG. (C)
As shown in FIG. 2, smear and noise components immediately after the edge of a large-amplitude input signal remain, resulting in an unsatisfactory reproduced image.

この問題点を解決するためには、フィルタ(28)ある
いは(39)の遮断周波数を高く設定することにより、
スミアを低減する方法と、リミッタ(29)あるいは(
40)のリミットレベルを高く設定することにより、大
振幅の入力信号のエッヂ直後のノイズ成分を低減する方
法があるが、両者、つまり、スミアの低減と大振幅の入
力信号のエッヂ直後のノイズ成分の低減とは相反する性
質を有しているため、実際には両者のバランスをとって
フィルタ(28)あるいは(39)の遮断周波数および
リミッタ(28)あるいは(40)のリミットレベルI
NOの設定をしているので、スミアの低減および大振幅
入力信号のエツジ直後のノイズ成分の低減が充分に行な
われていないという問題点を有していた。
In order to solve this problem, by setting the cutoff frequency of the filter (28) or (39) high,
Method for reducing smear and limiter (29) or (
There is a method to reduce the noise component immediately after the edge of a large-amplitude input signal by setting the limit level high in 40), but both, smear reduction and noise component immediately after the edge of a large-amplitude input signal, are In practice, the cutoff frequency of the filter (28) or (39) and the limit level I of the limiter (28) or (40) must be adjusted to balance the two.
Since the setting is NO, there is a problem in that smear reduction and noise components immediately after the edges of large amplitude input signals are not sufficiently reduced.

この発明はこのような問題点を解決するためになされた
もので、大振幅入力信号時においてもスミアの低減、お
よびエッヂ直後のノイズ成分の低減が得られるビデオ信
号記録再生装置を得ることを目的とする。
The present invention has been made to solve these problems, and its purpose is to provide a video signal recording and reproducing device that can reduce smear and reduce noise components immediately after edges even when input signals have large amplitudes. shall be.

[問題点を解決するための手段] この発明に係るビデオ信号記録再生装置は、2つのリミ
ッタ回路と1つのフィルタと3つの減算回路で構成され
る非線形回路部を備え、記録時には入力ビデオ信号に上
述の非線形回路部を通過した信号を正帰還し、再生時の
再生ビデオ信号より上述の非線形回路部を通過した信号
を減算する構成としたことを特徴とする。
[Means for Solving the Problems] A video signal recording and reproducing apparatus according to the present invention includes a nonlinear circuit section composed of two limiter circuits, one filter, and three subtraction circuits, and has a nonlinear circuit section that changes the input video signal during recording. The present invention is characterized in that the signal passing through the nonlinear circuit section described above is positively fed back, and the signal passing through the nonlinear circuit section described above is subtracted from the reproduced video signal during reproduction.

[作用] この発明における非線形回路部と記録時の正帰還回路、
再生時の減算回路は、大振幅のビデオ信号が入来した際
に振幅制限される期間が小となるように時定数が変化す
るエンファシス回路およびこれに対応するディエンファ
シス回路を構成することにより、波形欠除の防止、再生
時の大振幅信号のエッヂ直後のスミアおよび残留ノイズ
を低減したビデオ信号が得られる。
[Function] The nonlinear circuit section and the positive feedback circuit during recording in the present invention,
The subtraction circuit during playback consists of an emphasis circuit whose time constant changes so that the period during which the amplitude is limited when a large-amplitude video signal is input, and a corresponding de-emphasis circuit. A video signal can be obtained in which waveform deletion is prevented and smear immediately after the edge of a large amplitude signal during reproduction and residual noise are reduced.

[発明の実施例] 以下、この発明の一実施例を図について説明する。第1
図はこの実施例のブロック回路図である。
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1st
The figure is a block circuit diagram of this embodiment.

図において、(1)は記録ビデオ信号入力端子、(2)
は加算回路、(3)は第1の減算回路、(4)は第2の
減算回路、(5)は低域通過フィルタ(以下、rLPF
Jという) 、 (6)は第1のリミッタ回路(7)は
第3の減算回路、(8)は第2のリミッタ回路、(3)
は非線形回路部(10)の出力端子、(11)は非線形
回路部(10)の入力端子、(12)は第4の減算回路
、(13)は非線形ディエンファシス出力端子、(14
) 、 (15)は記録時の導通するスイッチ、(1B
)は線形プリエンファシス回路、(17)はFM変調回
路、(18)は記録ヘッド、 (19)は磁気テープ、
(20)は再生ヘッド、(21)はFM復調回路、(2
2)は線形ディエンファシス回路、(23) 。
In the figure, (1) is a recording video signal input terminal, (2)
is an addition circuit, (3) is a first subtraction circuit, (4) is a second subtraction circuit, and (5) is a low-pass filter (rLPF).
J), (6) is the first limiter circuit, (7) is the third subtraction circuit, (8) is the second limiter circuit, (3)
is the output terminal of the nonlinear circuit section (10), (11) is the input terminal of the nonlinear circuit section (10), (12) is the fourth subtraction circuit, (13) is the nonlinear de-emphasis output terminal, and (14) is the output terminal of the nonlinear circuit section (10).
), (15) is the switch that conducts during recording, (1B
) is a linear pre-emphasis circuit, (17) is an FM modulation circuit, (18) is a recording head, (19) is a magnetic tape,
(20) is the playback head, (21) is the FM demodulation circuit, (2
2) is a linear de-emphasis circuit, (23).

(24)は再生時導通するスイッチである。(24) is a switch that is turned on during reproduction.

次にこの実施例の動作を説明する。Next, the operation of this embodiment will be explained.

非線形回路部(10)の入力端子(11)におけるレベ
ルおよび周波数が同じであったとすれば、記録時または
再生時での非線形回路部(10)の出力は全く同じにな
る。従来例でも述べたように、リミッタ回路は入力レベ
ルが決まれば、それに対応してゲインが決定するのであ
るから、記録時および再生時の両方において、入力レベ
ルが同じで一定であると考えると非線形回路(10)は
線形化が可能で、その時の伝達関数をH(s)とすると
、非線形プリエンファシス、非線形ディエンファシスの
伝達量に逆関数になっていることが判る。従って、記録
、再生時での波形再現性は、入力レベルが等しければ保
てることが以上のことから判る。
If the level and frequency at the input terminal (11) of the nonlinear circuit section (10) are the same, the output of the nonlinear circuit section (10) during recording or reproduction will be exactly the same. As mentioned in the conventional example, once the input level is determined in the limiter circuit, the gain is determined accordingly, so assuming that the input level is the same and constant during both recording and playback, it is non-linear. It can be seen that the circuit (10) can be linearized, and if the transfer function at that time is H(s), it is an inverse function to the amount of transfer of nonlinear pre-emphasis and non-linear de-emphasis. Therefore, it can be seen from the above that the waveform reproducibility during recording and reproduction can be maintained if the input levels are equal.

では上述の非線形回路(10)の伝達関数H(s)が記
録時あるいは再生時でどのようになっているのか具体的
に求めてみる。
Let us now specifically determine how the transfer function H(s) of the nonlinear circuit (10) described above behaves during recording or reproduction.

L P F (5)の伝達関数をG(s)、時定数をT
とした際(例えば、L P F (5)を第2図に示す
ように構成すると時定数T=CRとなる)に以下のよう
にして求められる。
The transfer function of L P F (5) is G(s), and the time constant is T.
(For example, when L P F (5) is configured as shown in FIG. 2, the time constant T=CR) is obtained as follows.

まず入力信号レベルが小さい時、2つのリミッタ回路(
8)  、 (8)が第3図に示すような入出力特性で
ある場合、そのゲインは一定値AL となる。
First, when the input signal level is small, two limiter circuits (
8) When (8) has the input/output characteristics as shown in FIG. 3, its gain becomes a constant value AL.

(リミッタ回路(6)はALI、リミッタ回路(8)は
Al1とする)従って、入力信号をE + (!I)、
出力信号をE o (s)、リミッタ回路(6)の出力
をX(s)、リミッタ回路(8)の出力をY(s)  
(=Eo(s)とすると ・・・(1) (但しSはラプラス演算子でs=jω)G (s)は第
2図より (2)式を小我に代入して整理すると ・・・(3) 非線形プリエンファシスと非線形ディエンファシスの伝
達関数をそれぞれF E(S) 、 F o(s)とす
ると、(3)式より小信号入力時は、 ・・・(0 Fo(s)= 1−H(s) (4)  、 (5)の分子分母をl+Azで割るとく
とTa >Tb  (’、’A11.AL2>0) で
あるから、FE(s)は高域通過、Fo(s)は低域通
過特性を示し、その時定数はリミッタ回路(6)  、
 (8)のゲインALI 、 Al1によって制御でき
ることがわかる。
(The limiter circuit (6) is ALI, and the limiter circuit (8) is Al1.) Therefore, the input signal is E + (!I),
The output signal is E o (s), the output of the limiter circuit (6) is X (s), and the output of the limiter circuit (8) is Y (s).
(If = Eo(s)...(1) (However, S is the Laplace operator and s=jω) G (s) can be rearranged by substituting equation (2) into the small ego from Figure 2...・(3) If the transfer functions of nonlinear pre-emphasis and non-linear de-emphasis are F E (S) and Fo (s), respectively, then from equation (3) when a small signal is input, ... (0 Fo (s) = 1-H(s) (4) When dividing the numerator and denominator of (5) by l+Az, Ta > Tb (','A11.AL2>0), so FE(s) is a high-pass, Fo( s) shows a low-pass characteristic, and its time constant is determined by the limiter circuit (6),
It can be seen that it can be controlled by the gains ALI and Al1 in (8).

入力信号レベルが大きい場合(第3図においてvl よ
りも大きな場合)は、リミッタ回路のゲインが小さくな
るわけで、例えば100%のレベルの入力信号が入力さ
れた場合にリミッタ回路のゲインがANLになったとす
ると(リミッタ回路(6)がAsz  +リミッタ回路
(8)がA N13 とする)1式(4a) 、 (5
a)に対応する伝達関数はとおくとTa’>Tb’でA
NLI  、 ANL2  << 1となるようにリミ
ッタ回路を構成するとTa’:T。
When the input signal level is large (greater than vl in Figure 3), the gain of the limiter circuit becomes small. For example, when an input signal of 100% level is input, the gain of the limiter circuit becomes ANL. (limiter circuit (6) is Asz + limiter circuit (8) is A N13) 1 equation (4a), (5
Aside from the transfer function corresponding to a), Ta'>Tb' and A
If the limiter circuit is configured so that NLI, ANL2 << 1, then Ta':T.

Tb′hTとなる。Tb'hT.

第4図に非線形エンファシスおよびディエンファシスの
入力レベルをパラメータとした周波数特性図を示す、こ
の図で、入力信号レベルが第3図のVL より小さい場
合は、ゲインが相対的に高いわけで、例えば、0 < 
A Ll< A L2とすると、Ta >T 、 Tb
 <Tとなり第4図のaおよびa′のような特性となる
。このことは、エンファシスで考えると、エンファシス
がかかり始める周波数る。
Fig. 4 shows a frequency characteristic diagram with the input level of nonlinear emphasis and de-emphasis as a parameter. In this figure, if the input signal level is smaller than VL in Fig. 3, the gain is relatively high, e.g. , 0 <
If A Ll< A L2, then Ta >T, Tb
<T, and the characteristics are as shown in a and a' in FIG. Considering this in terms of emphasis, this is the frequency at which emphasis begins.

入力信号が大きい場合は(第3図のvしより大きい場合
)、ゲインが次第に小さくなっていくので、ゲインA 
N13の減少の仕方がA NLI のそれよりも大きい
と仮定するとTa>Ta’、またTbd→eと入力レベ
ルが大きくなるにつれて変化することがわかる。
When the input signal is large (larger than v in Figure 3), the gain gradually decreases, so the gain A
Assuming that N13 decreases more than A NLI , it can be seen that Ta>Ta' and Tbd→e as the input level increases.

ディエンファシスの場合は式(5a) 、 (7)より
、明らかにエンファシスとは逆特性となるので、入力信
号レベルが大きくなるにつれて第4図のa゛→b゛→C
′→d′→e゛のように特性が変化することがわかる。
In the case of de-emphasis, it is clear from equations (5a) and (7) that the characteristics are opposite to those of emphasis, so as the input signal level increases,
It can be seen that the characteristics change as '→d'→e゛.

また、それぞれの特性曲線の飽和した部分でのエンファ
シス量あるいは、 ’r”1.エンファシス量はエンフ
ァシス量ge=1+AL2 あるいはge = L + ANL2 とリミッタ回路(8)の入力レベルに対するゲインのみ
で決定されるので、従来例と同等のエンファシス量ある
いはディエンファシス量を得ることは容易である。
Also, the amount of emphasis at the saturated portion of each characteristic curve or the amount of emphasis is determined only by the amount of emphasis ge=1+AL2 or ge=L+ANL2 and the gain for the input level of the limiter circuit (8). Therefore, it is easy to obtain the same amount of emphasis or de-emphasis as in the conventional example.

従って、この実施例では、映像信号の平坦部のノイズ低
減効果を従来のままとして、実効的なフィルタの時定数
を入力信号レベルに応じてダイナミックに変化させるこ
とができるわけである。この効果を第5図の波形図で説
明する。記録時に大振幅信号S1が入力された場合(第
5図(a))は、時定数Ta’が小さくなり、同図(a
)中の実線で示したSlのようにエンファシスがかけら
れたエッヂ部分の収束が速くなる(従来例では点線のよ
うに収束に時間がかかる)、従って、その後段のリミッ
ト回路(8)で制限された時のオーバーシュートの時間
幅が短くなり、結果的に、同図(a)中のS3で示した
ようなエッヂを成す、この信号が再生時ではやはり同一
の回路を通るわけであるから、時定数が小さい為、エッ
ヂ部のオーバーシュート部の時間幅が従来より短くなり
、同図(C)中の36で示したように従来例に比べ、ス
ミャやエッヂノイズが大幅に低減されるのである。また
、小振幅入力のとき(第5図(b))は、大振幅入力時
に比べ時定数TaがTa“より大きくはなるが、リミッ
タレベルに比べて、信号振幅が小さいため、同図(d)
中のS6で示したように、スミャやエッヂノイズの発生
は微かであり問題にはならない。
Therefore, in this embodiment, the effective time constant of the filter can be dynamically changed in accordance with the input signal level while maintaining the conventional noise reduction effect in the flat portion of the video signal. This effect will be explained using the waveform diagram in FIG. When a large amplitude signal S1 is input during recording (Fig. 5(a)), the time constant Ta' becomes small and
) The edge portion where emphasis is applied, as shown by the solid line SL, converges faster (in the conventional example, it takes time to converge as shown by the dotted line), so the limit circuit (8) in the subsequent stage converges. The time width of the overshoot becomes shorter when the signal is played back, and as a result, an edge like the one shown at S3 in the same figure (a) is formed, since this signal still passes through the same circuit during playback. , because the time constant is small, the time width of the overshoot part at the edge is shorter than before, and as shown by 36 in the same figure (C), smear and edge noise are significantly reduced compared to the conventional example. be. Furthermore, when inputting a small amplitude (Fig. 5(b)), the time constant Ta becomes larger than when inputting a large amplitude (Fig. 5(b)), but the signal amplitude is smaller than the limiter level, so )
As shown in S6, the occurrence of smear and edge noise is slight and does not pose a problem.

[発明の効果] 以上のように、この発明によれば、ビデオ信号記録再生
装置の非線形プリエンファシスと非線形ディエンファシ
スを、記録時と再生時に切換えられる2つのリミッタ回
路と、1つのフィルタと、3つの減算回路とで構成され
た非線形回路で構成したので、入力信号が大きくなるに
従ってフィルタの実効的な時定数が小さくなるので、従
来のエンファシスと同等のS/N比改善が得られるとと
もに、スミャやエッヂノイズが大幅に低減できるという
効果がある。
[Effects of the Invention] As described above, according to the present invention, the nonlinear pre-emphasis and non-linear de-emphasis of the video signal recording and reproducing apparatus can be switched between two limiter circuits that can be switched during recording and during playback, one filter, and three Since the filter is constructed with a non-linear circuit consisting of two subtraction circuits, the effective time constant of the filter becomes smaller as the input signal becomes larger. This has the effect of significantly reducing noise and edge noise.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のブロック回路図、第2図
はこの実施例の低域通過フィルタの構成例を示す回路図
、第3図はこの実施例のリミッタ回路の入出力特性図、
第4図はこの実施例の非線形回路部の周波数特性図、第
5図はこの実施例における各部の波形図、第6図は従来
のビデオ信号記録再生装置の記録系および再生系のブロ
ック回路図、第7図はそのフィルタの特性図、第8図は
そのリミッタ回路の特性図、第9図はその正帰還回路の
特性図、第10図はこの従来例の非線形プリエンファシ
ス回路の特性図、第11図は同じく線形プリエンファシ
ス回路の特性図、第12図はこの従来例の記録系の総合
特性図、第13図。 第14図および第15図はそれぞれビデオ信号記録再生
装置の他の従来例のブロック回路図、第16図は第6図
の従来例の各部の波形図である。 (2)・・・加算回路、(3)  、 (4)  、 
(7)  、 (12)・・・減算回路、(5)・・・
低域通過フィルタ、(8)  、 (8)・・・リミッ
タ回路、(lO)・・・非線形回路部、(14)。 (15) 、 (23) 、 (24)・・・スイッチ
、(IB)・・・線形プリエンファシス回路、(17)
・・・FM変調回路、(18)・・・記録ヘッド、(1
9)・・・磁気テープ、(20)・・・再生ヘッド、(
21)・・・FM復調回路、(22)・・・線形プリエ
ンファシス回路。 なお、各図中、同一符号は同一または相当部分を示す。
Fig. 1 is a block circuit diagram of an embodiment of this invention, Fig. 2 is a circuit diagram showing an example of the configuration of a low-pass filter of this embodiment, and Fig. 3 is an input/output characteristic diagram of a limiter circuit of this embodiment. ,
Fig. 4 is a frequency characteristic diagram of the nonlinear circuit section of this embodiment, Fig. 5 is a waveform diagram of each part in this embodiment, and Fig. 6 is a block circuit diagram of the recording system and reproduction system of a conventional video signal recording/reproducing device. , FIG. 7 is a characteristic diagram of the filter, FIG. 8 is a characteristic diagram of the limiter circuit, FIG. 9 is a characteristic diagram of the positive feedback circuit, and FIG. 10 is a characteristic diagram of the conventional nonlinear pre-emphasis circuit. FIG. 11 is a characteristic diagram of the same linear pre-emphasis circuit, FIG. 12 is a general characteristic diagram of this conventional recording system, and FIG. 13 is a characteristic diagram of the same. 14 and 15 are block circuit diagrams of other conventional examples of the video signal recording and reproducing apparatus, respectively, and FIG. 16 is a waveform diagram of various parts of the conventional example of FIG. 6. (2)...addition circuit, (3), (4),
(7), (12)...subtraction circuit, (5)...
Low-pass filter, (8), (8)...Limiter circuit, (lO)...Nonlinear circuit section, (14). (15), (23), (24)...switch, (IB)...linear pre-emphasis circuit, (17)
...FM modulation circuit, (18) ...recording head, (1
9)...Magnetic tape, (20)...Playback head, (
21)...FM demodulation circuit, (22)...linear pre-emphasis circuit. In each figure, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)入力ビデオ信号を非線形エンフアシス回路と線形
エンフアシス回路を介して角度変調して記録し、再生ビ
デオ信号を角度復調して線形デイエンフアシス回路と非
線形デイエンフアシス回路を介して再生ビデオ信号を得
るように構成されているビデオ信号記録再生装置であつ
て、上記非線形エンフアシス回路は、入力ビデオ信号が
一方の入力端子に入力されかつ出力信号が上記線形エン
フアシス回路に入力される加算回路と、この加算回路の
出力信号がプラス端子に入力される第1の減算回路と、
この第1の減算回路の出力信号がプラス端子に入力され
る第2の減算回路と、この第2の減算回路の出力信号が
入力される低域通過フィルタとこのフィルタの出力信号
が入力されかつ出力信号を上記第2の減算回路のマイナ
ス端子に入力する第1のリミッタ回路と、上記フィルタ
の出力信号がマイナス端子に、上記第2の減算回路の出
力信号がプラス端子にそれぞれ入力される第3の減算回
路と、この第3の減算回路の出力信号が入力されかつそ
の出力信号を上記第1の減算回路のマイナス側および上
記加算回路のプラス端子にそれぞれ入力する第2のリミ
ッタ回路とで構成されてなり、上記非線形デイエンフア
シス回路は、上記非線形エンフアシス回路の逆回路で構
成されてなることを特徴とするビデオ信号記録再生装置
(1) The input video signal is angularly modulated and recorded through a non-linear emphasis circuit and a linear emphasis circuit, and the reproduced video signal is angularly demodulated and a reproduced video signal is obtained through a linear de-emphasis circuit and a non-linear de-emphasis circuit. The non-linear emphasis circuit includes an adder circuit into which an input video signal is input to one input terminal and an output signal input to the linear emphasis circuit, and an output of the adder circuit. a first subtraction circuit in which the signal is input to the positive terminal;
A second subtraction circuit to which the output signal of the first subtraction circuit is inputted to its positive terminal, a low-pass filter to which the output signal of this second subtraction circuit is inputted, and an output signal of this filter to which the output signal is inputted. a first limiter circuit that inputs the output signal to the negative terminal of the second subtraction circuit; a first limiter circuit that inputs the output signal of the filter to the negative terminal and the output signal of the second subtraction circuit to the positive terminal; and a second limiter circuit which receives the output signal of the third subtraction circuit and inputs the output signal to the negative side of the first subtraction circuit and the positive terminal of the addition circuit, respectively. 1. A video signal recording and reproducing apparatus comprising: said nonlinear de-emphasis circuit comprising an inverse circuit of said nonlinear emphasis circuit.
JP62285826A 1987-11-11 1987-11-11 Video signal recording / reproducing device Expired - Fee Related JPH077572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285826A JPH077572B2 (en) 1987-11-11 1987-11-11 Video signal recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285826A JPH077572B2 (en) 1987-11-11 1987-11-11 Video signal recording / reproducing device

Publications (2)

Publication Number Publication Date
JPH01125766A true JPH01125766A (en) 1989-05-18
JPH077572B2 JPH077572B2 (en) 1995-01-30

Family

ID=17696580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285826A Expired - Fee Related JPH077572B2 (en) 1987-11-11 1987-11-11 Video signal recording / reproducing device

Country Status (1)

Country Link
JP (1) JPH077572B2 (en)

Also Published As

Publication number Publication date
JPH077572B2 (en) 1995-01-30

Similar Documents

Publication Publication Date Title
JPS62190973A (en) Noise reduction circuit
US3875537A (en) Circuits for modifying the dynamic range of an input signal
US4860105A (en) Noise Reducing circuit of a video signal
JPH0476191B2 (en)
US5276403A (en) Nonlinear preemphasis-deemphasis system
JPH01125766A (en) Video signal recording and reproducing device
JPH0341882B2 (en)
KR100236362B1 (en) Nonlinear deemphasis circuit
JPH0555949B2 (en)
JPH0744417B2 (en) Noise cancellation circuit
JPS6322374B2 (en)
JPH07105928B2 (en) Filter circuit
JPH05292454A (en) Non-linear emphasis circuit
JPH0474886B2 (en)
JP2997388B2 (en) Inversion prevention circuit
JPH0349122B2 (en)
KR960004326B1 (en) Signal processing apparatus
JPS62274936A (en) Waveform reproducing circuit for transmission signal
JPH05325406A (en) Recording and reproducing device for information signal
JPS60130987A (en) Noise reduction circuit
JPS6340376B2 (en)
JPH01251475A (en) Digital emphasis circuit
JPH066759A (en) Non-linear emphasis circuit
JPH0773357B2 (en) Video signal processor
JPS63181579A (en) Emphasis circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees