JPH0773800A - 電界放出カソード素子 - Google Patents
電界放出カソード素子Info
- Publication number
- JPH0773800A JPH0773800A JP29910693A JP29910693A JPH0773800A JP H0773800 A JPH0773800 A JP H0773800A JP 29910693 A JP29910693 A JP 29910693A JP 29910693 A JP29910693 A JP 29910693A JP H0773800 A JPH0773800 A JP H0773800A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- cathode
- field emission
- resistance
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【目的】 本発明はＦＥＣ素子の表面の段差を大きくす
ることなくエミッタとカソードとの間に局部的な抵抗を
備えるＦＥＣ素子を提供すること。 【構成】 本発明のＦＥＣ素子は、基板１上に不純物を
ドープした高抵抗値を有するアモルファスシリコンの第
１の絶縁層３を形成し、この第１の絶縁層３のうちエミ
ッタ７の形成される部分のみを、レーザによりアニール
することにより第１絶縁層３の低抵抗化を局部的に行う
ようにする。これにより、抵抗領域４を形成する第１絶
縁層３をパターニングすることなく抵抗領域４をエミッ
タ７の形成される部分のみに形成することが出来るた
め、ＦＥＣ素子の表面の段差をカソードライン２の厚さ
の僅かな段差だけにすることが出来る。
ることなくエミッタとカソードとの間に局部的な抵抗を
備えるＦＥＣ素子を提供すること。 【構成】 本発明のＦＥＣ素子は、基板１上に不純物を
ドープした高抵抗値を有するアモルファスシリコンの第
１の絶縁層３を形成し、この第１の絶縁層３のうちエミ
ッタ７の形成される部分のみを、レーザによりアニール
することにより第１絶縁層３の低抵抗化を局部的に行う
ようにする。これにより、抵抗領域４を形成する第１絶
縁層３をパターニングすることなく抵抗領域４をエミッ
タ７の形成される部分のみに形成することが出来るた
め、ＦＥＣ素子の表面の段差をカソードライン２の厚さ
の僅かな段差だけにすることが出来る。
Description
【０００１】
【産業上の利用分野】本発明は冷陰極として知られてい
る電界放出カソード素子に関するものであり、特に表示
装置のカソードに適用して好適なものである。
る電界放出カソード素子に関するものであり、特に表示
装置のカソードに適用して好適なものである。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Fi
eld Emission Cathode）と呼んでいる。近年、半導体微
細加工技術を駆使して、ミクロンサイズの電界放出カソ
ードからなる面放出型の電界放出カソード素子を作成す
ることが可能となっており、電界放出カソード素子は蛍
光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に用
いられようとしている。
9 ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Fi
eld Emission Cathode）と呼んでいる。近年、半導体微
細加工技術を駆使して、ミクロンサイズの電界放出カソ
ードからなる面放出型の電界放出カソード素子を作成す
ることが可能となっており、電界放出カソード素子は蛍
光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に用
いられようとしている。
【０００３】図１１に、その一例であるエミッタとカソ
ード間に抵抗層を有するスピント（Ｓｐｉｎｄｔ）型と
呼ばれる電界放出カソード（以下、ＦＥＣと記す）素子
の斜視図を示す。この図において、基板７１上にカソー
ド７２が形成されており、カソード７２の上には抵抗層
７３が形成されている。そして、この抵抗層７３上にコ
ーン状のエミッタ７６が形成されている。さらに、カソ
ード７２上に絶縁層７４を介してゲ−ト７５が設けられ
ており、ゲート７５の丸い開口部の中に設けられたコー
ン状のエミッタ７６の先端部分がゲートに開けられた開
口部から臨んでいる。
ード間に抵抗層を有するスピント（Ｓｐｉｎｄｔ）型と
呼ばれる電界放出カソード（以下、ＦＥＣと記す）素子
の斜視図を示す。この図において、基板７１上にカソー
ド７２が形成されており、カソード７２の上には抵抗層
７３が形成されている。そして、この抵抗層７３上にコ
ーン状のエミッタ７６が形成されている。さらに、カソ
ード７２上に絶縁層７４を介してゲ−ト７５が設けられ
ており、ゲート７５の丸い開口部の中に設けられたコー
ン状のエミッタ７６の先端部分がゲートに開けられた開
口部から臨んでいる。
【０００４】このエミッタ７６間のピッチは１０ミクロ
ン以下とすることが出来、このようなエミッタを数万な
いし数１０万個を１枚の基板７１上に設けることが出来
る。このＦＥＣ素子においては、ゲート・カソード間の
距離をサブミクロンとすることが出来るため、ゲート・
カソード間に僅か数１０ボルトの電圧ＶGEを印加するこ
とによりエミッタ７６から電子を放出することが出来
る。このようにして、エミッタ７６から放出された電子
は、ゲート７５上に離隔して正電圧ＶA の印加されたア
ノード７７により捕集することが出来る。また、アノー
ド７７に蛍光体を設けておくとＦＥＣ素子を用いた表示
装置を構成することが出来る。
ン以下とすることが出来、このようなエミッタを数万な
いし数１０万個を１枚の基板７１上に設けることが出来
る。このＦＥＣ素子においては、ゲート・カソード間の
距離をサブミクロンとすることが出来るため、ゲート・
カソード間に僅か数１０ボルトの電圧ＶGEを印加するこ
とによりエミッタ７６から電子を放出することが出来
る。このようにして、エミッタ７６から放出された電子
は、ゲート７５上に離隔して正電圧ＶA の印加されたア
ノード７７により捕集することが出来る。また、アノー
ド７７に蛍光体を設けておくとＦＥＣ素子を用いた表示
装置を構成することが出来る。
【０００５】ところで、エミッタ７６の下に抵抗層７３
を設ける理由は次の通りである。一般的なＦＥＣにおい
てはコーン状のエミッタの先端とゲートとの距離がサブ
ミクロンという極めて短い距離とされていると共に、数
万個のエミッタが一枚の基板上に設けられるため、製造
の過程において塵埃等によりエミッタとゲートとが短絡
してしまうことがある。このように、ゲートとエミッタ
とのひとつでも短絡していると、カソードとゲートとが
短絡したことになるため、すべてのエミッタに電圧が印
加されなくなり動作不能のＦＥＣ素子となってしまって
いた。
を設ける理由は次の通りである。一般的なＦＥＣにおい
てはコーン状のエミッタの先端とゲートとの距離がサブ
ミクロンという極めて短い距離とされていると共に、数
万個のエミッタが一枚の基板上に設けられるため、製造
の過程において塵埃等によりエミッタとゲートとが短絡
してしまうことがある。このように、ゲートとエミッタ
とのひとつでも短絡していると、カソードとゲートとが
短絡したことになるため、すべてのエミッタに電圧が印
加されなくなり動作不能のＦＥＣ素子となってしまって
いた。
【０００６】また、ＦＥＣの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードが破壊されることがあっ
た。さらに、多数のエミッタのうち電子の放出しやすい
エミッタから集中して電子が放出されやすいため、その
エミッタに電流が集中することになり、画面上に異常に
明るいスポットが発生することもあった。これらの動作
上の欠点を防止するために、従来は、上記ゲートとエミ
ッタとの間に抵抗層７３を設けるようにしているのであ
る。
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードが破壊されることがあっ
た。さらに、多数のエミッタのうち電子の放出しやすい
エミッタから集中して電子が放出されやすいため、その
エミッタに電流が集中することになり、画面上に異常に
明るいスポットが発生することもあった。これらの動作
上の欠点を防止するために、従来は、上記ゲートとエミ
ッタとの間に抵抗層７３を設けるようにしているのであ
る。
【０００７】すなわち、図１１に示すように、抵抗層７
３によりカソード７２の電流が抑制されるため、カソー
ド７２が破壊されることがない。また、あるエミッタに
電流が集中した場合はそのエミッタに設けられた抵抗層
７３の電圧降下が大きくなるため、そのエミッタ電位が
上昇し、そのゲート・カソード間の電圧が下降するよう
になる。そのため、エミッタ電流が低下しエミッタ電流
の集中を防止することができるようになる。したがっ
て、抵抗層７３を設けることにより、ＦＥＣ素子の製造
上の歩留りが向上したり、安定な動作を行わせたりする
ことができるようになる。
３によりカソード７２の電流が抑制されるため、カソー
ド７２が破壊されることがない。また、あるエミッタに
電流が集中した場合はそのエミッタに設けられた抵抗層
７３の電圧降下が大きくなるため、そのエミッタ電位が
上昇し、そのゲート・カソード間の電圧が下降するよう
になる。そのため、エミッタ電流が低下しエミッタ電流
の集中を防止することができるようになる。したがっ
て、抵抗層７３を設けることにより、ＦＥＣ素子の製造
上の歩留りが向上したり、安定な動作を行わせたりする
ことができるようになる。
【０００８】しかしながら、図１１に示すＦＥＣ素子で
は抵抗層を基板全面に設けているため、エミッタ間を分
離独立して動作させることが困難となり、クロストーク
を発生しやすくなる。このクロストークはＦＥＣ素子を
用いた表示装置においては、漏れ発光又はリーク電流と
して現れるようになる。このようなクロストークを防止
するためには、画素毎にエミッタを分離独立して動作で
きるようにすることが必要となる。
は抵抗層を基板全面に設けているため、エミッタ間を分
離独立して動作させることが困難となり、クロストーク
を発生しやすくなる。このクロストークはＦＥＣ素子を
用いた表示装置においては、漏れ発光又はリーク電流と
して現れるようになる。このようなクロストークを防止
するためには、画素毎にエミッタを分離独立して動作で
きるようにすることが必要となる。
【０００９】そこで、カソードをストライプ状として複
数に分離し、その上にエミッタを設けるＦＥＣ素子が提
案されており、このようなＦＥＣ素子を図１２に示す。
この図において、ガラス等の基板８１の上にストライプ
状のカソードライン８２が複数本形成されている。この
カソードライン８２が形成された基板８１の上には抵抗
層８３が蒸着され、この抵抗層８３をエッチングするこ
とによりカソードライン８２上にのみ抵抗層８３を形成
している。
数に分離し、その上にエミッタを設けるＦＥＣ素子が提
案されており、このようなＦＥＣ素子を図１２に示す。
この図において、ガラス等の基板８１の上にストライプ
状のカソードライン８２が複数本形成されている。この
カソードライン８２が形成された基板８１の上には抵抗
層８３が蒸着され、この抵抗層８３をエッチングするこ
とによりカソードライン８２上にのみ抵抗層８３を形成
している。
【００１０】さらに、抵抗層８３の上から基板８１上に
絶縁層８４を蒸着し、その上にゲートライン８５を蒸着
している。そして、ゲートライン８５と絶縁層８４に設
けた開口部内にエミッタ８６を形成することにより、こ
のエミッタ８６を抵抗層８３上に形成するようにしてい
る。上記ゲートライン８５もストライプ状に形成されて
おり、カソードライン８２とゲートライン８５とで各画
素に対応する複数のエミッタ８６によるアレイを走査す
ることが出来るようにされている。
絶縁層８４を蒸着し、その上にゲートライン８５を蒸着
している。そして、ゲートライン８５と絶縁層８４に設
けた開口部内にエミッタ８６を形成することにより、こ
のエミッタ８６を抵抗層８３上に形成するようにしてい
る。上記ゲートライン８５もストライプ状に形成されて
おり、カソードライン８２とゲートライン８５とで各画
素に対応する複数のエミッタ８６によるアレイを走査す
ることが出来るようにされている。
【００１１】なお、絶縁層８４は二酸化シリコン（Ｓｉ
Ｏ2 ）が一般に用いられており、抵抗層８３の材料とし
てはＳｎＯ2 ，Ｉｎ2 Ｏ3 ，Ｆｅ2 Ｏ3 ，ＺｎＯ，アモ
ルファスシリコン等が用いられている。さらに、カソー
ドとゲートの導体材料としてはＴｉ，Ｃｒ，Ｎｂ，Ｍ
ｏ，Ｗ等が、エミッタの材料としてはＭｏを用いるのが
一般的である。
Ｏ2 ）が一般に用いられており、抵抗層８３の材料とし
てはＳｎＯ2 ，Ｉｎ2 Ｏ3 ，Ｆｅ2 Ｏ3 ，ＺｎＯ，アモ
ルファスシリコン等が用いられている。さらに、カソー
ドとゲートの導体材料としてはＴｉ，Ｃｒ，Ｎｂ，Ｍ
ｏ，Ｗ等が、エミッタの材料としてはＭｏを用いるのが
一般的である。
【００１２】図１２に示すＦＥＣ素子を用いた表示装置
の例を図１３に示す。この図において、ガラス等の基板
８１の上にカソードライン８２及びその上に抵抗層８３
が形成され、このカソードライン８２に直交するように
ゲートライン８５が形成されている。また、ゲートライ
ン８５とカソードライン８２とが交差する部分に複数の
エミッタ８６からなるアレイが形成されている。このエ
ミッタ８６のアレイは画素に対応している。なお、この
図においては絶縁層８４は図示されていないが、抵抗層
８３の上にゲートライン８５と絶縁するよう形成されて
いる。また、９１は複数のカソードライン８２を順次駆
動するカソード駆動回路、９２は複数のゲートラインを
駆動するゲート駆動回路、９３は蛍光体の設けられたア
ノード８７を駆動する駆動回路である。
の例を図１３に示す。この図において、ガラス等の基板
８１の上にカソードライン８２及びその上に抵抗層８３
が形成され、このカソードライン８２に直交するように
ゲートライン８５が形成されている。また、ゲートライ
ン８５とカソードライン８２とが交差する部分に複数の
エミッタ８６からなるアレイが形成されている。このエ
ミッタ８６のアレイは画素に対応している。なお、この
図においては絶縁層８４は図示されていないが、抵抗層
８３の上にゲートライン８５と絶縁するよう形成されて
いる。また、９１は複数のカソードライン８２を順次駆
動するカソード駆動回路、９２は複数のゲートラインを
駆動するゲート駆動回路、９３は蛍光体の設けられたア
ノード８７を駆動する駆動回路である。
【００１３】図１３に示す表示装置において、例えばカ
ソードライン８２の１本がカソード駆動回路９１により
駆動されており、この時ゲートライン８５に画像データ
が印加されていると、この画像データにより制御された
１本のカソードライン上の画像がアノード８７に表示さ
れる。従って、カソードライン８２を順次駆動すると共
にゲートライン８５に順次画像データを印加するように
すると、アノード８７に画像を表示することが出来る。
ソードライン８２の１本がカソード駆動回路９１により
駆動されており、この時ゲートライン８５に画像データ
が印加されていると、この画像データにより制御された
１本のカソードライン上の画像がアノード８７に表示さ
れる。従って、カソードライン８２を順次駆動すると共
にゲートライン８５に順次画像データを印加するように
すると、アノード８７に画像を表示することが出来る。
【００１４】
【発明が解決しようとする課題】ところで、図１１に示
すＦＥＣ素子においてはカソードを分離して複数本設け
ても、抵抗層によりカソード間が接続されてしまうた
め、カソード間のクロストークが生じる。このクロスト
ークを防止するには抵抗層のパターニングを行う必要が
あるが、抵抗層のパターニングを行って図１２に示すよ
うなＦＥＣ素子とすると、カソードライン８２と抵抗層
８３とを足した厚さの段差がその表面に生じるため、Ｆ
ＥＣ素子の表面の段差が大きなものとなってしまう。す
ると、ＦＥＣ素子を高電圧で動作させた場合、この段差
のエッジ部で絶縁破壊が起こりＦＥＣ素子が破壊される
恐れが生じると云う問題点があった。そこで、本発明は
ＦＥＣ素子の表面の段差を大きくすることなく抵抗層の
パターニングを行ったのと同じ作用のＦＥＣ素子を提供
することを目的としている。
すＦＥＣ素子においてはカソードを分離して複数本設け
ても、抵抗層によりカソード間が接続されてしまうた
め、カソード間のクロストークが生じる。このクロスト
ークを防止するには抵抗層のパターニングを行う必要が
あるが、抵抗層のパターニングを行って図１２に示すよ
うなＦＥＣ素子とすると、カソードライン８２と抵抗層
８３とを足した厚さの段差がその表面に生じるため、Ｆ
ＥＣ素子の表面の段差が大きなものとなってしまう。す
ると、ＦＥＣ素子を高電圧で動作させた場合、この段差
のエッジ部で絶縁破壊が起こりＦＥＣ素子が破壊される
恐れが生じると云う問題点があった。そこで、本発明は
ＦＥＣ素子の表面の段差を大きくすることなく抵抗層の
パターニングを行ったのと同じ作用のＦＥＣ素子を提供
することを目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＦＥＣ素子は不純物をドープした高抵抗値
を有するアモルファスシリコンの絶縁層を抵抗層に替え
て形成し、この絶縁層のうちエミッタの形成される部分
のみを、例えばレーザによりアニールすることにより絶
縁層の低抵抗化を局部的に行うようにしたものである。
に、本発明のＦＥＣ素子は不純物をドープした高抵抗値
を有するアモルファスシリコンの絶縁層を抵抗層に替え
て形成し、この絶縁層のうちエミッタの形成される部分
のみを、例えばレーザによりアニールすることにより絶
縁層の低抵抗化を局部的に行うようにしたものである。
【００１６】
【作用】本発明によれば、抵抗層を形成する絶縁層をパ
ターニングすることなく抵抗層をエミッタの形成される
部分のみに形成することが出来るため、ＦＥＣの表面の
段差をカソードラインの厚さの僅かな段差だけにするこ
とが出来る。さらに、アニールの程度により抵抗層の抵
抗値を任意の抵抗値に正確に制御することが出来る。
ターニングすることなく抵抗層をエミッタの形成される
部分のみに形成することが出来るため、ＦＥＣの表面の
段差をカソードラインの厚さの僅かな段差だけにするこ
とが出来る。さらに、アニールの程度により抵抗層の抵
抗値を任意の抵抗値に正確に制御することが出来る。
【００１７】
【実施例】本発明の第１実施例の電界放出カソード素子
の断面図を図１に示す。この図において、ガラス等の基
板１の上にストライプ状のカソードライン２を蒸着によ
り形成し、このカソードライン２が形成された基板１の
上に第１絶縁層３が形成されている。この第１絶縁層３
は不純物がドープされたアモルファスシリコンあるいは
ポリシリコンの膜からなり、カソードライン２の上に形
成した第１絶縁層３の部分は、後述するようにアニール
により低抵抗化されて抵抗領域４を形成している。
の断面図を図１に示す。この図において、ガラス等の基
板１の上にストライプ状のカソードライン２を蒸着によ
り形成し、このカソードライン２が形成された基板１の
上に第１絶縁層３が形成されている。この第１絶縁層３
は不純物がドープされたアモルファスシリコンあるいは
ポリシリコンの膜からなり、カソードライン２の上に形
成した第１絶縁層３の部分は、後述するようにアニール
により低抵抗化されて抵抗領域４を形成している。
【００１８】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２の上の部分だけが局部的な抵抗領域４とされているた
め、後述するように第１絶縁層３をパターニングするこ
となく抵抗領域４を形成することができる。このため、
図示するように電界放出カソード素子の表面の段差をほ
ぼカソードライン２の厚さだけとすることができる。
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２の上の部分だけが局部的な抵抗領域４とされているた
め、後述するように第１絶縁層３をパターニングするこ
となく抵抗領域４を形成することができる。このため、
図示するように電界放出カソード素子の表面の段差をほ
ぼカソードライン２の厚さだけとすることができる。
【００１９】図１に示す電界放出カソード素子の上面図
を図２に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
を図２に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
【００２０】次に、第１絶縁層３のカソードライン２の
上の部分のみをアニールして低抵抗化する手段を図３に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
第１絶縁層３の上に図示するフォトマスク８を被せ、フ
ォトマスク８の上から例えばレーザを照射する。する
と、フォトマスク８を通過したレーザは第１絶縁層３の
カソードライン２上の第１絶縁層３にのみ照射され、こ
の部分の温度が瞬時に上昇する。このため、レーザの照
射された第１絶縁層３の部分がアニールされ、アニール
された部分の抵抗値が低下する。
上の部分のみをアニールして低抵抗化する手段を図３に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
第１絶縁層３の上に図示するフォトマスク８を被せ、フ
ォトマスク８の上から例えばレーザを照射する。する
と、フォトマスク８を通過したレーザは第１絶縁層３の
カソードライン２上の第１絶縁層３にのみ照射され、こ
の部分の温度が瞬時に上昇する。このため、レーザの照
射された第１絶縁層３の部分がアニールされ、アニール
された部分の抵抗値が低下する。
【００２１】したがって、第１絶縁層３のカソードライ
ン２の上の部分のみを図１に示すように抵抗領域４とす
ることができる。なお、レーザとしては、ＸｅＣｌエキ
シマレーザ（波長λ＝３０８ｎｍ）を用いるのが好適で
ある。このときのレーザの照射時間は約０．１秒であ
る。また、レーザに変えてランプを用いてアニールして
も良い。さらに、第１絶縁層３は、減圧ＣＶＤ法、プラ
ズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸着法、抵
抗加熱蒸着法により形成されたアモルファスシリコンあ
るいはポリシリコンの膜により構成すればよい。この場
合、一般に使用されているスパッタ蒸着法またはプラズ
マＣＶＤ法で形成されたアモルファスシリコン膜の抵抗
値は約１０7 〜１０12Ωｃｍであるため、この抵抗値の
高いアモルファスシリコン膜を絶縁層として用いること
ができるのである。
ン２の上の部分のみを図１に示すように抵抗領域４とす
ることができる。なお、レーザとしては、ＸｅＣｌエキ
シマレーザ（波長λ＝３０８ｎｍ）を用いるのが好適で
ある。このときのレーザの照射時間は約０．１秒であ
る。また、レーザに変えてランプを用いてアニールして
も良い。さらに、第１絶縁層３は、減圧ＣＶＤ法、プラ
ズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸着法、抵
抗加熱蒸着法により形成されたアモルファスシリコンあ
るいはポリシリコンの膜により構成すればよい。この場
合、一般に使用されているスパッタ蒸着法またはプラズ
マＣＶＤ法で形成されたアモルファスシリコン膜の抵抗
値は約１０7 〜１０12Ωｃｍであるため、この抵抗値の
高いアモルファスシリコン膜を絶縁層として用いること
ができるのである。
【００２２】そして、このような絶縁層にドープする不
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、このような不純物のドープされた絶
縁層をレーザによりアニールすると、低抵抗化されたア
モルファスシリコンあるいはポリシリコンの膜とするこ
とが出来る。この場合、レーザ照射条件により絶縁層の
抵抗値を１０1 〜１０6 Ωｃｍの任意の抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、このような不純物のドープされた絶
縁層をレーザによりアニールすると、低抵抗化されたア
モルファスシリコンあるいはポリシリコンの膜とするこ
とが出来る。この場合、レーザ照射条件により絶縁層の
抵抗値を１０1 〜１０6 Ωｃｍの任意の抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
【００２３】また、カソードライン２の材料としては、
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。な
お、第２絶縁層５としては、一般にＳｉＯ2 をスパッタ
する等により形成されるが、ＳｉＯ，ＳｉＮ等の透光性
の材料により第２絶縁層５を形成すれば、第２絶縁層５
の形成後にレーザを照射することも出来る。
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。な
お、第２絶縁層５としては、一般にＳｉＯ2 をスパッタ
する等により形成されるが、ＳｉＯ，ＳｉＮ等の透光性
の材料により第２絶縁層５を形成すれば、第２絶縁層５
の形成後にレーザを照射することも出来る。
【００２４】次に、本発明の第２の電界放出カソード素
子の実施例を図４に示す。この図において、ガラス等の
透光性の基板１の上にストライプ状のカソードライン２
を蒸着により形成し、このカソードライン２が形成され
た基板１の上に第１絶縁層３が形成されている。この第
１絶縁層３は不純物がドープされたアモルファスシリコ
ンあるいはポリシリコンの膜からなり、カソードライン
２の上以外に形成された第１絶縁層の部分は後述するよ
うにアニールにより低抵抗化されて抵抗領域４を形成し
ている。
子の実施例を図４に示す。この図において、ガラス等の
透光性の基板１の上にストライプ状のカソードライン２
を蒸着により形成し、このカソードライン２が形成され
た基板１の上に第１絶縁層３が形成されている。この第
１絶縁層３は不純物がドープされたアモルファスシリコ
ンあるいはポリシリコンの膜からなり、カソードライン
２の上以外に形成された第１絶縁層の部分は後述するよ
うにアニールにより低抵抗化されて抵抗領域４を形成し
ている。
【００２５】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４にのみ設けられるため、エミッタ
７も抵抗領域４上にのみ形成される。この電界放出カソ
ード素子によれば、第１絶縁層３のカソードライン２の
間の部分だけが抵抗領域４とされているため、後述する
ように第１絶縁層３をパターニングすることなく局部的
な抵抗領域４を形成することができる。このため、図示
するように電界放出カソード素子の表面の段差をほぼカ
ソードライン２の厚さだけとすることができる。
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４にのみ設けられるため、エミッタ
７も抵抗領域４上にのみ形成される。この電界放出カソ
ード素子によれば、第１絶縁層３のカソードライン２の
間の部分だけが抵抗領域４とされているため、後述する
ように第１絶縁層３をパターニングすることなく局部的
な抵抗領域４を形成することができる。このため、図示
するように電界放出カソード素子の表面の段差をほぼカ
ソードライン２の厚さだけとすることができる。
【００２６】図４に示す電界放出カソード素子の上面図
を図５に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
を図５に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
【００２７】次に、第１絶縁層３のカソードライン２の
間の部分のみをアニールして低抵抗化する手段を図６に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
カソードライン２をフォトマスクとして基板１の下から
第１絶縁層３に、例えばレーザを照射する。すると、カ
ソードライン２の間の部分を通過したレーザが第１絶縁
層３に照射され、照射された部分の温度が瞬時に上昇す
る。ここで、カソードライン２間の分離が必要な部分に
は、あらかじめストライプ状のマスク層を形成するよう
にしてカソードライン間の絶縁をとるようにする。
間の部分のみをアニールして低抵抗化する手段を図６に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
カソードライン２をフォトマスクとして基板１の下から
第１絶縁層３に、例えばレーザを照射する。すると、カ
ソードライン２の間の部分を通過したレーザが第１絶縁
層３に照射され、照射された部分の温度が瞬時に上昇す
る。ここで、カソードライン２間の分離が必要な部分に
は、あらかじめストライプ状のマスク層を形成するよう
にしてカソードライン間の絶縁をとるようにする。
【００２８】このため、レーザの照射された第１絶縁層
３の部分がアニールされ、アニールされた絶縁層３の部
分の抵抗値が低下する。したがって、カソードライン２
の上以外の第１絶縁層３の部分のみを図４に示すように
抵抗領域４とすることができる。なお、レーザはＸｅＣ
ｌエキシマレーザ（波長λ＝３０８ｎｍ）を用いるのが
好適である。このときのレーザの照射時間は約０．１秒
である。また、レーザにに変えてランプを用いてアニー
ルしても良い。さらに、第１絶縁層３は、減圧ＣＶＤ
法、プラズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸
着法、抵抗加熱蒸着法により形成されたアモルファスシ
リコンあるいはポリシリコンの膜により構成されてい
る。
３の部分がアニールされ、アニールされた絶縁層３の部
分の抵抗値が低下する。したがって、カソードライン２
の上以外の第１絶縁層３の部分のみを図４に示すように
抵抗領域４とすることができる。なお、レーザはＸｅＣ
ｌエキシマレーザ（波長λ＝３０８ｎｍ）を用いるのが
好適である。このときのレーザの照射時間は約０．１秒
である。また、レーザにに変えてランプを用いてアニー
ルしても良い。さらに、第１絶縁層３は、減圧ＣＶＤ
法、プラズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸
着法、抵抗加熱蒸着法により形成されたアモルファスシ
リコンあるいはポリシリコンの膜により構成されてい
る。
【００２９】ところで、一般に使用されるスパッタ蒸着
法またはプラズマＣＶＤ法の手段で形成されたアモルフ
ァスシリコンの膜の抵抗値は約１０7 〜１０12Ωｃｍで
あり、この膜は抵抗値が高いために絶縁層として用いる
ことができる。そして、このような絶縁層にドープする
不純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等
を用いることが出来、不純物のドープされた絶縁層をレ
ーザによりアニールすると、レーザ照射条件によるが絶
縁層の抵抗値を１０1 〜１０6Ωｃｍの抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
法またはプラズマＣＶＤ法の手段で形成されたアモルフ
ァスシリコンの膜の抵抗値は約１０7 〜１０12Ωｃｍで
あり、この膜は抵抗値が高いために絶縁層として用いる
ことができる。そして、このような絶縁層にドープする
不純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等
を用いることが出来、不純物のドープされた絶縁層をレ
ーザによりアニールすると、レーザ照射条件によるが絶
縁層の抵抗値を１０1 〜１０6Ωｃｍの抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
【００３０】また、カソードライン２の材料としては、
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。と
ころで、図６に示す電界放出カソード素子においては、
カソードライン２の間を抵抗として用いるようにしたの
で、カソードライン２からエミッタ７までの抵抗領域４
の距離を長くすることができる。このため、容易に大き
な抵抗値を得ることができると共に、抵抗値の調整も容
易に行うことができるようになる。
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。と
ころで、図６に示す電界放出カソード素子においては、
カソードライン２の間を抵抗として用いるようにしたの
で、カソードライン２からエミッタ７までの抵抗領域４
の距離を長くすることができる。このため、容易に大き
な抵抗値を得ることができると共に、抵抗値の調整も容
易に行うことができるようになる。
【００３１】本発明の第３実施例の電界放出カソード素
子の断面図を図７に示す。この図において、ガラス等の
透光性の基板１の上にコーン状のエミッタ７が形成され
る部分を取り囲む形で、例えば矩形の孔９を設けたスト
ライプ状のカソードライン２を蒸着およびパターニング
により形成し、このカソードライン２の上部にカソード
ライン２間の分離を行った第１絶縁層３が形成されてい
る。この第１絶縁層３は不純物がドープされたアモルフ
ァスシリコンあるいはポリシリコンの膜からなり、カソ
ードライン２の孔９内に形成された第１絶縁層３の部分
は、後述するようにアニールにより低抵抗化されて抵抗
領域４を形成している。
子の断面図を図７に示す。この図において、ガラス等の
透光性の基板１の上にコーン状のエミッタ７が形成され
る部分を取り囲む形で、例えば矩形の孔９を設けたスト
ライプ状のカソードライン２を蒸着およびパターニング
により形成し、このカソードライン２の上部にカソード
ライン２間の分離を行った第１絶縁層３が形成されてい
る。この第１絶縁層３は不純物がドープされたアモルフ
ァスシリコンあるいはポリシリコンの膜からなり、カソ
ードライン２の孔９内に形成された第１絶縁層３の部分
は、後述するようにアニールにより低抵抗化されて抵抗
領域４を形成している。
【００３２】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２に隣接する孔９内に位置する部分だけが局部的な抵抗
領域４とされているため、後述するように第１絶縁層３
を高精細にパターニングすることなく局部的な抵抗領域
４を形成することができる。また、図示するように電界
放出カソード素子の表面の段差をほぼカソードライン２
の厚さだけとすることができる。
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２に隣接する孔９内に位置する部分だけが局部的な抵抗
領域４とされているため、後述するように第１絶縁層３
を高精細にパターニングすることなく局部的な抵抗領域
４を形成することができる。また、図示するように電界
放出カソード素子の表面の段差をほぼカソードライン２
の厚さだけとすることができる。
【００３３】図７に示す電界放出カソード素子のストラ
イプ状のカソードライン２の構成を図８に示す。この図
に示すように、カソードライン２と一点鎖線で示すゲー
トライン６とがマトリクス状に形成されるが、カソード
ライン２とゲートライン６とが交差する部分において、
カソードライン２には複数の孔９がパターニングにより
形成される。この孔９は、例えば図示するように矩形状
の形状とされており、このカソードライン２が透光性の
基板１に直接蒸着等により形成されていることから、基
板１の下から光を照射すると、この光はカソードライン
２に形成された孔９を通って上方へ照射されるようにな
る。すなわち、孔９は透光部として作用する。
イプ状のカソードライン２の構成を図８に示す。この図
に示すように、カソードライン２と一点鎖線で示すゲー
トライン６とがマトリクス状に形成されるが、カソード
ライン２とゲートライン６とが交差する部分において、
カソードライン２には複数の孔９がパターニングにより
形成される。この孔９は、例えば図示するように矩形状
の形状とされており、このカソードライン２が透光性の
基板１に直接蒸着等により形成されていることから、基
板１の下から光を照射すると、この光はカソードライン
２に形成された孔９を通って上方へ照射されるようにな
る。すなわち、孔９は透光部として作用する。
【００３４】次に、図９に図７に示す電界放出カソード
素子の上面図を示す。この図において、点線で示すカソ
ードライン２と実線で示すゲートライン６とは、前記の
通りマトリクス状に形成されており、マトリクスの交差
部の抵抗領域４上には複数のエミッタ７からなるアレイ
が形成されている。このカソードライン２とゲートライ
ン６は前記図１３で説明したようなカソード駆動回路及
びゲート駆動回路によりそれぞれ駆動される。
素子の上面図を示す。この図において、点線で示すカソ
ードライン２と実線で示すゲートライン６とは、前記の
通りマトリクス状に形成されており、マトリクスの交差
部の抵抗領域４上には複数のエミッタ７からなるアレイ
が形成されている。このカソードライン２とゲートライ
ン６は前記図１３で説明したようなカソード駆動回路及
びゲート駆動回路によりそれぞれ駆動される。
【００３５】次に、カソードライン２に形成した孔９内
に位置する第１絶縁層３の部分のみをアニールして低抵
抗化する手段を図１０に示す。この図において、基板１
の上にストライプ状のカソードライン２を形成し、パタ
ーニングを行うことによりカソードライン２に複数の孔
９を形成する。さらに、その上から不純物をドープした
第１絶縁層３を形成する。この状態において、カソード
ライン２をフォトマスクとして基板１の下から第１絶縁
層３に、例えばレーザを照射する。すると、カソードラ
イン２に形成された孔９を通過したレーザが、前記孔９
に位置する第１絶縁層３に照射され、照射された部分の
温度が瞬時に上昇する。このため、レーザの照射された
前記第１絶縁層３の部分がアニールされ、アニールされ
た部分の抵抗値が低下する。なお、この場合カソードラ
イン２間の分離が必要な部分には、図示するように予め
第１絶縁層３をストライプ状に形成して、カソードライ
ン２間の絶縁をとるようにすればよい。
に位置する第１絶縁層３の部分のみをアニールして低抵
抗化する手段を図１０に示す。この図において、基板１
の上にストライプ状のカソードライン２を形成し、パタ
ーニングを行うことによりカソードライン２に複数の孔
９を形成する。さらに、その上から不純物をドープした
第１絶縁層３を形成する。この状態において、カソード
ライン２をフォトマスクとして基板１の下から第１絶縁
層３に、例えばレーザを照射する。すると、カソードラ
イン２に形成された孔９を通過したレーザが、前記孔９
に位置する第１絶縁層３に照射され、照射された部分の
温度が瞬時に上昇する。このため、レーザの照射された
前記第１絶縁層３の部分がアニールされ、アニールされ
た部分の抵抗値が低下する。なお、この場合カソードラ
イン２間の分離が必要な部分には、図示するように予め
第１絶縁層３をストライプ状に形成して、カソードライ
ン２間の絶縁をとるようにすればよい。
【００３６】したがって、第１絶縁層３のカソードライ
ン２に形成した孔９内に位置する部分のみを、図７に示
すように抵抗領域４とすることができる。なお、レーザ
としては、ＸｅＣｌエキシマレーザ（波長λ＝３０８ｎ
ｍ）を用いるのが好適である。このときのレーザの照射
時間は約０．１秒である。また、レーザに変えてランプ
を用いてアニールしても良い。さらに、第１絶縁層３
は、減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタ蒸着
法、電子ビーム蒸着法、抵抗加熱蒸着法により形成され
たアモルファスシリコンあるいはポリシリコンの膜によ
り構成されている。ところで、一般に使用されるスパッ
タ蒸着法またはプラズマＣＶＤ法で形成されたアモルフ
ァスシリコン膜の抵抗値は約１０7 〜１０12Ωｃｍであ
り、この膜は抵抗値が高いために絶縁層として用いるこ
とができる。
ン２に形成した孔９内に位置する部分のみを、図７に示
すように抵抗領域４とすることができる。なお、レーザ
としては、ＸｅＣｌエキシマレーザ（波長λ＝３０８ｎ
ｍ）を用いるのが好適である。このときのレーザの照射
時間は約０．１秒である。また、レーザに変えてランプ
を用いてアニールしても良い。さらに、第１絶縁層３
は、減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタ蒸着
法、電子ビーム蒸着法、抵抗加熱蒸着法により形成され
たアモルファスシリコンあるいはポリシリコンの膜によ
り構成されている。ところで、一般に使用されるスパッ
タ蒸着法またはプラズマＣＶＤ法で形成されたアモルフ
ァスシリコン膜の抵抗値は約１０7 〜１０12Ωｃｍであ
り、この膜は抵抗値が高いために絶縁層として用いるこ
とができる。
【００３７】そして、このような絶縁層にドープする不
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、不純物のドープされた絶縁層をレー
ザによりアニールすると、レーザ照射条件によるが絶縁
層の抵抗値を１０1 〜１０6Ωｃｍの任意の抵抗値に調
節することができる。このため、アニールされた絶縁層
の部分を所望の抵抗値を有する抵抗として使用すること
ができるのである。また、カソードライン２の材料とし
ては、レーザが照射されて高温となっても材質の変化し
ないＮｂ，Ｔａ，Ｗ等の高融点材料を使用するようにす
る。
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、不純物のドープされた絶縁層をレー
ザによりアニールすると、レーザ照射条件によるが絶縁
層の抵抗値を１０1 〜１０6Ωｃｍの任意の抵抗値に調
節することができる。このため、アニールされた絶縁層
の部分を所望の抵抗値を有する抵抗として使用すること
ができるのである。また、カソードライン２の材料とし
ては、レーザが照射されて高温となっても材質の変化し
ないＮｂ，Ｔａ，Ｗ等の高融点材料を使用するようにす
る。
【００３８】ところで、図７に示す電界放出カソード素
子においては、カソードライン２に形成した孔９内の第
１絶縁層３を抵抗領域４としたため、孔９の枠部からエ
ミッタ７までの抵抗領域４の距離を長くすることができ
る。このため、容易に大きな抵抗値を得ることができる
と共に、抵抗値の調整も容易に行うことができるように
なる。また、カソードライン２とゲートライン６とを精
密に位置合わせすることにより、各エミッタ７の底部毎
に抵抗領域４を形成することもできる。
子においては、カソードライン２に形成した孔９内の第
１絶縁層３を抵抗領域４としたため、孔９の枠部からエ
ミッタ７までの抵抗領域４の距離を長くすることができ
る。このため、容易に大きな抵抗値を得ることができる
と共に、抵抗値の調整も容易に行うことができるように
なる。また、カソードライン２とゲートライン６とを精
密に位置合わせすることにより、各エミッタ７の底部毎
に抵抗領域４を形成することもできる。
【００３９】なお、前記第３実施例の電界放出カソード
素子において、次のようにしてカソードライン２に形成
した孔９内に位置する第１絶縁層３の部分のみをアニー
ルして低抵抗化してもよい。まず、ストライプ状のカソ
ードライン２に複数の孔９を形成した後、基板１の上全
面に第１絶縁層３を形成する。この状態において、第１
絶縁層３の上に図３に示すようにフォトマスクを被せ、
フォトマスクの上から例えばレーザを照射する。する
と、フォトマスクを通過したレーザは第１絶縁層３のカ
ソードライン２に形成した孔９に位置する部分にのみ照
射され、この部分の温度が瞬時に上昇する。このため、
レーザの照射された第１絶縁層３が局部的にアニールさ
れ、アニールされた部分の抵抗値が低下する。
素子において、次のようにしてカソードライン２に形成
した孔９内に位置する第１絶縁層３の部分のみをアニー
ルして低抵抗化してもよい。まず、ストライプ状のカソ
ードライン２に複数の孔９を形成した後、基板１の上全
面に第１絶縁層３を形成する。この状態において、第１
絶縁層３の上に図３に示すようにフォトマスクを被せ、
フォトマスクの上から例えばレーザを照射する。する
と、フォトマスクを通過したレーザは第１絶縁層３のカ
ソードライン２に形成した孔９に位置する部分にのみ照
射され、この部分の温度が瞬時に上昇する。このため、
レーザの照射された第１絶縁層３が局部的にアニールさ
れ、アニールされた部分の抵抗値が低下する。
【００４０】このようにして、第１絶縁層３のカソード
ライン２に形成した孔９に位置する部分のみを図７に示
すように抵抗領域４とすることができる。この場合、フ
ォトマスクとしては、カソードライン２に形成した孔９
に対応する部分にだけ透孔部を設けるようにする。これ
により、カソードライン２間に形成されている第１絶縁
層３の部分はアニールされることがないため、前記のよ
うにカソードライン２間の第１絶縁層３を分離しなくて
もよいようになる。従って、この方法によれば、電界放
出カソード素子の表面の段差をカソードラインの厚さだ
けのわずかな段差とすることができる。
ライン２に形成した孔９に位置する部分のみを図７に示
すように抵抗領域４とすることができる。この場合、フ
ォトマスクとしては、カソードライン２に形成した孔９
に対応する部分にだけ透孔部を設けるようにする。これ
により、カソードライン２間に形成されている第１絶縁
層３の部分はアニールされることがないため、前記のよ
うにカソードライン２間の第１絶縁層３を分離しなくて
もよいようになる。従って、この方法によれば、電界放
出カソード素子の表面の段差をカソードラインの厚さだ
けのわずかな段差とすることができる。
【００４１】以上、本発明の電界放出カソード素子を説
明したが、図１、図４および図７に示す電界放出カソー
ド素子において、基板毎に行われるアニールによっても
抵抗領域の抵抗値を均一化することが出来るように、基
板の周辺部に第１の絶縁層の形成過程と同時にモニタ用
の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検
出しながらアニールを行い、所望の抵抗値がモニタ用の
絶縁層から得られたときにアニールを終了するようにす
れば、均一化された抵抗値の抵抗領域を有する電界放出
カソード素子を製造することが出来る。
明したが、図１、図４および図７に示す電界放出カソー
ド素子において、基板毎に行われるアニールによっても
抵抗領域の抵抗値を均一化することが出来るように、基
板の周辺部に第１の絶縁層の形成過程と同時にモニタ用
の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検
出しながらアニールを行い、所望の抵抗値がモニタ用の
絶縁層から得られたときにアニールを終了するようにす
れば、均一化された抵抗値の抵抗領域を有する電界放出
カソード素子を製造することが出来る。
【００４２】また、図１、図４及び図７に示した電界放
出カソード素子を真空容器等に封止して用いるのが一般
的であり、さらに、ゲートの上に離隔して放出された電
子を捕集する蛍光体の塗布されたアノードを設けておけ
ば、電界放出カソード素子を用いた表示装置とすること
が出来る。
出カソード素子を真空容器等に封止して用いるのが一般
的であり、さらに、ゲートの上に離隔して放出された電
子を捕集する蛍光体の塗布されたアノードを設けておけ
ば、電界放出カソード素子を用いた表示装置とすること
が出来る。
【００４３】
【発明の効果】本発明のＦＥＣ素子は以上のように構成
したので、例えばレーザにより絶縁層の所望の部分をア
ニールして抵抗化することが出来るため、抵抗領域を形
成する絶縁層を高精度にパターニングすることなくカソ
ードとエミッタとの間に局部的な抵抗領域を形成するこ
とが出来る。また、絶縁層の高精度のパターニングを行
わないためＦＥＣ素子の表面の段差をカソードラインの
厚さの僅かな段差だけにすることが出来る。さらに、ア
ニールの程度より抵抗層の抵抗値を任意の抵抗値に正確
に制御することが出来る。
したので、例えばレーザにより絶縁層の所望の部分をア
ニールして抵抗化することが出来るため、抵抗領域を形
成する絶縁層を高精度にパターニングすることなくカソ
ードとエミッタとの間に局部的な抵抗領域を形成するこ
とが出来る。また、絶縁層の高精度のパターニングを行
わないためＦＥＣ素子の表面の段差をカソードラインの
厚さの僅かな段差だけにすることが出来る。さらに、ア
ニールの程度より抵抗層の抵抗値を任意の抵抗値に正確
に制御することが出来る。
【図１】本発明の電界放出カソード素子の第１実施例の
断面図である。
断面図である。
【図２】本発明の電界放出カソード素子の第１実施例の
上面図である。
上面図である。
【図３】第１実施例において、部分的にアニールする手
段を示す図である。
段を示す図である。
【図４】本発明の電界放出カソード素子の第２実施例の
断面図である。
断面図である。
【図５】本発明の電界放出カソード素子の第２実施例の
上面図である。
上面図である。
【図６】第２実施例において、部分的にアニールする手
段を示す図である。
段を示す図である。
【図７】本発明の電界放出カソード素子の第３実施例の
断面図である。
断面図である。
【図８】本発明の電界放出カソード素子の第３実施例の
カソードラインの構成を示す図である。
カソードラインの構成を示す図である。
【図９】本発明の電界放出カソード素子の第３実施例の
上面図である。
上面図である。
【図１０】第３実施例において、部分的にアニールする
手段を示す図である。
手段を示す図である。
【図１１】従来の電界放出カソード素子の斜視図であ
る。
る。
【図１２】他の従来の電界放出カソードの断面図であ
る。
る。
【図１３】従来の電界放出カソードを用いた表示装置の
斜視図である。
斜視図である。
１，７１，８１ 基板 ２，８２ カソードライン ３ 第１絶縁層 ４ 抵抗領域 ５ 第２絶縁層 ６，８５ ゲートライン ７，７６，８６ エミッタ ８ フォトマスク ９ 孔 ７２ カソード ７３，８３ 抵抗層 ７４，８４ 絶縁層 ７５ ゲート ７７，８７ アノード ９１ カソード駆動回路 ９２ ゲート駆動回路 ９３ アノード駆動回路
Claims (7)
- 【請求項１】基板上に形成された複数本のストライプ状
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第１の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードの上の第１の絶縁層上
にそれぞれ形成された複数のコーン状のエミッタからな
るエミッタアレイとを備える電界放出カソード素子にお
いて、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる上記カソード上の部分のみ抵抗化されていることを
特徴とする電界放出カソード素子。 - 【請求項２】基板上に形成された複数本のストライプ状
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第１の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソード間の第１の絶縁層上に
それぞれ形成された複数のコーン状のエミッタからなる
エミッタアレイとを備える電界放出カソード素子におい
て、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる部分のみ抵抗化されていることを特徴とする電界放
出カソード素子。 - 【請求項３】透光性の基板上に形成され、ゲートと交差
する部分に複数の孔が設けられている複数本のストライ
プ状のカソードと、 上記基板表面の少なくともカソード上に形成された第１
の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
上記ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードに形成された上記孔内
の第１の絶縁層上にそれぞれ形成された複数のコーン状
のエミッタからなるエミッタアレイとを備える電界放出
カソード素子において、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる上記カソードに形成された上記孔内の部分のみが抵
抗化されていることを特徴とする電界放出カソード素
子。 - 【請求項４】上記第１の絶縁層を形成した後に、上記第
１の絶縁層の上からフォトマスクを介してレーザまたは
ランプ等の光線を照射することにより、上記第１の絶縁
層を抵抗化することを特徴とする請求項１あるいは３に
記載の電界放出カソード素子。 - 【請求項５】上記カソードの導体をフォトマスクとして
基板の裏側からレーザまたはランプ等の光線を照射する
ことにより、上記第１の絶縁層を抵抗化することを特徴
とする請求項２あるいは３記載の電界放出カソード素
子。 - 【請求項６】上記第１の絶縁層が不純物のドープされた
アモルファスシリコンあるいはポリシリコンの膜からな
ることを特徴とする請求項１ないし５のいずれかに記載
の電界放出カソード素子。 - 【請求項７】上記抵抗化された抵抗領域の抵抗率を１×
１０1 〜１×１０6 Ωｃｍとすることを特徴とする請求
項１ないし６のいずれかに記載の電界放出カソード素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29910693A JP3267418B2 (ja) | 1993-06-25 | 1993-11-05 | 電界放出カソード素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-177562 | 1993-06-25 | ||
| JP17756293 | 1993-06-25 | ||
| JP29910693A JP3267418B2 (ja) | 1993-06-25 | 1993-11-05 | 電界放出カソード素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773800A true JPH0773800A (ja) | 1995-03-17 |
| JP3267418B2 JP3267418B2 (ja) | 2002-03-18 |
Family
ID=26498071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29910693A Expired - Fee Related JP3267418B2 (ja) | 1993-06-25 | 1993-11-05 | 電界放出カソード素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267418B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750247A1 (fr) * | 1996-06-21 | 1997-12-26 | Nec Corp | Cathode froide a emission de champ et procede de fabrication de celle-ci |
| KR20020005795A (ko) * | 2000-07-10 | 2002-01-18 | 구자홍 | 전계방출소자 및 그 제조방법 |
| GB2378569A (en) * | 2001-08-11 | 2003-02-12 | Univ Dundee | Field emission backplate and device |
| JP2005135590A (ja) * | 2003-10-28 | 2005-05-26 | Sony Corp | 電子放出素子とその製造方法、及び表示装置とその製造方法 |
| JP2007052931A (ja) * | 2005-08-15 | 2007-03-01 | Sony Corp | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
| US7592191B2 (en) | 2001-08-11 | 2009-09-22 | The University Court Of The University Of Dundee | Field emission backplate |
| US8044596B2 (en) * | 2007-10-16 | 2011-10-25 | Futaba Corporation | Electron emissive element and display element |
-
1993
- 1993-11-05 JP JP29910693A patent/JP3267418B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750247A1 (fr) * | 1996-06-21 | 1997-12-26 | Nec Corp | Cathode froide a emission de champ et procede de fabrication de celle-ci |
| KR20020005795A (ko) * | 2000-07-10 | 2002-01-18 | 구자홍 | 전계방출소자 및 그 제조방법 |
| GB2378569A (en) * | 2001-08-11 | 2003-02-12 | Univ Dundee | Field emission backplate and device |
| GB2378569B (en) * | 2001-08-11 | 2006-03-22 | Univ Dundee | Improved field emission backplate |
| US7592191B2 (en) | 2001-08-11 | 2009-09-22 | The University Court Of The University Of Dundee | Field emission backplate |
| JP2005135590A (ja) * | 2003-10-28 | 2005-05-26 | Sony Corp | 電子放出素子とその製造方法、及び表示装置とその製造方法 |
| JP4507557B2 (ja) * | 2003-10-28 | 2010-07-21 | ソニー株式会社 | 電子放出素子の製造方法、及び表示装置の製造方法 |
| JP2007052931A (ja) * | 2005-08-15 | 2007-03-01 | Sony Corp | 冷陰極電界電子放出表示装置用カソードパネル、並びに、冷陰極電界電子放出表示装置 |
| US8044596B2 (en) * | 2007-10-16 | 2011-10-25 | Futaba Corporation | Electron emissive element and display element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3267418B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
| KR100225561B1 (ko) | 전계방출형 전자원 | |
| US6201343B1 (en) | Electron-emitting device having large control openings in specified, typically centered, relationship to focus openings | |
| US6008576A (en) | Flat display and process for producing cathode plate for use in flat display | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| KR20050071480A (ko) | 탄소 나노튜브 평판 디스플레이용 장벽 금속층 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| US20050275338A1 (en) | Field emission display and fabrication method | |
| KR100235212B1 (ko) | 전계방출 캐소드 및 그 제조방법 | |
| US5920151A (en) | Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor | |
| US5719466A (en) | Field emission display provided with repair capability of defects | |
| JP3267418B2 (ja) | 電界放出カソード素子 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP3409468B2 (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| US6013974A (en) | Electron-emitting device having focus coating that extends partway into focus openings | |
| JP3239285B2 (ja) | 電界放出カソードの製造方法 | |
| JP3269236B2 (ja) | 電界放出形電子源 | |
| JP2000067736A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JP3223650B2 (ja) | 電界放出カソード | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| US7105992B2 (en) | Field emission device having insulated column lines and method of manufacture | |
| JP2000123713A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JP2000348601A (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
| US6163103A (en) | Field emission type cold cathode and electron tube |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011212 |
|
| LAPS | Cancellation because of no payment of annual fees |