JPH0772908A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0772908A JPH0772908A JP5219299A JP21929993A JPH0772908A JP H0772908 A JPH0772908 A JP H0772908A JP 5219299 A JP5219299 A JP 5219299A JP 21929993 A JP21929993 A JP 21929993A JP H0772908 A JPH0772908 A JP H0772908A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- trace
- register
- address
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 オンライントレース画面表示のためのトレー
スデータ収集を演算実行に影響しないようにすること。 【構成】 命令アドレスを保持する命令ポインタ２と、
命令の演算結果を格納するトレースバッファ８を備えた
プログラマブルコントローラにおいて、トレース開始命
令アドレスを保持する第１のレジスタ10と、トレース終
了命令アドレスを保持する第２のレジスタ９と、２と10
の内容の一致を検出する第１の一致検出手段11と、２と
９の内容の一致を検出する第２の一致検出手段12と、10
によりリセットされ９によりリセットされるトレースフ
ラグ保持手段13と、２で指定されたアドレスのユーザプ
ログラムの命令を実行する演算手段６と、８のアドレス
を指定するトレースバッファポインタ７と、前記トレー
スフラグがセット状態のとき、６の演算結果を７で指定
されたアドレスのトレースバッファに格納する制御手段
３を設けたもの。
スデータ収集を演算実行に影響しないようにすること。 【構成】 命令アドレスを保持する命令ポインタ２と、
命令の演算結果を格納するトレースバッファ８を備えた
プログラマブルコントローラにおいて、トレース開始命
令アドレスを保持する第１のレジスタ10と、トレース終
了命令アドレスを保持する第２のレジスタ９と、２と10
の内容の一致を検出する第１の一致検出手段11と、２と
９の内容の一致を検出する第２の一致検出手段12と、10
によりリセットされ９によりリセットされるトレースフ
ラグ保持手段13と、２で指定されたアドレスのユーザプ
ログラムの命令を実行する演算手段６と、８のアドレス
を指定するトレースバッファポインタ７と、前記トレー
スフラグがセット状態のとき、６の演算結果を７で指定
されたアドレスのトレースバッファに格納する制御手段
３を設けたもの。
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラの改良に係り、特にオンライントレース画面表示と
いうサービス処理のためのトレースデータ収集処理を行
うプログラマブルコントローラに関する。
ーラの改良に係り、特にオンライントレース画面表示と
いうサービス処理のためのトレースデータ収集処理を行
うプログラマブルコントローラに関する。
【０００２】
【従来の技術】従来のプログラマブルコントローラのオ
ンライントレース画面表示のためのトレースデータ収集
処理の従来方式を図３に示す。図３において、命令ポイ
ンタ２にて示されたアドレスの命令をユーザプログラム
４から演算回路６に取込み、演算実行を行う。その結果
をユーザデータメモリ５に格納する。次に、演算部制御
回路３にて命令ポインタ２をインクリメントし、順次命
令実行を繰返す。同時に命令ポインタ２の内容とあらか
じめ設定されたトレース・スタートアドレス・レジスタ
10の内容を一致検出回路11にて常に比較を行う。一致検
出回路11にて、一致検出された場合、即ち、演算実行が
トレースを開始する命令アドレスになった場合に演算部
制御回路３にその情報を伝える。この情報より、１命令
実行の度に、トレースデータ収集用プロセッサ１にトレ
ースデータ収集処理要求を行い、ソフトウェアによって
トレースバッファ８に演算結果を格納する処理を行わせ
る。１命令分のトレースデータ収集処理が終了すると、
トレースデータ収集用プロセッサ１は、トレース・エン
ド・アドレスに達したかをチェックし、達していない場
合、演算部制御回路３に対して継続して次の１命令を実
行する様に指示を出す。これをトレース・エンド・アド
レスに達するまで繰返す。トレース・エンド・アドレス
に達した場合、トレースデータ収集用プロセッサ１は演
算部制御回路３に対して、トレース収集処理終了した事
を知らせ、通常の演算部の演算実行動作のみに戻す。
ンライントレース画面表示のためのトレースデータ収集
処理の従来方式を図３に示す。図３において、命令ポイ
ンタ２にて示されたアドレスの命令をユーザプログラム
４から演算回路６に取込み、演算実行を行う。その結果
をユーザデータメモリ５に格納する。次に、演算部制御
回路３にて命令ポインタ２をインクリメントし、順次命
令実行を繰返す。同時に命令ポインタ２の内容とあらか
じめ設定されたトレース・スタートアドレス・レジスタ
10の内容を一致検出回路11にて常に比較を行う。一致検
出回路11にて、一致検出された場合、即ち、演算実行が
トレースを開始する命令アドレスになった場合に演算部
制御回路３にその情報を伝える。この情報より、１命令
実行の度に、トレースデータ収集用プロセッサ１にトレ
ースデータ収集処理要求を行い、ソフトウェアによって
トレースバッファ８に演算結果を格納する処理を行わせ
る。１命令分のトレースデータ収集処理が終了すると、
トレースデータ収集用プロセッサ１は、トレース・エン
ド・アドレスに達したかをチェックし、達していない場
合、演算部制御回路３に対して継続して次の１命令を実
行する様に指示を出す。これをトレース・エンド・アド
レスに達するまで繰返す。トレース・エンド・アドレス
に達した場合、トレースデータ収集用プロセッサ１は演
算部制御回路３に対して、トレース収集処理終了した事
を知らせ、通常の演算部の演算実行動作のみに戻す。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
プログラマブルコントローラでは、トレースデータ収集
処理を行う場合、図２（ｂ）に示すように、１命令ごと
に演算部にて実行後、別のプロセッサ１に処理要求を行
い、ソフトウェア処理によりトレースデータ収集処理を
行っていた。このため、トレースデータ収集のために演
算実行時間が延びてしまうという問題があった。
プログラマブルコントローラでは、トレースデータ収集
処理を行う場合、図２（ｂ）に示すように、１命令ごと
に演算部にて実行後、別のプロセッサ１に処理要求を行
い、ソフトウェア処理によりトレースデータ収集処理を
行っていた。このため、トレースデータ収集のために演
算実行時間が延びてしまうという問題があった。
【０００４】本発明は上記の問題を解消しようとしてな
されたもので、その目的とするところは、オンライント
レース画面表示というサービス処理を提供し、かつこの
トレースデータ収集処理というロス時間をなくして演算
実行を行うことが可能なプログラマブルコントローラを
提供することにある。
されたもので、その目的とするところは、オンライント
レース画面表示というサービス処理を提供し、かつこの
トレースデータ収集処理というロス時間をなくして演算
実行を行うことが可能なプログラマブルコントローラを
提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、ユーザプログラムを実行するための命令
アドレスを保持する命令ポインタと、ユーザプログラム
の特定範囲の命令の演算結果を格納するトレースバッフ
ァを備えたプログラマブルコントローラにおいて、トレ
ースを開始する命令アドレスを保持する第１のレジスタ
と、トレースを終了する命令アドレスを保持する第２の
レジスタと、前記命令ポインタと前記第１のレジスタの
内容の一致を検出する第１の一致検出手段と、前記命令
ポインタと前記第２のレジスタの内容の一致を検出する
第２の一致検出手段と、前記第１の一致検出手段により
リセットされ前記第２の一致検出手段によりリセットさ
れるトレースフラグ保持手段と、前記命令ポインタで指
定されたアドレスのユーザプログラムの命令を実行する
演算手段と、前記トレースバッファのアドレスを指定す
るトレースバッファポインタと、前記トレースフラグが
セット状態のとき、前記演算手段の演算結果を前記トレ
ースバッファポインタで指定されたアドレスのトレース
バッファに格納する制御手段を設ける。
めに本発明は、ユーザプログラムを実行するための命令
アドレスを保持する命令ポインタと、ユーザプログラム
の特定範囲の命令の演算結果を格納するトレースバッフ
ァを備えたプログラマブルコントローラにおいて、トレ
ースを開始する命令アドレスを保持する第１のレジスタ
と、トレースを終了する命令アドレスを保持する第２の
レジスタと、前記命令ポインタと前記第１のレジスタの
内容の一致を検出する第１の一致検出手段と、前記命令
ポインタと前記第２のレジスタの内容の一致を検出する
第２の一致検出手段と、前記第１の一致検出手段により
リセットされ前記第２の一致検出手段によりリセットさ
れるトレースフラグ保持手段と、前記命令ポインタで指
定されたアドレスのユーザプログラムの命令を実行する
演算手段と、前記トレースバッファのアドレスを指定す
るトレースバッファポインタと、前記トレースフラグが
セット状態のとき、前記演算手段の演算結果を前記トレ
ースバッファポインタで指定されたアドレスのトレース
バッファに格納する制御手段を設ける。
【０００６】更に、前記演算手段は、ビット命令を実行
するビット演算手段と数値命令を実行する数値演算手段
とで成り、前記ビット演算手段の演算結果を順次保持し
前記トレースバッファのビット幅に達したとき、ビット
演算手段の演算結果として出力するシフトレジスタを設
ける。
するビット演算手段と数値命令を実行する数値演算手段
とで成り、前記ビット演算手段の演算結果を順次保持し
前記トレースバッファのビット幅に達したとき、ビット
演算手段の演算結果として出力するシフトレジスタを設
ける。
【０００７】
【作用】上記構成において、命令ポインタで指定された
アドレスのユーザプログラムの命令が演算手段によって
順次実行される際に、第１の一致検出手段によりトレー
スフラグがセット状態になると、制御手段は演算手段の
演算結果をトレースバッファポインタで指定されたアド
レスのトレースバッファに格納し、命令ポインタが更新
する度にこの動作を行い、第２の一致検出手段によりト
レースフラグがリセット状態になるまで繰り返される。
これによって、トレースデータ収集処理は演算実行に影
響を与えることなく演算実行と同時に行うことが可能に
なる。
アドレスのユーザプログラムの命令が演算手段によって
順次実行される際に、第１の一致検出手段によりトレー
スフラグがセット状態になると、制御手段は演算手段の
演算結果をトレースバッファポインタで指定されたアド
レスのトレースバッファに格納し、命令ポインタが更新
する度にこの動作を行い、第２の一致検出手段によりト
レースフラグがリセット状態になるまで繰り返される。
これによって、トレースデータ収集処理は演算実行に影
響を与えることなく演算実行と同時に行うことが可能に
なる。
【０００８】
【実施例】本発明の実施例の構成を図１に示す。図１に
おいて、ユーザプログラムメモリ４にはビット演算命令
と数値演算命令とが混在した命令群が格納される。命令
ポインタ２は上記メモリ４のどの命令を実行するかを指
定する命令アドレスが保持される。命令レジスタ６−１
は指定されたユーザプログラムメモリ４の命令を保持す
る。デコーダ６−２は命令レジスタ６−１にラッチされ
た内容を解読し、どの様なタイプの命令かどのオペラン
ドにて命令を実行するかを判別する。ユーザデータメモ
リ５はオペランドが格納され、また演算結果を格納す
る。ビット演算回路６−３は、命令レジスタ６−１にラ
ッチされた命令がビット演算命令のときビット演算を実
行する。数値演算回路６−４は数値演算命令のとき数値
演算を行う。トレーススタートアドレスレジスタ10はト
レースを開始する命令アドレスを格納する。トレースエ
ンドアドレスレジスタ９はトレースを終了する命令アド
レスを格納する。一致検出回路11は命令ポインタ２とト
レーススタートアドレスレジスタ10の内容を比較して一
致状態の検出を行う。一致検出回路12は命令ポインタ２
とトレースエンドアドレスレジスタ９の内容を比較して
一致状態の検出を行う。トレースフラグＦ／Ｆ13は一致
検出回路11でセットされ一致検出回路12でリセットされ
る。トレースバッファ８はトレースデータを格納するも
ので、トレースバッファポインタ７はその格納アドレス
を指定するものである。シフトレジスタ14とシフトレジ
スタ制御回路15はビット演算結果をトレースバッファ８
のビット幅に合せ効率良く格納する為のもので、演算部
制御回路３はこれら全体を制御するものである。
おいて、ユーザプログラムメモリ４にはビット演算命令
と数値演算命令とが混在した命令群が格納される。命令
ポインタ２は上記メモリ４のどの命令を実行するかを指
定する命令アドレスが保持される。命令レジスタ６−１
は指定されたユーザプログラムメモリ４の命令を保持す
る。デコーダ６−２は命令レジスタ６−１にラッチされ
た内容を解読し、どの様なタイプの命令かどのオペラン
ドにて命令を実行するかを判別する。ユーザデータメモ
リ５はオペランドが格納され、また演算結果を格納す
る。ビット演算回路６−３は、命令レジスタ６−１にラ
ッチされた命令がビット演算命令のときビット演算を実
行する。数値演算回路６−４は数値演算命令のとき数値
演算を行う。トレーススタートアドレスレジスタ10はト
レースを開始する命令アドレスを格納する。トレースエ
ンドアドレスレジスタ９はトレースを終了する命令アド
レスを格納する。一致検出回路11は命令ポインタ２とト
レーススタートアドレスレジスタ10の内容を比較して一
致状態の検出を行う。一致検出回路12は命令ポインタ２
とトレースエンドアドレスレジスタ９の内容を比較して
一致状態の検出を行う。トレースフラグＦ／Ｆ13は一致
検出回路11でセットされ一致検出回路12でリセットされ
る。トレースバッファ８はトレースデータを格納するも
ので、トレースバッファポインタ７はその格納アドレス
を指定するものである。シフトレジスタ14とシフトレジ
スタ制御回路15はビット演算結果をトレースバッファ８
のビット幅に合せ効率良く格納する為のもので、演算部
制御回路３はこれら全体を制御するものである。
【０００９】上記構成において、ユーザプログラムを実
行する際に、命令ポインタ２にて示されたアドレスのユ
ーザプログラム４の命令を命令レジスタ６−１に取込
む。取込まれた命令がビット演算命令か数値演算命令
か、またどの様な実行形式かをデコーダ６−２が判断
し、ビット演算命令であればビット演算回路６−３が、
数値演算命令であれば数値演算回路６−４が演算処理を
行う。この演算結果をユーザデータメモリ５に格納す
る。次に、演算部制御回路３にて命令ポインタ２をイン
クリメントし、順次命令実行を繰り返す。
行する際に、命令ポインタ２にて示されたアドレスのユ
ーザプログラム４の命令を命令レジスタ６−１に取込
む。取込まれた命令がビット演算命令か数値演算命令
か、またどの様な実行形式かをデコーダ６−２が判断
し、ビット演算命令であればビット演算回路６−３が、
数値演算命令であれば数値演算回路６−４が演算処理を
行う。この演算結果をユーザデータメモリ５に格納す
る。次に、演算部制御回路３にて命令ポインタ２をイン
クリメントし、順次命令実行を繰り返す。
【００１０】一方、上述の処理と同時に、命令ポインタ
２の内容と、あらかじめ設定されたトレーススタートア
ドレスレジスタ10とトレースエンドアドレスレジスタ９
の内容を一致検出回路11と12にてそれぞれ比較を行い、
一致検出回路11にて一致検出されたとき、即ち、トレー
スを開始する命令アドレスになったときにトレースフラ
グＦ／Ｆ13をセットする。本フラグがセット状態になる
と演算部制御回路３はトレースバッファ８を書込み許可
状態としてトレースバッファポインタ７で指定したアド
レスのトレースバッファに演算結果のデータを格納す
る。命令レジスタ６−１に取込まれた命令がビット演算
命令のとき、演算結果は１ビットとなるのでこれを順次
シフトレジスタ14に保持しトレースバッファ８のビット
幅と等しくなるまでバッファリングし、その後トレース
バッファ８に書込む。シフトレジスタ制御回路15はその
シフトレジスタ14の制御を行うものである。これにより
ビット演算結果をトレースバッファ８に効率良く格納す
ることができる。一致検出回路12にて一致検出されたと
き、即ち、トレースを終了する命令アドレスになったと
きトレースフラグＦ／Ｆ13をリセットする。本フラグが
リセット状態になると、トレースバッファ８の書込みは
禁止状態となり、トレースデータの収集は終了する。
２の内容と、あらかじめ設定されたトレーススタートア
ドレスレジスタ10とトレースエンドアドレスレジスタ９
の内容を一致検出回路11と12にてそれぞれ比較を行い、
一致検出回路11にて一致検出されたとき、即ち、トレー
スを開始する命令アドレスになったときにトレースフラ
グＦ／Ｆ13をセットする。本フラグがセット状態になる
と演算部制御回路３はトレースバッファ８を書込み許可
状態としてトレースバッファポインタ７で指定したアド
レスのトレースバッファに演算結果のデータを格納す
る。命令レジスタ６−１に取込まれた命令がビット演算
命令のとき、演算結果は１ビットとなるのでこれを順次
シフトレジスタ14に保持しトレースバッファ８のビット
幅と等しくなるまでバッファリングし、その後トレース
バッファ８に書込む。シフトレジスタ制御回路15はその
シフトレジスタ14の制御を行うものである。これにより
ビット演算結果をトレースバッファ８に効率良く格納す
ることができる。一致検出回路12にて一致検出されたと
き、即ち、トレースを終了する命令アドレスになったと
きトレースフラグＦ／Ｆ13をリセットする。本フラグが
リセット状態になると、トレースバッファ８の書込みは
禁止状態となり、トレースデータの収集は終了する。
【００１１】本実施例によれば、図２（ａ）に示すよう
に、演算実行時間とは無関係に、トレースデータ収集を
行う事が可能となり、また、ビット演算命令とワード演
算命令が混在する場合でも効率良くトレースデータを格
納することができる。
に、演算実行時間とは無関係に、トレースデータ収集を
行う事が可能となり、また、ビット演算命令とワード演
算命令が混在する場合でも効率良くトレースデータを格
納することができる。
【００１２】
【発明の効果】本発明によれば、オンライントレース画
面表示を行う場合に、トレースデータ収集処理により演
算実行に影響を与えることがなくなり通常の状態でトレ
ースデータ収集を行うことの可能なプログラマブルコン
トローラを提供することができる。
面表示を行う場合に、トレースデータ収集処理により演
算実行に影響を与えることがなくなり通常の状態でトレ
ースデータ収集を行うことの可能なプログラマブルコン
トローラを提供することができる。
【図１】本発明のプログラマブルコントローラ実施例の
構成図
構成図
【図２】本発明と従来方式の作用を対比したタイムチャ
ート
ート
【図３】従来のプログラマブルコントローラの構成図
２…命令ポインタ ３…演算部制御回路 ４…ユーザプログラムメモリ ５…ユーザデータメモリ ６−１…命令レジスタ ６−２…デコーダ ６−３…ビット演算回路 ６−４…数値演算回路 ７…トレースバッファポインタ ８…トレースバッファ ９…トレースエンドアドレスレジスタ 10…トレーススタートアドレスレジスタ 11，12…一致検出回路 13…トレースフラグＦ／Ｆ
Claims (2)
- 【請求項１】 ユーザプログラムを実行するための命令
アドレスを保持する命令ポインタと、ユーザプログラム
の特定範囲の命令の演算結果を格納するトレースバッフ
ァを備えたプログラマブルコントローラにおいて、トレ
ースを開始する命令アドレスを保持する第１のレジスタ
と、トレースを終了する命令アドレスを保持する第２の
レジスタと、前記命令ポインタと前記第１のレジスタの
内容の一致を検出する第１の一致検出手段と、前記命令
ポインタと前記第２のレジスタの内容の一致を検出する
第２の一致検出手段と、前記第１の一致検出手段により
セットされ前記第２の一致検出手段によりリセットされ
るトレースフラグ保持手段と、前記命令ポインタで指定
されたアドレスのユーザプログラムの命令を実行する演
算手段と、前記トレースバッファのアドレスを指定する
トレースバッファポインタと、前記トレースフラグがセ
ット状態のとき、前記演算手段の演算結果を前記トレー
スバッファポインタで指定されたアドレスのトレースバ
ッファに格納する制御手段を設けたことを特徴とするプ
ログラマブルコントローラ。 - 【請求項２】 請求項１に記載のプログラマブルコント
ローラにおいて、前記演算手段は、ビット命令を実行す
るビット演算手段と数値命令を実行する数値演算手段と
で成り、前記ビット演算手段の演算結果を順次保持し前
記トレースバッファのビット幅に達したとき、ビット演
算手段の演算結果として出力するシフトレジスタを設け
たことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219299A JPH0772908A (ja) | 1993-09-03 | 1993-09-03 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219299A JPH0772908A (ja) | 1993-09-03 | 1993-09-03 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772908A true JPH0772908A (ja) | 1995-03-17 |
Family
ID=16733325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219299A Pending JPH0772908A (ja) | 1993-09-03 | 1993-09-03 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131004A (ja) * | 1997-07-09 | 1999-02-02 | Howa Mach Ltd | プログラマブルコントローラ |
| JP2005115969A (ja) * | 2005-01-11 | 2005-04-28 | Toshiba Corp | プログラマブルコントローラ |
-
1993
- 1993-09-03 JP JP5219299A patent/JPH0772908A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131004A (ja) * | 1997-07-09 | 1999-02-02 | Howa Mach Ltd | プログラマブルコントローラ |
| JP2005115969A (ja) * | 2005-01-11 | 2005-04-28 | Toshiba Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355119B2 (ja) | ||
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPH0193812A (ja) | ヘルプ画面表示方式 | |
| JPS6221131B2 (ja) | ||
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH0628133A (ja) | 情報処理装置およびその操作支援方法 | |
| JP3358113B2 (ja) | プログラマブルコントローラ用プログラムの作成装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS6210831Y2 (ja) | ||
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH04174034A (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH06309283A (ja) | 電子計算機 | |
| JPS59167760A (ja) | 情報処理装置 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH0282318A (ja) | 浮動小数点演算装置 | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPS58195271A (ja) | 電子レジスタ装置 | |
| JPS6215636A (ja) | 拡張機能サポ−ト制御方式 | |
| JPH0192803A (ja) | プログラマブルコントローラ | |
| JPS59163654A (ja) | デバツグ装置 | |
| JP2002333993A (ja) | システムシミュレーション装置及びシミュレーション制御方法 | |
| JPS58189769A (ja) | 電子レジスタの変更プログラム設定方式 | |
| JPH01321523A (ja) | データ処理装置 |