JPH077189A - Josephson junction element - Google Patents
Josephson junction elementInfo
- Publication number
- JPH077189A JPH077189A JP5147310A JP14731093A JPH077189A JP H077189 A JPH077189 A JP H077189A JP 5147310 A JP5147310 A JP 5147310A JP 14731093 A JP14731093 A JP 14731093A JP H077189 A JPH077189 A JP H077189A
- Authority
- JP
- Japan
- Prior art keywords
- film
- josephson junction
- lower electrode
- niobium
- junction element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は超電導素子に係り、リー
ク電流の少ない電圧−電流特性を得るのに適したジョセ
フソン接合素子の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting device, and more particularly to a structure of a Josephson junction device suitable for obtaining a voltage-current characteristic with a small leak current.
【０００２】[0002]
【従来の技術】従来、ジョセフソン接合素子の構造につ
いては、アイ イー イー イー トランザクションズ
オン マグネティックス、２５巻、第２号、１９８９
年３月、１１３１頁から１１３４頁（IEEE Transaction
s on Magnetics，Vol.25，No.2，March，1989，pp.1131
−1134)に記載のように、ＳｉＯ2膜上に下部電極を形成
していた。2. Description of the Related Art Conventionally, regarding the structure of a Josephson junction element, IEE Transactions on Magnetics, Vol. 25, No. 2, 1989.
March, 1131 to 1134 (IEEE Transaction
s on Magnetics, Vol.25, No.2, March, 1989, pp.1131
-1134), the lower electrode was formed on the SiO 2 film.
【０００３】[0003]
【発明が解決しようとする課題】一般に、ジョセフソン
接合素子のトンネル障壁層は膜厚数ｎｍの超薄膜であ
る。従って、リーク電流の少ない素子を作製するために
は、下部電極上にトンネル障壁層を成膜する場合に下部
電極表面が平滑であることが必要である。従来の技術で
は、ジョセフソン接合の下部電極の下地となるのはＳｉ
Ｏ2 膜である。SiO2膜の下にグランドプレーンを設けた
場合、グランドプレーンと下部電極の間に挟まれている
のはＳｉＯ2 膜のみであるため、グランドプレーンの表
面粗さはSiO2の表面に反映され、さらにＳｉＯ2の表面
粗さは下部電極膜表面に反映される。従って、グランド
プレーン表面の凹凸が激しく粗い状態であった場合、下
部電極の表面も同様に凹凸が激しく粗い状態になる。例
えば、Ｎｂ下部電極上に酸化アルミニウム膜を形成して
トンネル障壁層としさらにＮｂ上部電極を形成してＮｂ
／ＡｌＯｘ（酸化アルミニウム）／Ｎｂ接合を作製する
場合、Ｎｂ下部電極の表面が粗い状態であると酸化アル
ミニウム膜が下部電極表面を均一に覆うことができずト
ンネル障壁層が均一に形成できないため、電圧−電流特
性におけるリーク電流の原因となる。Generally, the tunnel barrier layer of the Josephson junction element is an ultrathin film having a thickness of several nm. Therefore, in order to manufacture an element with a small leak current, it is necessary that the surface of the lower electrode is smooth when the tunnel barrier layer is formed on the lower electrode. In the conventional technique, the underlying material of the lower electrode of the Josephson junction is Si.
It is an O 2 film. Case in which the ground plane under the SiO 2 film, since what is sandwiched between the ground plane and the lower electrode is only the SiO 2 film, the surface roughness of the ground plane is reflected on the surface of SiO 2, Further, the surface roughness of SiO 2 is reflected on the surface of the lower electrode film. Therefore, when the surface of the ground plane is rough and rough, the surface of the lower electrode is also rough and rough. For example, an aluminum oxide film is formed on the Nb lower electrode to form a tunnel barrier layer, and an Nb upper electrode is formed to form Nb.
In the case of making a / AlOx (aluminum oxide) / Nb junction, if the surface of the Nb lower electrode is rough, the aluminum oxide film cannot uniformly cover the lower electrode surface and the tunnel barrier layer cannot be formed uniformly. This causes a leak current in the voltage-current characteristics.
【０００４】また、モリブデン抵抗膜あるいは窒化モリ
ブデン抵抗膜上に直接Ｎｂ／AlOx／Ｎｂジョセフソン接
合を形成する場合、モリブデン抵抗膜あるいは窒化モリ
ブデン抵抗膜の表面の凹凸が激しく粗い状態であった場
合、下部電極の表面も同様に凹凸が激しく粗い状態にな
る。従ってトンネル障壁層が均一に形成できず、リーク
電流の原因となる。Further, when the Nb / AlOx / Nb Josephson junction is formed directly on the molybdenum resistance film or the molybdenum nitride resistance film, when the molybdenum resistance film or the molybdenum nitride resistance film has a rough surface, Similarly, the surface of the lower electrode is also roughened and roughened. Therefore, the tunnel barrier layer cannot be formed uniformly, which causes a leak current.
【０００５】本発明の目的は、ジョセフソン接合素子、
特に基板と下部電極の間に、表面の粗い金属膜または窒
素を含む金属膜を有するような素子において、リーク電
流の少ない電圧−電流特性を得るのに適したジョセフソ
ン接合素子の構造を提供することにある。An object of the present invention is to provide a Josephson junction device,
Particularly, in a device having a metal film having a rough surface or a metal film containing nitrogen between a substrate and a lower electrode, a structure of a Josephson junction device suitable for obtaining a voltage-current characteristic with a small leak current is provided. Especially.
【０００６】[0006]
【課題を解決するための手段】上記目的は、基板とジョ
セフソン接合素子の下部電極の間にある、金属膜または
窒素を含む金属膜の上にアルミニウム膜を形成すること
によって達成される。The above object can be achieved by forming an aluminum film on a metal film or a metal film containing nitrogen between a substrate and a lower electrode of a Josephson junction element.
【０００７】[0007]
【作用】基板とジョセフソン接合素子の下部電極の間に
ある、金属膜または窒素を含む金属膜の上にアルミニウ
ム膜を形成する。例えば、ニオブ膜、またはモリブデン
膜、または窒化モリブデン膜の上にアルミニウム膜を形
成する。The aluminum film is formed on the metal film or the metal film containing nitrogen between the substrate and the lower electrode of the Josephson junction element. For example, an aluminum film is formed over a niobium film, a molybdenum film, or a molybdenum nitride film.
【０００８】図４に、Ａｌ／Ｎｂ二層膜におけるＡｌ表
面の中心線平均粗さの、Ｎｂ表面の中心線平均粗さに対
する依存性を示した。また、図５に、Ａｌ／Ｍｏ二層膜
におけるＡｌ表面の中心線平均粗さの、Ｍｏ表面の中心
線平均粗さに対する依存性、図６に、Ａｌ／ＭｏＮｘ二
層膜におけるＡｌ表面の中心線平均粗さの、ＭｏＮｘ表
面の中心線平均粗さに対する依存性を示した。FIG. 4 shows the dependence of the centerline average roughness of the Al surface in the Al / Nb bilayer film on the centerline average roughness of the Nb surface. FIG. 5 shows the dependence of the centerline average roughness of the Al surface in the Al / Mo bilayer film on the centerline average roughness of the Mo surface, and FIG. 6 shows the center of the Al surface in the Al / MoNx bilayer film. The dependence of the line average roughness on the center line average roughness of the MoNx surface was shown.
【０００９】Ａｌの膜厚は全て１０ｎｍとした。中心線
平均粗さの測定は原子間力顕微鏡によるものである。Ｎ
ｂ、あるいはＭｏ、あるいはＭｏＮｘの表面の中心線平
均粗さが３〜５ｎｍである場合に、Ａｌを１０ｎｍ被覆
することにより表面の平滑性が増す。基板と下部電極の
間にあるニオブ膜、または、モリブデン膜、または窒化
モリブデン膜の表面の中心線平均粗さが３〜５ｎｍであ
る場合、上にアルミニウム膜を１０ｎｍ形成すると、ア
ルミニウム膜の表面は下のニオブ膜、またはモリブデン
膜、または窒化モリブデン膜の表面よりも平滑になる。The film thickness of Al was all 10 nm. The centerline average roughness is measured by an atomic force microscope. N
When the center line average roughness of the surface of b, Mo or MoNx is 3 to 5 nm, the surface smoothness is increased by coating Al with 10 nm. When the center line average roughness of the surface of the niobium film, the molybdenum film, or the molybdenum nitride film between the substrate and the lower electrode is 3 to 5 nm, the surface of the aluminum film is It becomes smoother than the surface of the lower niobium film, molybdenum film, or molybdenum nitride film.
【００１０】基板と下部電極の間にあるニオブ膜、また
はモリブデン膜、または窒化モリブデン膜の表面が平滑
になれば、下地の平滑性を反映する下部電極の表面も平
滑性を増す。下部電極表面の平滑性が増すことによって
障壁層の均一性が増し、リーク電流の少ない接合を作製
することが容易になる。If the surface of the niobium film, the molybdenum film, or the molybdenum nitride film between the substrate and the lower electrode becomes smooth, the surface of the lower electrode, which reflects the smoothness of the underlying layer, also increases in smoothness. By increasing the smoothness of the lower electrode surface, the uniformity of the barrier layer is increased, and it becomes easy to manufacture a junction with a small leak current.
【００１１】[0011]
【実施例】図１は、本発明の第一の実施例によるジョセ
フソン接合素子の一部を示す断面図である。シリコン基
板１上に、同一真空中で、圧力１.３Ｐａ のアルゴンガ
スを用いた直流マグネトロンスパッタ法によってニオブ
を３００ｎｍ、アルミニウムを１０ｎｍ連続堆積する。
アルゴンガスを用いたイオンミリング法によって加工し
て、グランドプレーン２及び平滑化被覆膜３とする。圧
力１.３Ｐａ のアルゴンガスを用いた高周波マグネトロ
ンスパッタ法によってＳｉＯ2 を３００ｎｍ堆積した
後、ＣＨＦ3 ガスを用いた反応性イオンエッチング法に
よって加工して、第一層間絶縁膜４とする。1 is a sectional view showing a part of a Josephson junction element according to a first embodiment of the present invention. 300 nm of niobium and 10 nm of aluminum are continuously deposited on the silicon substrate 1 in the same vacuum by a DC magnetron sputtering method using argon gas at a pressure of 1.3 Pa.
The ground plane 2 and the smoothing coating film 3 are processed by the ion milling method using argon gas. After depositing SiO 2 to a thickness of 300 nm by a high frequency magnetron sputtering method using a pressure of 1.3 Pa of argon gas, it is processed by a reactive ion etching method using a CHF 3 gas to form a first interlayer insulating film 4.
【００１２】次に、下層ニオブ膜（膜厚２００ｎｍ），
酸化アルミニウム膜（膜厚１ｎｍ），上層ニオブ膜（膜
厚１００ｎｍ）の順に真空を破ることなく連続して堆積
して三層膜を形成する。下層ニオブ膜及び上層ニオブ膜
は、圧力１.３Ｐａ のアルゴンガスを用いた直流マグネ
トロンスパッタ法によって成膜する。酸化アルミニウム
膜は、圧力１.３Ｐａ のアルゴンガスを用いた直流マグ
ネトロンスパッタ法によってアルミニウムを堆積した
後、圧力９.３Ｐａ の酸素で１０分間酸化して作製す
る。三層膜上に下部電極加工用のレジストパターンを形
成する。アルゴンガスを用いたイオンミリング法及びＣ
Ｆ4 ガスを用いた反応性イオンエッチング法によって、
上層ニオブ膜，酸化アルミニウム膜，下層ニオブ膜の順
に加工を行い、下部電極５及びトンネル障壁層６を形成
する。上層ニオブ膜上に上部電極規定用のレジストパタ
ーンを形成し、ＣＦ4 ガスを用いた反応性イオンエッチ
ング法によって上層ニオブ膜を加工して上部電極７を形
成する。Next, a lower niobium film (film thickness 200 nm),
An aluminum oxide film (film thickness 1 nm) and an upper niobium film (film thickness 100 nm) are successively deposited in this order without breaking the vacuum to form a three-layer film. The lower niobium film and the upper niobium film are formed by a DC magnetron sputtering method using argon gas at a pressure of 1.3 Pa. The aluminum oxide film is formed by depositing aluminum by a direct current magnetron sputtering method using an argon gas at a pressure of 1.3 Pa and then oxidizing it with oxygen at a pressure of 9.3 Pa for 10 minutes. A resist pattern for processing the lower electrode is formed on the three-layer film. Ion milling method using argon gas and C
By the reactive ion etching method using F 4 gas,
The upper layer niobium film, the aluminum oxide film, and the lower layer niobium film are processed in this order to form the lower electrode 5 and the tunnel barrier layer 6. A resist pattern for defining the upper electrode is formed on the upper niobium film, and the upper niobium film is processed by the reactive ion etching method using CF 4 gas to form the upper electrode 7.
【００１３】次に、圧力１.３Ｐａ のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってＳｉＯ2を
４００ｎｍ堆積した後、ＣＨＦ3ガスを用いた反応性イ
オンエッチング法によって加工して、第二層間絶縁膜８
とする。Next, after depositing 400 nm of SiO 2 by a high frequency magnetron sputtering method using an argon gas at a pressure of 1.3 Pa, it is processed by a reactive ion etching method using a CHF 3 gas to form a second interlayer insulating film. 8
And
【００１４】最後に、圧力１.３Ｐａ のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを５
００ｎｍ堆積した後、ＣＦ4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線９とする。Finally, the amount of niobium was changed to 5 by the direct current magnetron sputtering method using an argon gas having a pressure of 1.3 Pa.
After being deposited to a thickness of 00 nm, it is processed by a reactive ion etching method using CF 4 gas to form a superconducting wiring 9.
【００１５】以上の工程によって本発明の第一の実施例
であるジョセフソン接合素子を実現することができる。
本実施例の素子におけるグランドプレーン２及び平滑化
被覆膜３の表面の中心線平均粗さは、それぞれ約３.０
ｎｍ及び約２.２ｎｍであり、グランドプレーン２の表
面は平滑化被覆膜３によって平滑化される。The Josephson junction device according to the first embodiment of the present invention can be realized by the above steps.
The center line average roughness of the surfaces of the ground plane 2 and the smoothing coating film 3 in the device of this example is about 3.0, respectively.
nm and about 2.2 nm, and the surface of the ground plane 2 is smoothed by the smoothing coating film 3.
【００１６】ジョセフソン接合素子は、４.２Ｋ の液体
ヘリウム中で、図７に示したようにリーク電流の少ない
典型的なトンネル型ジョセフソン接合素子の電圧−電流
特性を示し、ギャップ電圧以上の電圧における抵抗値
（Ｒnn）に対するギャップ以下の電圧における抵抗値
（Ｒj）の割合、Ｒj／Ｒnn値は１２〜１４が得られる。
この実施例に対して、図１における平滑化被覆膜３を用
いない素子のＲj ／Ｒnn値は６〜８であり、リーク電流
の多い特性を示す。The Josephson junction element shows the voltage-current characteristic of a typical tunnel type Josephson junction element with a small leak current as shown in FIG. 7 in liquid helium of 4.2K, and is higher than the gap voltage. The ratio of the resistance value (R j ) at the voltage below the gap to the resistance value (R nn ) at the voltage, R j / R nn value, is 12 to 14.
In contrast to this embodiment, the R j / R nn value of the element in which the smoothing coating film 3 in FIG. 1 is not used is 6 to 8, which shows a characteristic with a large leak current.
【００１７】図２は、本発明の第二の実施例によるジョ
セフソン接合素子の一部を示す断面図である。シリコン
基板１０１上に、同一真空中で、圧力１.３Ｐａ のアル
ゴンガスを用いた直流マグネトロンスパッタ法によって
ニオブを３００ｎｍ、アルミニウムを１０ｎｍ連続堆積
する。堆積したニオブ膜及びアルミニウム膜をアルゴン
ガスを用いたイオンミリング法によって加工して、グラ
ンドプレーン１０２及び平滑化被覆膜１０３とする。圧
力１.３Ｐａ のアルゴンガスを用いた高周波マグネトロ
ンスパッタ法によってＳｉＯ2を３００ｎｍ堆積した
後、ＣＨＦ3とＯ2の混合ガスを用いた反応性イオンエッ
チング法によって加工して、第一層間絶縁膜１０４とす
る。FIG. 2 is a sectional view showing a part of a Josephson junction element according to the second embodiment of the present invention. 300 nm of niobium and 10 nm of aluminum are continuously deposited on the silicon substrate 101 in the same vacuum by the direct current magnetron sputtering method using argon gas at a pressure of 1.3 Pa. The deposited niobium film and aluminum film are processed by an ion milling method using argon gas to form the ground plane 102 and the smoothing coating film 103. After depositing 300 nm of SiO 2 by a high frequency magnetron sputtering method using a pressure of 1.3 Pa of argon gas, it is processed by a reactive ion etching method using a mixed gas of CHF 3 and O 2 to form a first interlayer insulating film. 104.
【００１８】次に、平滑化被覆膜１０３の表面をアルゴ
ンガスのプラズマでスパッタクリーニングした後、下層
ニオブ膜（膜厚２００ｎｍ），酸化アルミニウム膜（膜
厚１ｎｍ）、上層ニオブ膜（膜厚１００ｎｍ）の順に真
空を破ることなく連続して堆積して三層膜を形成する。
下層ニオブ膜及び上層ニオブ膜は、圧力１.３Ｐａ のア
ルゴンガスを用いた直流マグネトロンスパッタ法によっ
て成膜する。酸化アルミニウム膜は、圧力１.３Ｐａ の
アルゴンガスを用いた直流マグネトロンスパッタ法によ
ってアルミニウムを堆積した後、圧力９.３Ｐａ の酸素
で１０分間酸化して作製する。三層膜上に下部電極加工
用のレジストパターンを形成する。CF4ガスを用いた反
応性イオンエッチング法及びアルゴンガスを用いたイオ
ンミリング法によって、上層ニオブ膜，酸化アルミニウ
ム膜，下層ニオブ膜の順に加工を行い、下部電極１０５
及びトンネル障壁層１０６を形成する。上層ニオブ膜上
に上部電極規定用のレジストパターンを形成し、ＣＦ4
ガスを用いた反応性イオンエッチング法によって上層ニ
オブ膜を加工して上部電極１０７を形成する。Next, after sputter cleaning the surface of the smoothing coating film 103 with plasma of argon gas, a lower niobium film (film thickness 200 nm), an aluminum oxide film (film thickness 1 nm), an upper niobium film (film thickness 100 nm). In this order, a three-layer film is formed by successively depositing without breaking the vacuum.
The lower niobium film and the upper niobium film are formed by a DC magnetron sputtering method using argon gas at a pressure of 1.3 Pa. The aluminum oxide film is formed by depositing aluminum by a direct current magnetron sputtering method using an argon gas at a pressure of 1.3 Pa and then oxidizing it with oxygen at a pressure of 9.3 Pa for 10 minutes. A resist pattern for processing the lower electrode is formed on the three-layer film. By the reactive ion etching method using CF 4 gas and the ion milling method using argon gas, the upper layer niobium film, the aluminum oxide film, and the lower layer niobium film are processed in this order, and the lower electrode 105
And a tunnel barrier layer 106 is formed. A resist pattern for defining the upper electrode is formed on the upper niobium film, and CF 4
The upper niobium film is processed by the reactive ion etching method using gas to form the upper electrode 107.
【００１９】次に、圧力１.３Ｐａ のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってＳｉＯ2を
４００ｎｍ堆積した後、ＣＨＦ3ガスを用いた反応性イ
オンエッチング法によって加工して、第二層間絶縁膜１
０８とする。Next, after depositing 400 nm of SiO 2 by a high frequency magnetron sputtering method using argon gas at a pressure of 1.3 Pa, it is processed by a reactive ion etching method using CHF 3 gas to form a second interlayer insulating film. 1
08.
【００２０】最後に、圧力１.３Ｐａ のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを５
００ｎｍ堆積した後、ＣＦ4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線１０９とす
る。この工程によって本発明の第二の実施例であるジョ
セフソン接合素子を実現することができる。本実施例の
素子におけるグランドプレーン１０２及び平滑化被覆膜
１０３の表面の中心線平均粗さは、それぞれ約３.０ｎ
ｍ及び約２.２ｎｍであり、グランドプレーン１０２の
表面は平滑化被覆膜１０３によって平滑化される。Finally, the amount of niobium was changed to 5 by the DC magnetron sputtering method using an argon gas having a pressure of 1.3 Pa.
After being deposited to a thickness of 00 nm, it is processed by a reactive ion etching method using CF 4 gas to form a superconducting wiring 109. By this step, the Josephson junction device according to the second embodiment of the present invention can be realized. The center line average roughness of the surfaces of the ground plane 102 and the smoothing coating film 103 in the device of this example is about 3.0 n, respectively.
m and about 2.2 nm, and the surface of the ground plane 102 is smoothed by the smoothing coating film 103.
【００２１】ジョセフソン接合素子は、４.２Ｋ の液体
ヘリウム中で、図７に示したのと同様の、リーク電流の
少ない典型的なトンネル型ジョセフソン接合素子の電圧
−電流特性を示す。Ｒj／Ｒnn 値は１２〜１６が得られ
る。上記の実施例に対して、図２における平滑化被覆膜
１０３を用いない素子のＲj／Ｒnn 値は５〜６であり、
リーク電流の多い特性を示す。The Josephson junction element exhibits the voltage-current characteristics of a typical tunnel type Josephson junction element with a small leak current, similar to that shown in FIG. 7, in liquid helium at 4.2K. R j / R nn value 12-16 is obtained. Compared with the above-mentioned embodiment, the R j / R nn value of the element without the smoothing coating film 103 in FIG.
It exhibits a characteristic of large leakage current.
【００２２】図３は、本発明の第三の実施例によるジョ
セフソン接合素子の一部を示す断面図である。シリコン
基板２０１上に、圧力１.３Ｐａ のアルゴンガスを用い
た直流マグネトロンスパッタ法によってニオブを３００
ｎｍ堆積した後、ＣＦ4 ガスを用いた反応性イオンエッ
チング法によって加工して、グランドプレーン２０２と
する。圧力１.３Ｐａ のアルゴンガスを用いた高周波マ
グネトロンスパッタ法によってＳｉＯ2を３００ｎｍ堆
積した後、ＣＨＦ3ガスを用いた反応性イオンエッチン
グ法によって加工して、第一層間絶縁膜２０３とする。FIG. 3 is a sectional view showing a part of a Josephson junction element according to the third embodiment of the present invention. Niobium is deposited on a silicon substrate 201 by direct current magnetron sputtering using an argon gas at a pressure of 1.3 Pa.
After being deposited to a thickness of nm, the ground plane 202 is processed by a reactive ion etching method using CF 4 gas. After depositing SiO 2 to a thickness of 300 nm by a high frequency magnetron sputtering method using an argon gas at a pressure of 1.3 Pa, it is processed by a reactive ion etching method using a CHF 3 gas to form a first interlayer insulating film 203.
【００２３】次に、窒化モリブデン膜を１００ｎｍ堆積
する。窒化モリブデン膜は、窒素２％のアルゴン＋窒素
混合ガスを圧力１.３Ｐａ で用いて、直流マグネトロン
スパッタ法によって成膜する。窒化モリブデン膜をＣＦ
4＋Ｏ2混合ガスを用いた反応性イオンエッチング法によ
って加工して抵抗２０４とする。圧力１.３Ｐａ のアル
ゴンガスを用いた高周波マグネトロンスパッタ法によっ
てＳｉＯ2 を３５０ｎｍ堆積した後、ＣＨＦ3 ガスを用
いた反応性イオンエッチング法によって加工して、第二
層間絶縁膜２０５とした。Next, a molybdenum nitride film is deposited to 100 nm. The molybdenum nitride film is formed by a direct current magnetron sputtering method using a mixed gas of argon containing 2% of nitrogen and nitrogen at a pressure of 1.3 Pa. CF molybdenum nitride film
Resistor 204 is formed by processing by a reactive ion etching method using a 4 + O 2 mixed gas. After depositing SiO 2 with a thickness of 350 nm by a high frequency magnetron sputtering method using an argon gas at a pressure of 1.3 Pa, it was processed by a reactive ion etching method using a CHF 3 gas to form a second interlayer insulating film 205.
【００２４】次に、抵抗２０４の表面をアルゴンガスの
プラズマでスパッタクリーニングした後、アルミニウム
膜（膜厚１０ｎｍ），下層ニオブ膜（膜厚２００ｎ
ｍ），酸化アルミニウム膜（膜厚１ｎｍ），上層ニオブ
膜（膜厚１００ｎｍ）の順に真空を破ることなく連続し
て堆積して四層膜を形成する。アルミニウム膜，下層ニ
オブ膜、及び上層ニオブ膜は、圧力１.３Ｐａ のアルゴ
ンガスを用いた直流マグネトロンスパッタ法によって成
膜する。酸化アルミニウム膜は、圧力１.３Ｐａ のアル
ゴンガスを用いた直流マグネトロンスパッタ法によって
アルミニウムを堆積した後、圧力９.３Ｐａ の酸素で１
０分間酸化して作製する。四層膜上に下部電極加工用の
レジストパターンを形成する。ＣＦ4 ガスを用いた反応
性イオンエッチング法及びアルゴンガスを用いたイオン
ミリング法によって、上層ニオブ膜,酸化アルミニウム
膜，下層ニオブ膜，アルミニウム膜の順に加工を行い、
平滑化被覆膜２０６，下部電極２０７、及びトンネル障
壁層２０８を形成する。上層ニオブ膜上に上部電極規定
用のレジストパターンを形成し、ＣＦ4 ガスを用いた反
応性イオンエッチング法によって上層ニオブ膜を加工し
て上部電極２０９を形成する。Next, the surface of the resistor 204 was sputter cleaned with plasma of argon gas, and then an aluminum film (film thickness 10 nm) and a lower niobium film (film thickness 200 n) were formed.
m), an aluminum oxide film (film thickness 1 nm), and an upper layer niobium film (film thickness 100 nm) are successively deposited without breaking the vacuum to form a four-layer film. The aluminum film, the lower niobium film, and the upper niobium film are formed by the DC magnetron sputtering method using argon gas at a pressure of 1.3 Pa. The aluminum oxide film is formed by depositing aluminum by a direct current magnetron sputtering method using argon gas at a pressure of 1.3 Pa, and then depositing it with oxygen at a pressure of 9.3 Pa.
It is made by oxidizing for 0 minutes. A resist pattern for processing the lower electrode is formed on the four-layer film. An upper niobium film, an aluminum oxide film, a lower niobium film, and an aluminum film are processed in this order by a reactive ion etching method using CF 4 gas and an ion milling method using argon gas.
The smoothing coating film 206, the lower electrode 207, and the tunnel barrier layer 208 are formed. A resist pattern for defining an upper electrode is formed on the upper niobium film, and the upper niobium film is processed by a reactive ion etching method using CF 4 gas to form an upper electrode 209.
【００２５】次に、圧力１.３Ｐａ のアルゴンガスを用
いた高周波マグネトロンスパッタ法によってＳｉＯ2を
４００ｎｍ堆積した後、ＣＨＦ3ガスを用いた反応性イ
オンエッチング法によって加工して、第三層間絶縁膜２
１０とする。Next, after depositing 400 nm of SiO 2 by a high frequency magnetron sputtering method using an argon gas at a pressure of 1.3 Pa, it is processed by a reactive ion etching method using a CHF 3 gas to form a third interlayer insulating film. Two
Set to 10.
【００２６】最後に、圧力１.３Ｐａ のアルゴンガスを
用いた直流マグネトロンスパッタ法によってニオブを５
００ｎｍ堆積した後、ＣＦ4 ガスを用いた反応性イオン
エッチング法によって加工して、超電導配線２１１とす
る。以上の工程によって本発明の第三の実施例であるジ
ョセフソン接合素子を実現することができる。本実施例
の素子における抵抗２０４及び平滑化被覆膜２０６の表
面の中心線平均粗さは、それぞれ約４.０ｎｍ及び約３.
０ｎｍであり、グランドプレーン２０４の表面は平滑化
被覆膜２０６によって平滑化される。Finally, the amount of niobium was changed to 5 by DC magnetron sputtering using an argon gas with a pressure of 1.3 Pa.
After being deposited to a thickness of 00 nm, it is processed by a reactive ion etching method using CF 4 gas to form a superconducting wire 211. Through the above steps, the Josephson junction device according to the third embodiment of the present invention can be realized. The center line average roughnesses of the surfaces of the resistor 204 and the smoothing coating film 206 in the device of this example are about 4.0 nm and about 3.0, respectively.
It is 0 nm, and the surface of the ground plane 204 is smoothed by the smoothing coating film 206.
【００２７】ジョセフソン接合素子は、４.２Ｋ の液体
ヘリウム中で、図７に示したのと同様の、リーク電流の
少ない典型的なトンネル型ジョセフソン接合素子の電圧
−電流特性を示す。Ｒj／Ｒnn の値は１１〜１６が得ら
れる。上記の実施例に対して、図３における平滑化被覆
膜２０６を用いなかった素子のＲj／Ｒnn 値は５〜９で
あり、リーク電流の多い特性を示した。The Josephson junction device exhibits the voltage-current characteristics of a typical tunnel type Josephson junction device with a small leak current, similar to that shown in FIG. 7, in liquid helium at 4.2K. The values of R j / R nn are 11 to 16. In contrast to the above example, the R j / R nn value of the device in which the smoothing coating film 206 in FIG. 3 was not used was 5 to 9, showing a characteristic with a large leak current.
【００２８】[0028]
【発明の効果】本発明によれば、基板と下部電極の間に
表面の粗い金属膜または窒素を含む金属膜を有するジョ
セフソン接合素子において、リーク電流の少ない電流−
電圧特性を得ることができる。従って、超電導集積回路
を構成する素子としてジョセフソン接合素子を利用する
ことが容易になる。According to the present invention, in a Josephson junction device having a metal film having a rough surface or a metal film containing nitrogen between a substrate and a lower electrode, a current with a small leak current-
It is possible to obtain voltage characteristics. Therefore, it becomes easy to use the Josephson junction element as an element forming the superconducting integrated circuit.
【図１】本発明の第一の実施例によるジョセフソン接合
素子の一部を示す断面図。FIG. 1 is a sectional view showing a part of a Josephson junction element according to a first embodiment of the present invention.
【図２】本発明の第二の実施例によるジョセフソン接合
素子の一部を示す断面図。FIG. 2 is a sectional view showing a part of a Josephson junction element according to the second embodiment of the present invention.
【図３】本発明の第三の実施例によるジョセフソン接合
素子の一部を示す断面図。FIG. 3 is a sectional view showing a part of a Josephson junction element according to a third embodiment of the present invention.
【図４】Ａｌ／Ｎｂ二層膜におけるＡｌ表面の中心線平
均粗さの、Ｎｂ表面の中心線平均粗さに対する依存性を
示す説明図。FIG. 4 is an explanatory diagram showing the dependence of the centerline average roughness of the Al surface in the Al / Nb bilayer film on the centerline average roughness of the Nb surface.
【図５】Ａｌ／Ｍｏ二層膜におけるＡｌ表面の中心線平
均粗さの、Ｍｏ表面の中心線平均粗さに対する依存性を
示す説明図。FIG. 5 is an explanatory diagram showing the dependence of the centerline average roughness of the Al surface in the Al / Mo bilayer film on the centerline average roughness of the Mo surface.
【図６】Ａｌ／ＭｏＮｘ二層膜におけるＡｌ表面の中心
線平均粗さの、ＭｏＮｘ表面の中心線平均粗さに対する
依存性を示す説明図。FIG. 6 is an explanatory diagram showing the dependence of the centerline average roughness of the Al surface in the Al / MoNx bilayer film on the centerline average roughness of the MoNx surface.
【図７】本発明の第一の実施例によるジョセフソン接合
素子の温度４.２Ｋ における電圧−電流特性を示す説明
図。FIG. 7 is an explanatory diagram showing a voltage-current characteristic of the Josephson junction device according to the first embodiment of the present invention at a temperature of 4.2K.
１…シリコン基板、２…グランドプレーン、３…平滑化
被覆膜、４…第一層間絶縁膜、５…下部電極、６…トン
ネル障壁層、７…上部電極、８…第二層間絶縁膜、９…
超電導配線。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Ground plane, 3 ... Smoothing coating film, 4 ... First interlayer insulating film, 5 ... Lower electrode, 6 ... Tunnel barrier layer, 7 ... Upper electrode, 8 ... Second interlayer insulating film , 9 ...
Superconducting wiring.
Claims (4)
つ超電導体で成る下部電極と、前記下部電極上に形成さ
れたトンネル障壁層と、前記トンネル障壁層上に延長し
ており前記超電導体で成る上部電極とを有するジョセフ
ソン接合素子において、前記基板と前記下部電極の間に
挟まれた積層膜は、下層が金属膜または窒素を含む金属
膜で成り、上層がアルミニウム膜から成る二層膜を含む
ことを特徴とするジョセフソン接合素子。1. A substrate, a lower electrode formed above the substrate and made of a superconductor, a tunnel barrier layer formed on the lower electrode, and a tunnel barrier layer extending on the tunnel barrier layer. In a Josephson junction device having a body and an upper electrode, a laminated film sandwiched between the substrate and the lower electrode has a lower layer made of a metal film or a metal film containing nitrogen and an upper layer made of an aluminum film. A Josephson junction device including a layer film.
を含む金属膜は、ニオブ膜，ジルコニウム膜，モリブデ
ン膜、及び窒化モリブデン膜から選ばれた薄膜であるジ
ョセフソン接合素子。2. The Josephson junction device according to claim 1, wherein the metal film or the metal film containing nitrogen is a thin film selected from a niobium film, a zirconium film, a molybdenum film, and a molybdenum nitride film.
ウム膜と前記下部電極の間に酸化シリコン膜を有するジ
ョセフソン接合素子。3. The Josephson junction device according to claim 1, further comprising a silicon oxide film between the aluminum film and the lower electrode.
ウム膜は、前記下部電極に直接接触しているジョセフソ
ン接合素子。4. The Josephson junction device according to claim 1, wherein the aluminum film is in direct contact with the lower electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147310A JPH077189A (en) | 1993-06-18 | 1993-06-18 | Josephson junction element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147310A JPH077189A (en) | 1993-06-18 | 1993-06-18 | Josephson junction element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077189A true JPH077189A (en) | 1995-01-10 |
Family
ID=15427307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147310A Pending JPH077189A (en) | 1993-06-18 | 1993-06-18 | Josephson junction element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077189A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148890A (en) * | 2022-05-17 | 2022-10-04 | 南京大学 | Preparation method of niobium-aluminum Josephson junction based on metal mask |
-
1993
- 1993-06-18 JP JP5147310A patent/JPH077189A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148890A (en) * | 2022-05-17 | 2022-10-04 | 南京大学 | Preparation method of niobium-aluminum Josephson junction based on metal mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110392A (en) | Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness | |
| JPH07114236B2 (en) | Wiring structure manufacturing method | |
| US5401530A (en) | Process for fabricating a Josephson device | |
| JPS59138390A (en) | Superconductive switching device | |
| JPH077189A (en) | Josephson junction element | |
| JP3003651B2 (en) | Josephson junction element | |
| JP2646440B2 (en) | Method of manufacturing Josephson junction device | |
| JPH0766462A (en) | Superconducting circuit | |
| JP2535539B2 (en) | Josephson circuit manufacturing method | |
| JPS61181178A (en) | Josephson junction element and manufacture thereof | |
| JPH03263884A (en) | Manufacture of josephson integrated circuit | |
| JPH0322710B2 (en) | ||
| JPS61144892A (en) | Production of josephson integrated circuit | |
| JPS61208879A (en) | Manufacture of josephson integrated circuit | |
| JPS5994481A (en) | Josephson junction device | |
| JPH05198851A (en) | Resistor for josephson integrated circuit and its manufacture | |
| JPH053754B2 (en) | ||
| JPS6256676B2 (en) | ||
| JPH0634417B2 (en) | Method for manufacturing josephson junction device | |
| JPS6396973A (en) | Manufacture of josephson junction element | |
| JPH0766460A (en) | Superconducting circuit | |
| JPS58108739A (en) | Josephson junction device | |
| JPS62183576A (en) | Manufacture of josephson element | |
| JPS61166083A (en) | Manufacture of josephson integrated circuit | |
| JP2003198007A (en) | Method of forming tunnel junction and tunnel junction device |