JPH077151A - Ｍｏｓトランジスタの多層ゲート電極の製造方法 - Google Patents
Ｍｏｓトランジスタの多層ゲート電極の製造方法Info
- Publication number
- JPH077151A JPH077151A JP3173248A JP17324891A JPH077151A JP H077151 A JPH077151 A JP H077151A JP 3173248 A JP3173248 A JP 3173248A JP 17324891 A JP17324891 A JP 17324891A JP H077151 A JPH077151 A JP H077151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion barrier
- substrate
- silicon
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000002019 doping agent Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011247 coating layer Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 16
- 230000009467 reduction Effects 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ドープされたポリシリコン及び金属珪化物を
含む多層ゲート電極の金属珪化物を製造する際ポリシリ
コンのドーパント減少を回避する。 【構成】 ゲート酸化物層３を備えた基板１上に、ドー
プされたポリシリコン構造４ａ、拡散障壁構造５ａ及び
シリコン構造６ａを含む多層構造７を作り、多層構造７
の側面に被覆８を設け、多層構造７を有する基板１上に
金属層１０を設け、熱処理により金属層１０及びシリコ
ン構造６ａから金属珪化物構造１２を作り、拡散障壁構
造５ａはドーパントがポリシリコン構造４ａから金属珪
化物構造１２に拡散するのを阻止する材料から作る。
含む多層ゲート電極の金属珪化物を製造する際ポリシリ
コンのドーパント減少を回避する。 【構成】 ゲート酸化物層３を備えた基板１上に、ドー
プされたポリシリコン構造４ａ、拡散障壁構造５ａ及び
シリコン構造６ａを含む多層構造７を作り、多層構造７
の側面に被覆８を設け、多層構造７を有する基板１上に
金属層１０を設け、熱処理により金属層１０及びシリコ
ン構造６ａから金属珪化物構造１２を作り、拡散障壁構
造５ａはドーパントがポリシリコン構造４ａから金属珪
化物構造１２に拡散するのを阻止する材料から作る。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタの
ドープされたポリシリコン層及び金属珪化物を含む多層
ゲート電極の製造方法に関する。
ドープされたポリシリコン層及び金属珪化物を含む多層
ゲート電極の製造方法に関する。
【０００２】
【従来の技術】ＣＭＯＳ技術においてはゲート及びソー
ス／ドレイン領域を同時に珪化物化することは益々重要
になってきている。その際得られるゲート電極及びソー
ス／ドレイン端子の層抵抗及び接触抵抗の低減はトラン
ジスタ性能の改良に寄与する。サリサイド（ＳＡＬＩＣ
ＩＤＥ：ｓｅｌｆ ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄ
ｅ）工程と称されるこの方法は例えばアルペリン（Ｍ．
Ｅ．Ａｌｐｅｒｉｎ）その他の論文“ＩＥＥＥ Ｔｒａ
ｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ”、ＥＤ−３
２、１４１（１９８５）から公知である。その際金属、
例えばチタンを全面的に、ソース又はドレイン領域の表
面に、並びにゲート酸化物の上方に配置されまたゲート
電極の部分を構成するドープされたポリシリコン構造上
に析出させる。所定の熱処理を行うと、露出しているシ
リコン面、すなわちドープされたポリシリコン構造及び
にソース／ドレイン領域の表面上に珪化物が形成され
る。これに対して酸化物又は窒化物でマスクされた表面
上には未反応の金属がそのまま残る。金属を珪化物に対
して選択的に除去するエッチングにより、金属及び場合
によっては反応生成物を除去する。その結果珪化物化さ
れたゲート電極及びソース／ドレイン端子のみがそのま
ま残る。
ス／ドレイン領域を同時に珪化物化することは益々重要
になってきている。その際得られるゲート電極及びソー
ス／ドレイン端子の層抵抗及び接触抵抗の低減はトラン
ジスタ性能の改良に寄与する。サリサイド（ＳＡＬＩＣ
ＩＤＥ：ｓｅｌｆ ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄ
ｅ）工程と称されるこの方法は例えばアルペリン（Ｍ．
Ｅ．Ａｌｐｅｒｉｎ）その他の論文“ＩＥＥＥ Ｔｒａ
ｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ”、ＥＤ−３
２、１４１（１９８５）から公知である。その際金属、
例えばチタンを全面的に、ソース又はドレイン領域の表
面に、並びにゲート酸化物の上方に配置されまたゲート
電極の部分を構成するドープされたポリシリコン構造上
に析出させる。所定の熱処理を行うと、露出しているシ
リコン面、すなわちドープされたポリシリコン構造及び
にソース／ドレイン領域の表面上に珪化物が形成され
る。これに対して酸化物又は窒化物でマスクされた表面
上には未反応の金属がそのまま残る。金属を珪化物に対
して選択的に除去するエッチングにより、金属及び場合
によっては反応生成物を除去する。その結果珪化物化さ
れたゲート電極及びソース／ドレイン端子のみがそのま
ま残る。
【０００３】この方法の重大な欠点は、熱処理中にドー
パントが減少することである。ドーパントの減少とはド
ーパントがシリコン領域から珪化物中に逆流することを
意味する。この作用はドープされたポリシリコン構造の
場合その迅速な粒界拡散によって特に際だっている。
パントが減少することである。ドーパントの減少とはド
ーパントがシリコン領域から珪化物中に逆流することを
意味する。この作用はドープされたポリシリコン構造の
場合その迅速な粒界拡散によって特に際だっている。
【０００４】ドーパント減少の原因は、珪化物形成と同
時に寄生金属ドーパント反応が生じることにある。この
金属ドーパント反応に際して安定な金属ドーパント化合
物、例えばＴｉＢ2 が形成される。
時に寄生金属ドーパント反応が生じることにある。この
金属ドーパント反応に際して安定な金属ドーパント化合
物、例えばＴｉＢ2 が形成される。
【０００５】ゲート電極の一部を構成するドープされた
ポリシリコン構造中のドーパント濃度が約５×１９19ｃ
ｍ-3以下に低下すると、すなわちドープされたポリシリ
コン構造がこれ以上変化しないドープされたポリシリコ
ンを含むに至った場合、空間電荷帯域がゲート電極中に
生じる。このゲートデプリーションといわれる効果は例
えばウオング（Ｃ．Ｙ．Ｗｏｎｇ）その他の論文、“Ｔ
ｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ ８８”、第２３８〜２４
１頁（１９８８）から公知である。
ポリシリコン構造中のドーパント濃度が約５×１９19ｃ
ｍ-3以下に低下すると、すなわちドープされたポリシリ
コン構造がこれ以上変化しないドープされたポリシリコ
ンを含むに至った場合、空間電荷帯域がゲート電極中に
生じる。このゲートデプリーションといわれる効果は例
えばウオング（Ｃ．Ｙ．Ｗｏｎｇ）その他の論文、“Ｔ
ｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ ８８”、第２３８〜２４
１頁（１９８８）から公知である。
【０００６】チャップマン（Ｒ．Ａ．Ｃｈａｐｍａｎ）
その他の論文、“Ｔｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ ８
８”、第５２〜５５頁（１９８８）から、ドープされた
ポリシリコン構造中でのドーパント減少が飽和ドレイン
電流を減少させることは公知である。この減少は下方限
界値特性を悪化させる。
その他の論文、“Ｔｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ ８
８”、第５２〜５５頁（１９８８）から、ドープされた
ポリシリコン構造中でのドーパント減少が飽和ドレイン
電流を減少させることは公知である。この減少は下方限
界値特性を悪化させる。
【０００７】更にドーパント減少は仕事関数を変化さ
せ、これに伴いカット・オフ電圧を変える。
せ、これに伴いカット・オフ電圧を変える。
【０００８】ハヤシダ（Ｈ．Ｈａｙａｓｈｉｄａ）その
他の論文、“Ｃｏｎｆ．Ｐｒｏｃ．ＶＬＳＩ Ｓｙｍ
ｐ．”、第２９〜３０頁（１９８９）及びダバリ（Ｂ．
Ｄａｖａｒｉ）その他の論文、“Ｔｅｃｈｎ．Ｄｉｇ．
ＩＥＤＭ ８８”、第５６〜５９頁（１９８８）からド
ーパント減少を阻止することを試みた方法が公知であ
る。
他の論文、“Ｃｏｎｆ．Ｐｒｏｃ．ＶＬＳＩ Ｓｙｍ
ｐ．”、第２９〜３０頁（１９８９）及びダバリ（Ｂ．
Ｄａｖａｒｉ）その他の論文、“Ｔｅｃｈｎ．Ｄｉｇ．
ＩＥＤＭ ８８”、第５６〜５９頁（１９８８）からド
ーパント減少を阻止することを試みた方法が公知であ
る。
【０００９】ハヤシダ（Ｈ．Ｈａｙａｓｈｉｄａ）その
他の論文、“Ｃｏｎｆ．Ｐｒｏｃ．ＶＬＳＩ Ｓｙｍ
ｐ．”、第２９〜３０頁（１９８９）から、熱予算を制
限することによってドーパント減少を制御することが公
知である。熱予算の削減はこの処理工程の本質的な縮小
を意味する。しかしこの方法によってはドーパント減少
に関して極く僅かな改良が達成されるに過ぎず、従って
これによりもたらされる処理工程の縮小は適切なものと
は思われない。
他の論文、“Ｃｏｎｆ．Ｐｒｏｃ．ＶＬＳＩ Ｓｙｍ
ｐ．”、第２９〜３０頁（１９８９）から、熱予算を制
限することによってドーパント減少を制御することが公
知である。熱予算の削減はこの処理工程の本質的な縮小
を意味する。しかしこの方法によってはドーパント減少
に関して極く僅かな改良が達成されるに過ぎず、従って
これによりもたらされる処理工程の縮小は適切なものと
は思われない。
【００１０】ダバリ（Ｂ．Ｄａｖａｒｉ）その他の論
文、“Ｔｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ８８”、第５６〜
５９頁（１９８８）からは、珪化物の厚さを削減するこ
とによってドーパント減少を制御することが公知であ
る。しかし珪化物の厚さの削減はゲート電極の導電率を
減少させる。更にこれにより珪化物の熱安定生が悪化す
る［バーメスタ（Ｒ．Ｂｕｒｍｅｓｔｅｒ）その他の論
文、“Ｃｏｎｆ．Ｐｒｏｃ．ＥＳＳＤＥＲＣ ８９”、
第２３３〜２３６頁（Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ
出版、１９８９、Ｅｄｓ．：Ｈｅｕｂｅｒｇｅｒ、Ｒｙ
ｓｓｅｌ、Ｌａｎｇｅ）参照］。
文、“Ｔｅｃｈｎ．Ｄｉｇ．ＩＥＤＭ８８”、第５６〜
５９頁（１９８８）からは、珪化物の厚さを削減するこ
とによってドーパント減少を制御することが公知であ
る。しかし珪化物の厚さの削減はゲート電極の導電率を
減少させる。更にこれにより珪化物の熱安定生が悪化す
る［バーメスタ（Ｒ．Ｂｕｒｍｅｓｔｅｒ）その他の論
文、“Ｃｏｎｆ．Ｐｒｏｃ．ＥＳＳＤＥＲＣ ８９”、
第２３３〜２３６頁（Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ
出版、１９８９、Ｅｄｓ．：Ｈｅｕｂｅｒｇｅｒ、Ｒｙ
ｓｓｅｌ、Ｌａｎｇｅ）参照］。
【００１１】
【発明が解決しようとする課題】従って本発明の目的
は、ポリシリコンのドーパント減少を回避し、同時にサ
リサイド法と両立し得る、ドープされたポリシリコンを
含有するゲート電極の珪化物化法を提供することにあ
る。
は、ポリシリコンのドーパント減少を回避し、同時にサ
リサイド法と両立し得る、ドープされたポリシリコンを
含有するゲート電極の珪化物化法を提供することにあ
る。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
め、本発明によれば、ａ） ゲート酸化物を備えた基板
上で、多層ゲート電極に対し予め設定された箇所に多層
構造を作り、この多層構造が基板上にドープされたポリ
シリコン構造、その上に拡散障壁構造、更にその上にシ
リコン構造を含み、ｂ） 多層構造の側面に側面被覆を
形成し、ｃ） 多層構造を有する基板上に金属層を設
け、ｄ） 熱処理により金属層及びシリコン構造から金
属珪化物構造を作り、ｅ） 拡散障壁構造を、ドーパン
トがポリシリコン構造から金属珪化物構造に拡散するの
を阻止する材料から作ることによりＭＯＳトランジスタ
のドープされたポリシリコン及び金属珪化物を含む多層
ゲート電極を作るものである。
め、本発明によれば、ａ） ゲート酸化物を備えた基板
上で、多層ゲート電極に対し予め設定された箇所に多層
構造を作り、この多層構造が基板上にドープされたポリ
シリコン構造、その上に拡散障壁構造、更にその上にシ
リコン構造を含み、ｂ） 多層構造の側面に側面被覆を
形成し、ｃ） 多層構造を有する基板上に金属層を設
け、ｄ） 熱処理により金属層及びシリコン構造から金
属珪化物構造を作り、ｅ） 拡散障壁構造を、ドーパン
トがポリシリコン構造から金属珪化物構造に拡散するの
を阻止する材料から作ることによりＭＯＳトランジスタ
のドープされたポリシリコン及び金属珪化物を含む多層
ゲート電極を作るものである。
【００１３】本発明方法では金属珪化物構造はシリコン
構造及びその上に配設された金属層から構成される。ド
ープされたポリシリコン構造は拡散障壁構造及びシリコ
ン構造によって金属層から分離されている。ポリシリコ
ン構造から金属層に向かうドーパントの拡散は拡散障壁
構造によって阻止されることから、ドーパント減少の原
因となり得る金属ドーパント反応が熱処理時に生じるこ
とはない。
構造及びその上に配設された金属層から構成される。ド
ープされたポリシリコン構造は拡散障壁構造及びシリコ
ン構造によって金属層から分離されている。ポリシリコ
ン構造から金属層に向かうドーパントの拡散は拡散障壁
構造によって阻止されることから、ドーパント減少の原
因となり得る金属ドーパント反応が熱処理時に生じるこ
とはない。
【００１４】拡散障壁構造用としてはＴｉＮが特に適し
ている。ＴｉＮは良好な導電性及び熱安定性の他に約９
５０℃までの酸化雰囲気中でも十分に良好な障壁作用を
有している。ＴｉＮの析出後例えば５００℃〜７００℃
で又は例えばＲＴＡ（＝ｒａｐｉｄ ｔｈｅｒｍａｌ
ａｎｎｅａｌ）工程で熱処理することによって、ＴｉＮ
の障壁作用は更に改善される。ＴｉＮを拡散障壁構造と
して使用した場合、この材料の良好な熱安定性により慣
用の再酸化、スペーサ技術及びソース／ドレイン熱処理
が可能となる。
ている。ＴｉＮは良好な導電性及び熱安定性の他に約９
５０℃までの酸化雰囲気中でも十分に良好な障壁作用を
有している。ＴｉＮの析出後例えば５００℃〜７００℃
で又は例えばＲＴＡ（＝ｒａｐｉｄ ｔｈｅｒｍａｌ
ａｎｎｅａｌ）工程で熱処理することによって、ＴｉＮ
の障壁作用は更に改善される。ＴｉＮを拡散障壁構造と
して使用した場合、この材料の良好な熱安定性により慣
用の再酸化、スペーサ技術及びソース／ドレイン熱処理
が可能となる。
【００１５】本発明による製造方法は従来のサリサイド
法に対して互換性を有する。サリサイド法の場合金属層
は、同時に多層構造及び、ソース端子及びドレイン端子
用として基板上の予め設定された箇所を被覆するように
設けられる。まずソース及びドレイン領域を注入又は拡
散により、他調整又は自己調整されたマスクを使用して
作る。自己調整マスクとしては多層構造が適している。
次いで熱処理工程で、金属層と接しているソース又はド
レイン領域のシリコン表面と共に先の金属層からソース
又はドレイン端子を形成させる。
法に対して互換性を有する。サリサイド法の場合金属層
は、同時に多層構造及び、ソース端子及びドレイン端子
用として基板上の予め設定された箇所を被覆するように
設けられる。まずソース及びドレイン領域を注入又は拡
散により、他調整又は自己調整されたマスクを使用して
作る。自己調整マスクとしては多層構造が適している。
次いで熱処理工程で、金属層と接しているソース又はド
レイン領域のシリコン表面と共に先の金属層からソース
又はドレイン端子を形成させる。
【００１６】本発明の他の構成は請求項２以下に示され
ている。
ている。
【００１７】ＭＯＳトランジスタに対して、多珪素層、
窒化チタン層及び高融点金属の金属珪化物層からなる多
層ゲート電極を使用することは、特開昭６２−１１１４
６６号公報から公知である。しかしこの公報に記載され
た発明は、ゲート酸化物中にチタンを拡散することによ
りゲート酸化物の破壊を阻止するという課題を解決する
ものである。従ってＭＯＳトランジスタはサリサイド法
では製造されていない。
窒化チタン層及び高融点金属の金属珪化物層からなる多
層ゲート電極を使用することは、特開昭６２−１１１４
６６号公報から公知である。しかしこの公報に記載され
た発明は、ゲート酸化物中にチタンを拡散することによ
りゲート酸化物の破壊を阻止するという課題を解決する
ものである。従ってＭＯＳトランジスタはサリサイド法
では製造されていない。
【００１８】
【実施例】次ぎに本発明を実施例及び図面に基づき詳述
する。
する。
【００１９】例えばシリコンからなる基板中の活性領域
を分離するためのフィールド酸化物領域２を有する基板
１及びゲート酸化物層３上に、ドープされたポリシリコ
ン層４を全面的に析出させる（図１参照）。ドープされ
たポリシリコン層４は例えば厚さ３００ｎｍで、１×１
０20Ｂ／ｃｍ3 をドープして作られる。ドープされたポ
リシリコン層４上に拡散障壁層５を全面的に設ける。拡
散障壁層５は例えばＴｉＮからなり、例えば１０〜４０
ｎｍの厚さを有する。拡散障壁層５上にシリコン被覆層
６を作る。このシリコン被覆層は非晶質か又は多結晶シ
リコンからなる。これは約８０〜１００ｎｍの厚さを有
する。
を分離するためのフィールド酸化物領域２を有する基板
１及びゲート酸化物層３上に、ドープされたポリシリコ
ン層４を全面的に析出させる（図１参照）。ドープされ
たポリシリコン層４は例えば厚さ３００ｎｍで、１×１
０20Ｂ／ｃｍ3 をドープして作られる。ドープされたポ
リシリコン層４上に拡散障壁層５を全面的に設ける。拡
散障壁層５は例えばＴｉＮからなり、例えば１０〜４０
ｎｍの厚さを有する。拡散障壁層５上にシリコン被覆層
６を作る。このシリコン被覆層は非晶質か又は多結晶シ
リコンからなる。これは約８０〜１００ｎｍの厚さを有
する。
【００２０】ドライエッチング法でシリコン被覆層６、
拡散障壁層５、ドープされたポリシリコン層４及びゲー
ト酸化物層３を構造化する（図２参照）。その際ドープ
されたポリシリコン層４からはドープされたポリシリコ
ン構造４ａが、また拡散障壁層５からは拡散障壁構造５
ａが、シリコン被覆層６からはシリコン構造６ａが生
じ、これら全体として多層構造７を構成する。
拡散障壁層５、ドープされたポリシリコン層４及びゲー
ト酸化物層３を構造化する（図２参照）。その際ドープ
されたポリシリコン層４からはドープされたポリシリコ
ン構造４ａが、また拡散障壁層５からは拡散障壁構造５
ａが、シリコン被覆層６からはシリコン構造６ａが生
じ、これら全体として多層構造７を構成する。
【００２１】多層構造７の側面に側面被覆８、いわゆる
スペーサを作る（図３参照）。側面被覆８は例えばＳｉ
Ｏ2からなり、ＳｉＯ2層を等角析出し、引続きＳｉＯ2
層を異方性再エッチングにより作る（詳細には図示され
ていない）。
スペーサを作る（図３参照）。側面被覆８は例えばＳｉ
Ｏ2からなり、ＳｉＯ2層を等角析出し、引続きＳｉＯ2
層を異方性再エッチングにより作る（詳細には図示され
ていない）。
【００２２】側面被覆８を備えた多層構造７及び隣接す
るフィールド酸化物領域２を自己調整マスクとして使用
してソース及びドレイン領域９を、例えば砒素又は硼素
を基板１中に注入することにより作る。フィールド酸化
物領域２、ソース及びドレイン領域９、側面被覆８及び
シリコン構造６ａの表面に金属層１０を全面的に設ける
（図４参照）。この金属層１０は例えばＴｉからなり、
例えば４０〜６０ｎｍの厚さを有する。
るフィールド酸化物領域２を自己調整マスクとして使用
してソース及びドレイン領域９を、例えば砒素又は硼素
を基板１中に注入することにより作る。フィールド酸化
物領域２、ソース及びドレイン領域９、側面被覆８及び
シリコン構造６ａの表面に金属層１０を全面的に設ける
（図４参照）。この金属層１０は例えばＴｉからなり、
例えば４０〜６０ｎｍの厚さを有する。
【００２３】例えば７００℃での熱処理工程で、シリコ
ンと金属層１０との境界面に珪化物が選択的に形成され
る（図５参照）。この境界面はソース及びドレイン領域
９並びにシリコン構造６ａの範囲内にある。シリコン構
造６ａが拡散障壁構造５ａまで完全に珪化物化するのを
保証するため、金属層１０は十分な金属過剰分を提供す
る程度に厚くなければならない。シリコン構造６ａの厚
さが例えば８０ｎｍである場合、例えばＴｉからなる金
属層１０は少なくとも４０ｎｍの厚さを有していなけれ
ばならない。この工程でソース及びドレイン領域９の表
面には金属珪化物からなるソース及びドレイン端子１１
が形成される。シリコン構造６ａは珪化物化により金属
珪化物構造１２に変えられる。金属珪化物構造１２は拡
散障壁構造５ａ及びドープされたポリシリコン構造４ａ
と共に多層ゲート電極１３を形成する。
ンと金属層１０との境界面に珪化物が選択的に形成され
る（図５参照）。この境界面はソース及びドレイン領域
９並びにシリコン構造６ａの範囲内にある。シリコン構
造６ａが拡散障壁構造５ａまで完全に珪化物化するのを
保証するため、金属層１０は十分な金属過剰分を提供す
る程度に厚くなければならない。シリコン構造６ａの厚
さが例えば８０ｎｍである場合、例えばＴｉからなる金
属層１０は少なくとも４０ｎｍの厚さを有していなけれ
ばならない。この工程でソース及びドレイン領域９の表
面には金属珪化物からなるソース及びドレイン端子１１
が形成される。シリコン構造６ａは珪化物化により金属
珪化物構造１２に変えられる。金属珪化物構造１２は拡
散障壁構造５ａ及びドープされたポリシリコン構造４ａ
と共に多層ゲート電極１３を形成する。
【００２４】例えばＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ中で
のエッチング処理により、最終的に金属層１０の未反応
金属及び場合によっては反応生成物を金属珪化物構造１
２及びソース及びドレイン端子１１に対して選択的に除
去する。次の熱処理工程で金属珪化物構造１２及びソー
ス及びドレイン端子１１の金属珪化物は安定相に変えら
れる。その結果図６に示した構造物が得られる。
のエッチング処理により、最終的に金属層１０の未反応
金属及び場合によっては反応生成物を金属珪化物構造１
２及びソース及びドレイン端子１１に対して選択的に除
去する。次の熱処理工程で金属珪化物構造１２及びソー
ス及びドレイン端子１１の金属珪化物は安定相に変えら
れる。その結果図６に示した構造物が得られる。
【００２５】測定により、ＴｉＮからなる拡散障壁構造
の効果を、硼素のドーパント減少に関して示すことがで
きた。すなわちＴｉＮからなる拡散障壁構造を使用した
場合、Ｎ2 中で９００℃で５分間熱処理した後の、ドー
プされたポリシリコン構造中の硼素濃度は、拡散障壁構
造なしでの比較可能のドープされたポリシリコン構造中
の硼素濃度に比べて１桁（すなわち１０倍）高くするこ
とができた。
の効果を、硼素のドーパント減少に関して示すことがで
きた。すなわちＴｉＮからなる拡散障壁構造を使用した
場合、Ｎ2 中で９００℃で５分間熱処理した後の、ドー
プされたポリシリコン構造中の硼素濃度は、拡散障壁構
造なしでの比較可能のドープされたポリシリコン構造中
の硼素濃度に比べて１桁（すなわち１０倍）高くするこ
とができた。
【図１】本発明の実施例の第１工程を示す断面図であ
る。
る。
【図２】本発明の実施例の第２工程を示す断面図であ
る。
る。
【図３】本発明の実施例の第３工程を示す断面図であ
る。
る。
【図４】本発明の実施例の第４工程を示す断面図であ
る。
る。
【図５】本発明の実施例の第５工程を示す断面図であ
る。
る。
【図６】本発明の実施例の第６工程を示す断面図であ
る。
る。
１ 基板 ２ フィールド酸化物領域 ３ ゲート酸化物層 ４ ドープされたポリシリコン層 ４ａ ドープされたポリシリコン構造 ５ 拡散障壁層 ５ａ 拡散障壁構造 ６ シリコン被覆層 ６ａ シリコン構造 ７ 多層構造 ８ 側面被覆 ９ ソース、ドレイン領域 １０ 金属層 １１ ソース、ドレイン端子 １２ 金属珪化物構造 １３ 多層ゲート電極
Claims (7)
- 【請求項１】 ａ） ゲート酸化物（３）を備えた基板
（１）上に、多層ゲート電極（１３）に対し予め設定さ
れた箇所に多層構造（７）を作り、この多層構造が基板
（１）上にドープされたポリシリコン構造（４ａ）、そ
の上に拡散障壁構造（５ａ）、更にその上にシリコン構
造（６ａ）を含み、 ｂ） 多層構造（７）の側面に側面被覆（８）を形成
し、 ｃ） 多層構造（７）を有する基板（１）上に金属層
（１０）を設け、 ｄ） 熱処理により金属層（１０）及びシリコン構造
（６ａ）から金属珪化物構造（１２）を作り、 ｅ） 拡散障壁構造（５ａ）を、ドーパントがポリシリ
コン構造（４ａ）から金属珪化物構造（１２）に拡散す
るのを阻止する材料から作ることを特徴とするＭＯＳト
ランジスタの多層ゲート電極の製造方法。 - 【請求項２】 ポリシリコン構造（７）及び、ソース端
子（１１）及びドレイン端子（１１）に対し基板（１）
上に予め設定された箇所を被覆するように金属層（１
０）を設けることを特徴とする請求項１記載の方法。 - 【請求項３】 金属層（１０）を設ける前に、ソース領
域（９）及びドレイン領域（９）をイオン注入法により
基板（１）内に作り、その際多層構造（７）が注入マス
クとして作用することを特徴とする請求項２記載の方
法。 - 【請求項４】 拡散障壁構造（５ａ）がＴｉＮからなる
ことを特徴とする請求項１ないし３の１つに記載の方
法。 - 【請求項５】 多層構造（７）を、 ａ） 基板（１）上にゲート酸化物層（３）を作り、 ｂ） ゲート酸化物層（３）上にドープされたポリシリ
コン層（４）を設け、 ｃ） ドープされたポリシリコン層（４）上に拡散障壁
構造（５ａ）の材料からなる拡散障壁層（５）を設け、 ｄ） 拡散障壁層（５）上にシリコン被覆層（６）を析
出させ、 ｅ） 写真技術によりシリコン被覆層（６）、拡散障壁
層（５）及びドープされたポリシリコン層（４）を異方
性エッチング処理して多層構造（７）を作ることにより
作ることを特徴とする請求項１ないし４の１つに記載の
方法。 - 【請求項６】 拡散障壁層（５）をＴｉＮから作り、ま
たシリコン被覆層（６）を析出する前に拡散障壁層
（５）を熱処理することを特徴とする請求項５記載の方
法。 - 【請求項７】 側面被覆（８）を作るため、全面にわた
る様な絶縁層を作り、引続きこれから異方性再エッチン
グにより側面被覆（８）を形成することを特徴とする請
求項１ないし６の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4019538.4 | 1990-06-19 | ||
| DE4019538 | 1990-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077151A true JPH077151A (ja) | 1995-01-10 |
Family
ID=6408673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3173248A Pending JPH077151A (ja) | 1990-06-19 | 1991-06-17 | Ｍｏｓトランジスタの多層ゲート電極の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5164333A (ja) |
| EP (1) | EP0463332B1 (ja) |
| JP (1) | JPH077151A (ja) |
| KR (1) | KR920001754A (ja) |
| DE (1) | DE59106892D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012869A (ja) * | 1996-06-20 | 1998-01-16 | Nec Corp | 半導体装置およびその製造方法 |
| KR100897818B1 (ko) * | 2007-06-08 | 2009-05-15 | 주식회사 동부하이텍 | 풀리 실리사이드 실리콘 게이트 및 그의 제조방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283453A (en) * | 1992-10-02 | 1994-02-01 | International Business Machines Corporation | Trench sidewall structure |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| JP2692590B2 (ja) * | 1994-06-29 | 1997-12-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5518958A (en) * | 1994-07-29 | 1996-05-21 | International Business Machines Corporation | Prevention of agglomeration and inversion in a semiconductor polycide process |
| US5449631A (en) * | 1994-07-29 | 1995-09-12 | International Business Machines Corporation | Prevention of agglomeration and inversion in a semiconductor salicide process |
| US5739046A (en) * | 1994-09-30 | 1998-04-14 | United Microelectronics Corporation | Method of making a reliable barrier layer |
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
| US5656519A (en) * | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| US5543362A (en) * | 1995-03-28 | 1996-08-06 | Motorola, Inc. | Process for fabricating refractory-metal silicide layers in a semiconductor device |
| US5604140A (en) * | 1995-05-22 | 1997-02-18 | Lg Semicon, Co. Ltd. | Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same |
| US5861340A (en) * | 1996-02-15 | 1999-01-19 | Intel Corporation | Method of forming a polycide film |
| US5767558A (en) * | 1996-05-10 | 1998-06-16 | Integrated Device Technology, Inc. | Structures for preventing gate oxide degradation |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
| US6001718A (en) * | 1997-09-30 | 1999-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a ternary compound low resistive electrode |
| US6369423B2 (en) | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
| KR100433509B1 (ko) * | 1998-08-21 | 2004-05-31 | 미크론 테크놀로지,인코포레이티드 | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법 |
| US6103607A (en) * | 1998-09-15 | 2000-08-15 | Lucent Technologies | Manufacture of MOSFET devices |
| KR20000043197A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체소자의 게이트전극 형성방법 |
| US6211000B1 (en) * | 1999-01-04 | 2001-04-03 | Advanced Micro Devices | Method of making high performance mosfets having high conductivity gate conductors |
| US6114196A (en) * | 1999-01-11 | 2000-09-05 | United Microelectronics Corp. | Method of fabricating metal-oxide semiconductor transistor |
| US6797601B2 (en) * | 1999-06-11 | 2004-09-28 | Micron Technology, Inc. | Methods for forming wordlines, transistor gates, and conductive interconnects |
| US6730584B2 (en) * | 1999-06-15 | 2004-05-04 | Micron Technology, Inc. | Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures |
| WO2002065523A1 (en) * | 2001-02-12 | 2002-08-22 | Advanced Micro Devices, Inc. | Gate electrode silicidation layer |
| KR100713902B1 (ko) * | 2001-06-28 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7148570B2 (en) * | 2001-08-13 | 2006-12-12 | Sandisk 3D Llc | Low resistivity titanium silicide on heavily doped semiconductor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| DE3314879A1 (de) * | 1983-04-25 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen |
| US4555842A (en) * | 1984-03-19 | 1985-12-03 | At&T Bell Laboratories | Method of fabricating VLSI CMOS devices having complementary threshold voltages |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| JPS62111466A (ja) * | 1985-11-09 | 1987-05-22 | Toshiba Corp | 半導体装置 |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| CA1306072C (en) * | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
| US4897368A (en) * | 1987-05-21 | 1990-01-30 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a polycidegate employing nitrogen/oxygen implantation |
| US4974056A (en) * | 1987-05-22 | 1990-11-27 | International Business Machines Corporation | Stacked metal silicide gate structure with barrier |
-
1991
- 1991-04-29 US US07/692,692 patent/US5164333A/en not_active Expired - Fee Related
- 1991-05-07 EP EP91107433A patent/EP0463332B1/de not_active Expired - Lifetime
- 1991-05-07 DE DE59106892T patent/DE59106892D1/de not_active Expired - Fee Related
- 1991-06-17 JP JP3173248A patent/JPH077151A/ja active Pending
- 1991-06-19 KR KR1019910010174A patent/KR920001754A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012869A (ja) * | 1996-06-20 | 1998-01-16 | Nec Corp | 半導体装置およびその製造方法 |
| KR100897818B1 (ko) * | 2007-06-08 | 2009-05-15 | 주식회사 동부하이텍 | 풀리 실리사이드 실리콘 게이트 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920001754A (ko) | 1992-01-30 |
| US5164333A (en) | 1992-11-17 |
| DE59106892D1 (de) | 1995-12-21 |
| EP0463332B1 (de) | 1995-11-15 |
| EP0463332A1 (de) | 1992-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077151A (ja) | Ｍｏｓトランジスタの多層ゲート電極の製造方法 | |
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| US6297114B1 (en) | Semiconductor device and process and apparatus of fabricating the same | |
| US6312995B1 (en) | MOS transistor with assisted-gates and ultra-shallow “Psuedo” source and drain extensions for ultra-large-scale integration | |
| JP2551127B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| US5963803A (en) | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths | |
| US6730572B2 (en) | Method of forming silicide | |
| US6451693B1 (en) | Double silicide formation in polysicon gate without silicide in source/drain extensions | |
| US5605854A (en) | Integrated Ti-W polycide for deep submicron processing | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| US6380055B2 (en) | Dopant diffusion-retarding barrier region formed within polysilicon gate layer | |
| US6784506B2 (en) | Silicide process using high K-dielectrics | |
| EP0390509B1 (en) | Semi-conductor device and method of manufacturing the same | |
| US6277721B1 (en) | Salicide formation process | |
| US6218276B1 (en) | Silicide encapsulation of polysilicon gate and interconnect | |
| US5824588A (en) | Double spacer salicide MOS process and device | |
| US7320938B2 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US6258682B1 (en) | Method of making ultra shallow junction MOSFET | |
| KR100340974B1 (ko) | 확산층저항의형성방법 | |
| US6025241A (en) | Method of fabricating semiconductor devices with self-aligned silicide | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP2638411B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100353550B1 (ko) | 실리사이드 구조 및 그 형성방법 | |
| US7517780B2 (en) | Method for eliminating polycide voids through nitrogen implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000104 |