JPH0770929B2 - 電流検出増幅器 - Google Patents
電流検出増幅器Info
- Publication number
- JPH0770929B2 JPH0770929B2 JP1255054A JP25505489A JPH0770929B2 JP H0770929 B2 JPH0770929 B2 JP H0770929B2 JP 1255054 A JP1255054 A JP 1255054A JP 25505489 A JP25505489 A JP 25505489A JP H0770929 B2 JPH0770929 B2 JP H0770929B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、広くは電流検出増幅器に関し、より詳しく
は、低い非線形の入力インピーダンスを有すると共に信
号増幅における高度の線形性を有する電流検出増幅器に
関する。本発明はまた、低い入力インピーダンスと差動
利得の高い線形性と大きなコモン・モード・リジェクシ
ョンとを得るための方法に関する。
は、低い非線形の入力インピーダンスを有すると共に信
号増幅における高度の線形性を有する電流検出増幅器に
関する。本発明はまた、低い入力インピーダンスと差動
利得の高い線形性と大きなコモン・モード・リジェクシ
ョンとを得るための方法に関する。
（従来の技術） 絶縁増幅器等のように、絶縁バリアの一方の側にある入
力回路部が、その絶縁バリア他方の側に接続されている
出力回路部の端子との間にDC結合状態を実質的に持たな
いように構成した多種多様な絶縁回路が広く一般的に使
用されており、この場合の絶縁バリアには例えば、絶縁
変圧器、光カプラ、或いは一対の絶縁コンデンサ等が用
いられている。この種の回路は、医療用モニタ装置をは
じめとして、絶縁バリアの一方の側の過渡電圧外乱（特
にコモン・モードの過渡電圧外乱）がそれに対応する過
渡電圧外乱を出力回路に発生させないことが重要とされ
ている、様々な用途を持つものであり、それらの用途の
中には、遠隔温度検出のための工業用プロセス制御回路
等も含まれる。
力回路部が、その絶縁バリア他方の側に接続されている
出力回路部の端子との間にDC結合状態を実質的に持たな
いように構成した多種多様な絶縁回路が広く一般的に使
用されており、この場合の絶縁バリアには例えば、絶縁
変圧器、光カプラ、或いは一対の絶縁コンデンサ等が用
いられている。この種の回路は、医療用モニタ装置をは
じめとして、絶縁バリアの一方の側の過渡電圧外乱（特
にコモン・モードの過渡電圧外乱）がそれに対応する過
渡電圧外乱を出力回路に発生させないことが重要とされ
ている、様々な用途を持つものであり、それらの用途の
中には、遠隔温度検出のための工業用プロセス制御回路
等も含まれる。
（発明が解決しようとする課題） ある種の装置、例えば医療用モニタ装置等においては、
電気外科手術装置等の外乱発生源から発生される過渡電
圧外乱は、1000ボルト／マイクロ秒ものスリュー・レイ
トを持つものであることがある。その種の装置は、周波
数が１メガヘルツで1000ボルトRMS（実効値）もの無線
周波数エネルギを発生することがある。本願の対応米国
出願の譲受け人により最近発表された、各々が１ピコフ
ァラドの一対のコンデンサを絶縁バリアとして使用して
いる絶縁増幅器の幾つかにおいては、ピーク値が10ミリ
アンペアのコモン・モード過渡電流が、その１ピコファ
ラドの絶縁コンデンサを通って出力回路の検出増幅器段
と入力へ流入することがある。この回路はこの電流を高
い信頼性をもって導かねばならぬのみならず、更には、
正確な信号情報（例えば心電図の波形を表わす情報等）
を伝達し続けられるものでなければならない。
電気外科手術装置等の外乱発生源から発生される過渡電
圧外乱は、1000ボルト／マイクロ秒ものスリュー・レイ
トを持つものであることがある。その種の装置は、周波
数が１メガヘルツで1000ボルトRMS（実効値）もの無線
周波数エネルギを発生することがある。本願の対応米国
出願の譲受け人により最近発表された、各々が１ピコフ
ァラドの一対のコンデンサを絶縁バリアとして使用して
いる絶縁増幅器の幾つかにおいては、ピーク値が10ミリ
アンペアのコモン・モード過渡電流が、その１ピコファ
ラドの絶縁コンデンサを通って出力回路の検出増幅器段
と入力へ流入することがある。この回路はこの電流を高
い信頼性をもって導かねばならぬのみならず、更には、
正確な信号情報（例えば心電図の波形を表わす情報等）
を伝達し続けられるものでなければならない。
従って本発明の目的は、大きなコモン・モード入力電流
信号が存在していても、それにかかわらず高度の線形性
を提供する、改良された電流検出増幅器を提供すること
にある。
信号が存在していても、それにかかわらず高度の線形性
を提供する、改良された電流検出増幅器を提供すること
にある。
本発明の更なる目的は、高度の線形性と、良好なコモン
・モード・リジェクションと、損傷をこうむることなく
大きなコモン・モード入力電流を吸収する能力とを備え
た、電流検出増幅器を提供することにある。
・モード・リジェクションと、損傷をこうむることなく
大きなコモン・モード入力電流を吸収する能力とを備え
た、電流検出増幅器を提供することにある。
（課題を達成するための手段） 要約して、且つその実施例に即して述べるならば、本発
明は、第１、第２、第３、及び第４のトランジスタを含
んでいる電流検出増幅器を提供するものである。前記第
１トランジスタのコレクタと前記第２トランジスタのコ
レクタとは、夫々、この電流検出増幅器の第１出力端子
と第２出力端子とに接続されてい。第１負荷抵抗器と第
２負荷抵抗器とが、夫々、この電流検出増幅器の、電源
電圧導体と前記第１出力端子の間と、該電源電圧導体と
前記第２出力端子の間とに接続されている。前記第１ト
ランジスタのエミッタは第１カレント・ミラーの制御入
力に接続されており、この第１カレント・ミラーの出力
は前記第２出力端子に接続されている。この第１カレン
ト・ミラーの制御入力は更にこの電流検出増幅器の第１
入力端子にも接続されている。前記第３トランジスタは
前記第１カレント・ミラーの出力トランジスタとして機
能しており、そのコレクタは前記第２出力端子に接続さ
れ、またそのベースは前記第１入力端子に接続されてい
る。前記第２トランジスタのエミッタは第２カレント・
ミラーの制御入力に接続されている。前記第４トランジ
スタは前記第２カレント・ミラーの出力トランジスタと
して機能しており、このコレクタは前記第２出力端子に
接続されている。この第４トランジスタはそのベースが
前記第２入力端子に接続されている。第１及び第２のダ
イオード接続されたトランジスタが、夫々、前記第１カ
レント・ミラーの制御トランジスタ及び前記第２カレン
ト・ミラーの制御トランジスタとして機能している。
明は、第１、第２、第３、及び第４のトランジスタを含
んでいる電流検出増幅器を提供するものである。前記第
１トランジスタのコレクタと前記第２トランジスタのコ
レクタとは、夫々、この電流検出増幅器の第１出力端子
と第２出力端子とに接続されてい。第１負荷抵抗器と第
２負荷抵抗器とが、夫々、この電流検出増幅器の、電源
電圧導体と前記第１出力端子の間と、該電源電圧導体と
前記第２出力端子の間とに接続されている。前記第１ト
ランジスタのエミッタは第１カレント・ミラーの制御入
力に接続されており、この第１カレント・ミラーの出力
は前記第２出力端子に接続されている。この第１カレン
ト・ミラーの制御入力は更にこの電流検出増幅器の第１
入力端子にも接続されている。前記第３トランジスタは
前記第１カレント・ミラーの出力トランジスタとして機
能しており、そのコレクタは前記第２出力端子に接続さ
れ、またそのベースは前記第１入力端子に接続されてい
る。前記第２トランジスタのエミッタは第２カレント・
ミラーの制御入力に接続されている。前記第４トランジ
スタは前記第２カレント・ミラーの出力トランジスタと
して機能しており、このコレクタは前記第２出力端子に
接続されている。この第４トランジスタはそのベースが
前記第２入力端子に接続されている。第１及び第２のダ
イオード接続されたトランジスタが、夫々、前記第１カ
レント・ミラーの制御トランジスタ及び前記第２カレン
ト・ミラーの制御トランジスタとして機能している。
（作用） 以上に述べた電流検出増幅器は、特にコモン・モード入
力電流が小さい場合には、差動増幅モードにおける線形
増幅特性を提供すると共に、非常に良好なコモン・モー
ド・リジェクション・レシオを提供するものである。こ
の回路は更に、低い入力インピーダンスと広い帯域幅を
も提供するものである。
力電流が小さい場合には、差動増幅モードにおける線形
増幅特性を提供すると共に、非常に良好なコモン・モー
ド・リジェクション・レシオを提供するものである。こ
の回路は更に、低い入力インピーダンスと広い帯域幅を
も提供するものである。
（実施例） 第１図に関して説明すると、電流検出増幅器１は入力導
体２を含んでおり、この入力導体２は、ダイオード12の
アノード、NPNトランジスタ10のベース、並びにNPNトラ
ンジスタ14のエミッタに接続されている。ダイオード12
はダイオード接続されたNPNトランジスタである。ダイ
オード12のカソードは接地されている。トランジスタ10
のエミッタは接地されており、またそのコレクタは導体
４を介してNPNトランジスタ15のコレクタと抵抗器23の
一方の端子とに接続されており、この抵抗器23の他方の
端子はVccに接続されている。
体２を含んでおり、この入力導体２は、ダイオード12の
アノード、NPNトランジスタ10のベース、並びにNPNトラ
ンジスタ14のエミッタに接続されている。ダイオード12
はダイオード接続されたNPNトランジスタである。ダイ
オード12のカソードは接地されている。トランジスタ10
のエミッタは接地されており、またそのコレクタは導体
４を介してNPNトランジスタ15のコレクタと抵抗器23の
一方の端子とに接続されており、この抵抗器23の他方の
端子はVccに接続されている。
トランジスタ14のベースは導体16を介してトランジスタ
15のベースと電流源19の一方の端子とに接続されてお
り、電流源19の他方の端子はVccに接続されている。導
体16は更にダイオード17のアノードにも接続されてお
り、このダイオード17のカソードはダイオード18のアノ
ードに接続されている。ダイオード18のカソードは接地
されている。
15のベースと電流源19の一方の端子とに接続されてお
り、電流源19の他方の端子はVccに接続されている。導
体16は更にダイオード17のアノードにも接続されてお
り、このダイオード17のカソードはダイオード18のアノ
ードに接続されている。ダイオード18のカソードは接地
されている。
トランジスタ14のコレクタは導体５を介して抵抗器22の
一方の端子に接続されており、抵抗器22の他方の端子は
Vccに接続されている。導体５は更にNPNトランジスタ11
のコレクタにも接続されており、トランジスタ11のエミ
ッタは接地されている。
一方の端子に接続されており、抵抗器22の他方の端子は
Vccに接続されている。導体５は更にNPNトランジスタ11
のコレクタにも接続されており、トランジスタ11のエミ
ッタは接地されている。
トランジスタ15のエミッタは入力導体３に接続されてい
る。入力導体３は更にトランジスタ11のベース並びにダ
イオード13のアノードにも接続されており、ダイオード
13のカソードは接地されている。ダイオード13はダイオ
ード接続されたNPNトランジスタであり、またダイオー
ド17及び18も同じくダイオード接続されたNPNトランジ
スタである。
る。入力導体３は更にトランジスタ11のベース並びにダ
イオード13のアノードにも接続されており、ダイオード
13のカソードは接地されている。ダイオード13はダイオ
ード接続されたNPNトランジスタであり、またダイオー
ド17及び18も同じくダイオード接続されたNPNトランジ
スタである。
典型的な構成例においては、入力端子２及び３は、夫々
絶縁コンデンサ25と26の各一方の端子に接続されること
になる。コンデンサ25の他方の端子は導体27に接続され
ている。絶縁コンデンサ26の他方の端子は端子28に接続
されている。電流ΔIIN1が、絶縁バリア・コンデンサ25
を通って入力導体２へ流れるようになっている。同様に
して、電流ΔIIN2が、端子28から絶縁バリア・コンデン
サ26を通って導体３へ流れるようになっている。
絶縁コンデンサ25と26の各一方の端子に接続されること
になる。コンデンサ25の他方の端子は導体27に接続され
ている。絶縁コンデンサ26の他方の端子は端子28に接続
されている。電流ΔIIN1が、絶縁バリア・コンデンサ25
を通って入力導体２へ流れるようになっている。同様に
して、電流ΔIIN2が、端子28から絶縁バリア・コンデン
サ26を通って導体３へ流れるようになっている。
この電流検出増幅器１が絶縁増幅器として使用される場
合には、導体27と28の上のコモン・モード電圧が、10キ
ロボルト／マイクロ秒ないしそれ以上の大きな速度で増
減することがあり得る。もしそれが起こったならば、そ
のコモン・モード過渡電圧の持続期間中に、10ミリアン
ペアもの大きさの値のΔIIN1がとΔIIN2のコモン・モー
ド電流が発生することがあり得る。
合には、導体27と28の上のコモン・モード電圧が、10キ
ロボルト／マイクロ秒ないしそれ以上の大きな速度で増
減することがあり得る。もしそれが起こったならば、そ
のコモン・モード過渡電圧の持続期間中に、10ミリアン
ペアもの大きさの値のΔIIN1がとΔIIN2のコモン・モー
ド電流が発生することがあり得る。
第１図の電流検出増幅器の動作については、コンピュー
タ上でのそのシミュレーションを行った。その結果判明
したところに拠れば、この電流検出増幅器は、10ミリア
ンペアまでの大きなコモン・モード入力電流が生じてい
る間にも、差動入力信号（ΔIIN1とΔIIN2との間の電流
差に等しい）に対する、極めて高度の線形性を有する小
信号応答特性を提供すると共に、更には、良好なレベル
とコモン・モード・リジェクションをも提供するもので
ある。また、それらの応答特性とコモン・モード・リジ
ェクションとはいずれも、＋５ボルトの「シングル・レ
ール」式の電源電圧Vccを用いて動作させてい間に得ら
れるものである。
タ上でのそのシミュレーションを行った。その結果判明
したところに拠れば、この電流検出増幅器は、10ミリア
ンペアまでの大きなコモン・モード入力電流が生じてい
る間にも、差動入力信号（ΔIIN1とΔIIN2との間の電流
差に等しい）に対する、極めて高度の線形性を有する小
信号応答特性を提供すると共に、更には、良好なレベル
とコモン・モード・リジェクションをも提供するもので
ある。また、それらの応答特性とコモン・モード・リジ
ェクションとはいずれも、＋５ボルトの「シングル・レ
ール」式の電源電圧Vccを用いて動作させてい間に得ら
れるものである。
第１図の電流検出増幅器の動作を理解するためには、先
ず最初に、「小信号」即ちAC動作について考察するのが
良い。小信号動作を理解するために、導体２及び３にお
けるコモン・モード入力電流がゼロであると仮定するこ
とにする。ΔIIN1はダイオード12とトランジスタ14との
間に分配されるが、そのわけは、トランジスタ10のベー
ス電流が無視し得る程度に小さいからである。便宜上、
定電流源19並びにダイオード17と18には１ミリアンペア
の電流I0が流れているものと仮定する。その場合、節点
16におけるインピーダンスは約52オームであり、なぜな
らば、ダイオード17と18の各々の順方向抵抗の値は（k
T）/qI0であり、これは26オームだからである。便宜
上、更に、トランジスタ14及びダイオード12を流れる電
流が0.5ミリアンペアであって、トランジスタ14のエミ
ッタ抵抗の抵抗値が52オーム、ダイオード12の抵抗値が
52オームであると仮定することによる。抵抗器22と23の
各々の抵抗値は300オームであると仮定する。更には、
トランジスタ15及びダイオード13には0.5ミリアンペア
の電流が流れているものと仮定する。
ず最初に、「小信号」即ちAC動作について考察するのが
良い。小信号動作を理解するために、導体２及び３にお
けるコモン・モード入力電流がゼロであると仮定するこ
とにする。ΔIIN1はダイオード12とトランジスタ14との
間に分配されるが、そのわけは、トランジスタ10のベー
ス電流が無視し得る程度に小さいからである。便宜上、
定電流源19並びにダイオード17と18には１ミリアンペア
の電流I0が流れているものと仮定する。その場合、節点
16におけるインピーダンスは約52オームであり、なぜな
らば、ダイオード17と18の各々の順方向抵抗の値は（k
T）/qI0であり、これは26オームだからである。便宜
上、更に、トランジスタ14及びダイオード12を流れる電
流が0.5ミリアンペアであって、トランジスタ14のエミ
ッタ抵抗の抵抗値が52オーム、ダイオード12の抵抗値が
52オームであると仮定することによる。抵抗器22と23の
各々の抵抗値は300オームであると仮定する。更には、
トランジスタ15及びダイオード13には0.5ミリアンペア
の電流が流れているものと仮定する。
増分電流ΔIIN1がどのように分配されるかを理解するた
めには、ΔIIN1を電流源31で代置した、第２図のAC等価
回路について説明するのが良いと思われる。抵抗器14A
はトランジスタ14のエミッタ抵抗reを表わしており、抵
抗器12Aはダイオード12の順方向抵抗を表わしている。
それらの抵抗値は各々52オームであるため、増分電流Δ
IIN1はトランジスタ14のエミッタと、ダイオード12のア
ノードとへ等分して分配されることが分る。（トランジ
スタ10のベース電流は無視することができるからであ
る）。
めには、ΔIIN1を電流源31で代置した、第２図のAC等価
回路について説明するのが良いと思われる。抵抗器14A
はトランジスタ14のエミッタ抵抗reを表わしており、抵
抗器12Aはダイオード12の順方向抵抗を表わしている。
それらの抵抗値は各々52オームであるため、増分電流Δ
IIN1はトランジスタ14のエミッタと、ダイオード12のア
ノードとへ等分して分配されることが分る。（トランジ
スタ10のベース電流は無視することができるからであ
る）。
ダイオード12のエミッタ面積とトランジスタ10のエミッ
タ面積とが等面積であるとすると、ダイオード12はカレ
ント・ミラーの制御トランジスタとして機能し、またト
ランジスタ10はカレント・ミラーの出力トランジスタと
して機能することになる。同様にして、ダイオード13
は、もう１つのカレント・ミラーの制御トランジスタと
して機能し、またトランジスタ11はそのカレント・ミラ
ーの出力トランジスタして機能している。トランジスタ
10、11、14、及び15のエミッタ面積と、ダイオード接続
されたトランジスタ12及び13のエミッタ面積とが、全て
互いに等しい場合には、入力電力ΔIIN1のために、電流
I1はこの入力電流ΔIIN1の２分の１だけ減少させられ、
また電流ID1はこの入力電流ΔIIN1の２分の１だけ増加
させられることになる。これに応答して、電流I3がΔI
IN1の２分の１だけ増加することになる。
タ面積とが等面積であるとすると、ダイオード12はカレ
ント・ミラーの制御トランジスタとして機能し、またト
ランジスタ10はカレント・ミラーの出力トランジスタと
して機能することになる。同様にして、ダイオード13
は、もう１つのカレント・ミラーの制御トランジスタと
して機能し、またトランジスタ11はそのカレント・ミラ
ーの出力トランジスタして機能している。トランジスタ
10、11、14、及び15のエミッタ面積と、ダイオード接続
されたトランジスタ12及び13のエミッタ面積とが、全て
互いに等しい場合には、入力電力ΔIIN1のために、電流
I1はこの入力電流ΔIIN1の２分の１だけ減少させられ、
また電流ID1はこの入力電流ΔIIN1の２分の１だけ増加
させられることになる。これに応答して、電流I3がΔI
IN1の２分の１だけ増加することになる。
差分入力電流について説明すると、ΔIIN2はΔIIN1と振
幅が同一で極性が逆の電流である。トランジスタ11とダ
イオード13も同じくカレント・ミラーとして機能してい
るため、電流ΔIIN2がダイオード13のアノードから流れ
出ることによって、I4はこのΔIIN2の２分の１に等しい
電流の分だけ減少し、また、I2はこのΔIIN2の２分の１
の電流の分だけ増加する。I3の増加とI2の増加とによっ
て、導体４の電圧V2が低下させられる。また、I1とI4の
減少によって電圧V1が上昇させられる。カレント・ミラ
ー・トランジスタ10と11とが交叉接続されている結果、
差動動作の伝達関数は線形関数となっている。
幅が同一で極性が逆の電流である。トランジスタ11とダ
イオード13も同じくカレント・ミラーとして機能してい
るため、電流ΔIIN2がダイオード13のアノードから流れ
出ることによって、I4はこのΔIIN2の２分の１に等しい
電流の分だけ減少し、また、I2はこのΔIIN2の２分の１
の電流の分だけ増加する。I3の増加とI2の増加とによっ
て、導体４の電圧V2が低下させられる。また、I1とI4の
減少によって電圧V1が上昇させられる。カレント・ミラ
ー・トランジスタ10と11とが交叉接続されている結果、
差動動作の伝達関数は線形関数となっている。
以上の、差分入力電流に関する第１図の回路の動作につ
いての解析は、トランジスタ14及び15のベースに印加さ
れている導体16上のバイアス電圧V0が、次の式で与えら
れることを示すものである。
いての解析は、トランジスタ14及び15のベースに印加さ
れている導体16上のバイアス電圧V0が、次の式で与えら
れることを示すものである。
この式（１）は、単にダイオード17と18の夫々の両端子
間の電圧降下を加え合せた和を表わしているに過ぎな
い。これと同じ大きさの電圧V0が、トランジスタ14のベ
ース−エミッタ間接合とダイオード12とを接続したその
両端間に生じており、それは以下の式で表わされる。
間の電圧降下を加え合せた和を表わしているに過ぎな
い。これと同じ大きさの電圧V0が、トランジスタ14のベ
ース−エミッタ間接合とダイオード12とを接続したその
両端間に生じており、それは以下の式で表わされる。
この式（２）において、第１項はトランジスタ14の、エ
ミッタに対するベースの電圧を表わしており、第２項は
ダイオード12の両端子間の順方向電圧降下を表わしてい
る。
ミッタに対するベースの電圧を表わしており、第２項は
ダイオード12の両端子間の順方向電圧降下を表わしてい
る。
式（１）及び式（２）の夫々の右辺を等式化することに
より、次の式が得られる。
より、次の式が得られる。
この式（３）の左辺の真数部分を自乗してにそれを同式
の右辺真数部分と等式化し、更に同類項をまとめること
により次の式が得られる。
の右辺真数部分と等式化し、更に同類項をまとめること
により次の式が得られる。
（４） I1 2＋I1ΔIIN1−I0 2＝０ この式（４）の二次方程式の解を求めることにより以下
の式が得られる。
の式が得られる。
既に説明したように、トランジスタ10は電流I1とΔIIN1
との和を制御電流とするカレント・ミラーの出力トラン
ジスタとして機能している。従って、電流I3は次の式で
与えられる。
との和を制御電流とするカレント・ミラーの出力トラン
ジスタとして機能している。従って、電流I3は次の式で
与えられる。
（６） I3＝α（I1＋ΔIIN1） この式（６）のI1に式（５）を代入することにより次の
式が得られる。
式が得られる。
第１図の回路は完全に対称形であるため、電流I2につい
ての式は、ΔIIN1がΔIIN2に替えられる他は、電流I1に
ついての式と全く同一である。従って次の式が得られ
る。
ての式は、ΔIIN1がΔIIN2に替えられる他は、電流I1に
ついての式と全く同一である。従って次の式が得られ
る。
更にまた、これも対称性ゆえに、電流I4についての式
は、ΔIIN1の替わりにΔIIN2が用いられることを除いて
電流I3についての式と全く同一となり、従って次の式が
得られる。
は、ΔIIN1の替わりにΔIIN2が用いられることを除いて
電流I3についての式と全く同一となり、従って次の式が
得られる。
電圧V1は、単に、抵抗Ｒにトランジスタ14のコレクタを
流れる電流と電流I4との和を乗じた積を、電圧Vccから
減じたものに等しい。トランジスタ14のエミッタ電流は
I1であるから、電圧V1は次の式で表わされる。
流れる電流と電流I4との和を乗じた積を、電圧Vccから
減じたものに等しい。トランジスタ14のエミッタ電流は
I1であるから、電圧V1は次の式で表わされる。
（９） V1＝Vcc−（αI1＋I4）Ｒ 同様にして電圧V2を表わす式も、I1の替わりI2、またI4
の替わりにI3が用いられることを除いてはV1を表わす式
と同一であり、従って次の式が得られる。
の替わりにI3が用いられることを除いてはV1を表わす式
と同一であり、従って次の式が得られる。
（10） V2＝Vcc−（αI2＋I3）Ｒ 第１図の回路の差動利得RDIFFは、次の式により定義さ
れる。
れる。
この式（11）へ、式（９）と式（10）とを代入すること
によって次の式が得られる。
によって次の式が得られる。
更にこの式において、I1には式（５）を、I2には式
（７）を、I3には式（6.1）を、I4には式（８）を夫々
代入することにより、次の式が得られる。
（７）を、I3には式（6.1）を、I4には式（８）を夫々
代入することにより、次の式が得られる。
（13） RDIFF＝αＲ 第4A図は、第１図の回路における、VIN1、VIN2、Δ
IIN1、ΔIIN2、I1、I2、I3、I4、V1、及びV2の夫々の波
形を示している。第4A図の場合には、図示されているよ
うなVIN1及びVIN2の波形によって、VIN1からVIN2を減じ
た差分入力電圧が発生されており、それにより、端子27
と28との間に６ボルトの差分パルスが発生されている。
この結果生じた、絶縁コンデンサ25及び26を流れる電流
パルスが、ΔIIN1が及びΔIIN2の波形として示されてい
る。これらの電流パルス波形においては、VIN1ないしV
IN2の各々の立上りエッジによって、持続時間が６ナノ
秒で大きさが0.5ミリアンペアのパルスが発生されてお
り、一方、VIN1ないしVIN2の各々の立下りエッジによっ
て、持続時間が６ナノ秒で大きさが0.5ミリアンペアの
負の方向のパルスが発生されている。
IIN1、ΔIIN2、I1、I2、I3、I4、V1、及びV2の夫々の波
形を示している。第4A図の場合には、図示されているよ
うなVIN1及びVIN2の波形によって、VIN1からVIN2を減じ
た差分入力電圧が発生されており、それにより、端子27
と28との間に６ボルトの差分パルスが発生されている。
この結果生じた、絶縁コンデンサ25及び26を流れる電流
パルスが、ΔIIN1が及びΔIIN2の波形として示されてい
る。これらの電流パルス波形においては、VIN1ないしV
IN2の各々の立上りエッジによって、持続時間が６ナノ
秒で大きさが0.5ミリアンペアのパルスが発生されてお
り、一方、VIN1ないしVIN2の各々の立下りエッジによっ
て、持続時間が６ナノ秒で大きさが0.5ミリアンペアの
負の方向のパルスが発生されている。
I1の波形は、0.5ミリアンペアの中間レベル41から0.3ミ
リアンペアのレベルへと降下する負の電流パルス40を示
している。また、ΔIIN1の第２番目のパルス４によっ
て、正の方向へ変化する電流パルス42が発生されてお
り、このときI1の波形は0.5ミリアンペアから0.8ミリア
ンペアへ変化している。これらのパルス40とパルス42の
振幅が異なっているのは、トランジスタ10と14、並びに
ダイオード接続されたトランジスタ12の特性が非線形で
あることに起因している。
リアンペアのレベルへと降下する負の電流パルス40を示
している。また、ΔIIN1の第２番目のパルス４によっ
て、正の方向へ変化する電流パルス42が発生されてお
り、このときI1の波形は0.5ミリアンペアから0.8ミリア
ンペアへ変化している。これらのパルス40とパルス42の
振幅が異なっているのは、トランジスタ10と14、並びに
ダイオード接続されたトランジスタ12の特性が非線形で
あることに起因している。
同様にして、第4A図のI2の波形は、ΔIIN2波形の電流パ
ルス45に応答して発生する、正の方向へ変化する電流パ
ルス44を示している。この電流パルス44は、ΔIIN2の電
流パルス47に応答して発生する負の方向へ変化するパル
ス46より振幅が大きい。
ルス45に応答して発生する、正の方向へ変化する電流パ
ルス44を示している。この電流パルス44は、ΔIIN2の電
流パルス47に応答して発生する負の方向へ変化するパル
ス46より振幅が大きい。
以上の結果生じるI3とI4の波形は、互いに逆方向の、振
幅の等しくないパルスを含むものとなっている。I3のパ
ルス48は0.5ミリアンペアから0.8ミリアンペアへ変化す
るパルスであり、またパルス49は0.5ミリアンペアから
0.3ミリアンペアへ降下するパルスである。I4の電流パ
ルス50は0.5ミリアンペアから0.3ミリアンペアへ降下す
るパルスであり、またパルス51は、0.8ミリアンペアま
で上昇するパルスである。V1のパルス52はVccマイナス
１ボルトから、Vccマイナス0.6ボルトへと上昇するパル
スである（ここでは、Vccは＋5.0ボルト、Ｒは1000オー
ムである）。V1のパルス53は、Vccマイナス１ボルトか
らVccマイナス1.6ボルトへ降下するパルスである。V2の
パルス54はVccマイナス1.0ボルトからVccマイナス1.6ボ
ルトへ降下するパルスであり、またパルス55は、Vccマ
イナス1.0ボルトからVccマイナス0.6ボルトまで上昇す
るパルスである。
幅の等しくないパルスを含むものとなっている。I3のパ
ルス48は0.5ミリアンペアから0.8ミリアンペアへ変化す
るパルスであり、またパルス49は0.5ミリアンペアから
0.3ミリアンペアへ降下するパルスである。I4の電流パ
ルス50は0.5ミリアンペアから0.3ミリアンペアへ降下す
るパルスであり、またパルス51は、0.8ミリアンペアま
で上昇するパルスである。V1のパルス52はVccマイナス
１ボルトから、Vccマイナス0.6ボルトへと上昇するパル
スである（ここでは、Vccは＋5.0ボルト、Ｒは1000オー
ムである）。V1のパルス53は、Vccマイナス１ボルトか
らVccマイナス1.6ボルトへ降下するパルスである。V2の
パルス54はVccマイナス1.0ボルトからVccマイナス1.6ボ
ルトへ降下するパルスであり、またパルス55は、Vccマ
イナス1.0ボルトからVccマイナス0.6ボルトまで上昇す
るパルスである。
差分出力電圧の値はV1マイナスV2であり、これは、パル
ス52と54に関しては＋1.0ボルトに等しく、またパルス5
3と55に関しては−1.0ボルトに等しい。従って、種々の
内部電流が互いに大きさが異なり方向が逆であるにもか
かわらず、差動出力電圧パルスは振幅が互いに等しい逆
方向のパルスとなっている。
ス52と54に関しては＋1.0ボルトに等しく、またパルス5
3と55に関しては−1.0ボルトに等しい。従って、種々の
内部電流が互いに大きさが異なり方向が逆であるにもか
かわらず、差動出力電圧パルスは振幅が互いに等しい逆
方向のパルスとなっている。
第4B図は、第4A図に示されているものと同じ電圧及び電
流を示すものであるが、ただし、第4A図のVIN1及びVIN2
の３ボルトの差動信号が、500ボルト／マイクロ秒の上
昇速度を持つコモン・コード過渡入力電圧の上に重ね合
されているという点が異なっている。更に詳細に説明す
ると、第4B図においては、３ボルトのVIN1パルス60が、
500ボルト／マイクロ秒で上昇して行くコモン・モード
過渡電圧62の上に重ね合されていると共に、−３ボルト
のVIN2パルス61も、同じくそのコモン・モード過渡入力
電圧62の上に重ね合されている。ΔIIN1とΔIIN2の波形
は第4A図に示されているものと同様であるが、ただし第
4B図では、それら電流パルスΔIIN1とΔIIN2の双方が、
引用符号63で示されている0.5ミリアンペアのレベルの
上に重ね合されている点が異なっている。
流を示すものであるが、ただし、第4A図のVIN1及びVIN2
の３ボルトの差動信号が、500ボルト／マイクロ秒の上
昇速度を持つコモン・コード過渡入力電圧の上に重ね合
されているという点が異なっている。更に詳細に説明す
ると、第4B図においては、３ボルトのVIN1パルス60が、
500ボルト／マイクロ秒で上昇して行くコモン・モード
過渡電圧62の上に重ね合されていると共に、−３ボルト
のVIN2パルス61も、同じくそのコモン・モード過渡入力
電圧62の上に重ね合されている。ΔIIN1とΔIIN2の波形
は第4A図に示されているものと同様であるが、ただし第
4B図では、それら電流パルスΔIIN1とΔIIN2の双方が、
引用符号63で示されている0.5ミリアンペアのレベルの
上に重ね合されている点が異なっている。
以上の結果として生じる負方向のI1パルスは0.3ミリア
ンペアから0.2ミリアンペアへと変化するパルスとなっ
ており、また、このI1の正方向パルスは0.3ミリアンペ
アから0.5ミリアンペアと変化するパルスとなってい
る。これらのI1のパルスは第4B図では第4A図のものより
振幅が小さくなっているが、それは、0.5ミリアンペア
のコモン・モード電流がこの電流検出増幅器の入力イン
ピーダンスreを減少させているからであり、そのことに
よって、第4A図と比較して第4B図のI1パルスの方が小さ
くなっている。同様にして、I2の正方向パルスは0.3ミ
リアンペアから0.5ミリアンペアへ変化するパルスとな
っており、またI2の負方向パルスは0.3ミリアンペアか
ら0.2ミリアンペアへ変化するパルスとなっている。I3
の波形の上値、中間値、及び下値は、夫々1.2ミリアン
ペア、0.8ミリアンペア、及び0.5ミリアンペアとなって
いる。I4の波形の上値、中間値、及び下値もそれらと同
じ値となっている。V1とV2の波形は、第4A図に示されて
いるレベルから下方へ0.1ボルトだけシフトされた波形
となっているが、V1からV2を減じた差分出力電圧は第4A
図と4B図とで全く同一となっている。即ち第4B図では、
両差動入力電圧は、500ボルト／マイクロ秒で上昇する
コモン・モード過渡電圧62の上に重ね合されているが、
その事実にかかわらず、差分出力電圧は同一となってい
るのである。
ンペアから0.2ミリアンペアへと変化するパルスとなっ
ており、また、このI1の正方向パルスは0.3ミリアンペ
アから0.5ミリアンペアと変化するパルスとなってい
る。これらのI1のパルスは第4B図では第4A図のものより
振幅が小さくなっているが、それは、0.5ミリアンペア
のコモン・モード電流がこの電流検出増幅器の入力イン
ピーダンスreを減少させているからであり、そのことに
よって、第4A図と比較して第4B図のI1パルスの方が小さ
くなっている。同様にして、I2の正方向パルスは0.3ミ
リアンペアから0.5ミリアンペアへ変化するパルスとな
っており、またI2の負方向パルスは0.3ミリアンペアか
ら0.2ミリアンペアへ変化するパルスとなっている。I3
の波形の上値、中間値、及び下値は、夫々1.2ミリアン
ペア、0.8ミリアンペア、及び0.5ミリアンペアとなって
いる。I4の波形の上値、中間値、及び下値もそれらと同
じ値となっている。V1とV2の波形は、第4A図に示されて
いるレベルから下方へ0.1ボルトだけシフトされた波形
となっているが、V1からV2を減じた差分出力電圧は第4A
図と4B図とで全く同一となっている。即ち第4B図では、
両差動入力電圧は、500ボルト／マイクロ秒で上昇する
コモン・モード過渡電圧62の上に重ね合されているが、
その事実にかかわらず、差分出力電圧は同一となってい
るのである。
従って、電流検出増幅器１の小信号動作における利得
は、抵抗器22と23のいずれもがＲという抵抗値を持つと
き、αＲに等しい。ダイオード12及び13の抵抗値が等し
い非線形性を有することを考えるならば、この利得の線
形性は瞳目すべきものがある。
は、抵抗器22と23のいずれもがＲという抵抗値を持つと
き、αＲに等しい。ダイオード12及び13の抵抗値が等し
い非線形性を有することを考えるならば、この利得の線
形性は瞳目すべきものがある。
入力導体２と３の大きなコモン・モード電流に対して応
答する際の、電流検出増幅器１の内部動作をより容易に
理解するために、各々がΔIIN（common mode）に等し
い、大きな値のΔIIN1とそれに等しい値のΔIIN2とが、
導体２及び３を流れているものと仮定することにする。
この場合、この回路は入力導体２と３とに関して対称形
であるため、V1とV2の双方は互いに同方向へ同じ大きさ
の振幅で変化することになる。いずれのトランジスタも
コモン・モード入力電流ΔIIN（common mode）によって
そのトランジスタの飽和領域へ追い込まれることのない
ようにこの回路が設計されている限りは、第２図の等価
回路はトランジスタ12及び14から成る回路を正確に等価
表示しており、またこれと同じ等価回路によってトラン
ジスタ15及びダイオード13を等価表示することができ
る。ΔIIN（common mode）の入力によりV1はある量だけ
増加しようとするが、しかしながら、ΔIIN（common mo
de）とR1との積に極めて近い量だけ増加しようとするの
ではなく、なぜならば、ダイオード12の順方向抵抗の抵
抗値がΔIIN（common mode）に逆比例するからである。
答する際の、電流検出増幅器１の内部動作をより容易に
理解するために、各々がΔIIN（common mode）に等し
い、大きな値のΔIIN1とそれに等しい値のΔIIN2とが、
導体２及び３を流れているものと仮定することにする。
この場合、この回路は入力導体２と３とに関して対称形
であるため、V1とV2の双方は互いに同方向へ同じ大きさ
の振幅で変化することになる。いずれのトランジスタも
コモン・モード入力電流ΔIIN（common mode）によって
そのトランジスタの飽和領域へ追い込まれることのない
ようにこの回路が設計されている限りは、第２図の等価
回路はトランジスタ12及び14から成る回路を正確に等価
表示しており、またこれと同じ等価回路によってトラン
ジスタ15及びダイオード13を等価表示することができ
る。ΔIIN（common mode）の入力によりV1はある量だけ
増加しようとするが、しかしながら、ΔIIN（common mo
de）とR1との積に極めて近い量だけ増加しようとするの
ではなく、なぜならば、ダイオード12の順方向抵抗の抵
抗値がΔIIN（common mode）に逆比例するからである。
第１図の回路のコモン・モード利得RCOM MODEは、次の
式で定義される。
式で定義される。
ここで、ΔIIN（common mode）＝ΔIIN1 ＝ΔIIN2 である。
この場合、第１図では回路が完全に対称形であることか
ら、V1とV2の双方は互いに等しい値を持つことになり、
従って式（14）は、一方の出力電圧、例えばV1について
だけ式を立てれば良い。式（14）の分子は、１）ΔIIN1
及びΔIIN2が０であるときのV1の値と、２）ΔIIN1及び
ΔIIN2が共にΔIIN（common mode）であるときのV1の
値、以上の２つの値の間の差を表わしている。V1に式
（９）を代入すると次の式が得られる。
ら、V1とV2の双方は互いに等しい値を持つことになり、
従って式（14）は、一方の出力電圧、例えばV1について
だけ式を立てれば良い。式（14）の分子は、１）ΔIIN1
及びΔIIN2が０であるときのV1の値と、２）ΔIIN1及び
ΔIIN2が共にΔIIN（common mode）であるときのV1の
値、以上の２つの値の間の差を表わしている。V1に式
（９）を代入すると次の式が得られる。
I1とI4に、夫々、式（５）と式（８）とを代入すること
により次の式が得られる。
により次の式が得られる。
ここで、ΔIIN1＝ΔIIN2 ＝ΔIIN（common mode） である。
コモン・モード・リジェクション・レシオCMRRは次の式
により定義することができる。
により定義することができる。
第4B図は、第１図の電流検出増幅器へコモン・モード入
力がある場合の、第4A図の波形を示している。
力がある場合の、第4A図の波形を示している。
式（17）へ、ΔIIN1の様々な値を、I0に対する割合の形
で代入することによって、ΔIIN（common mode）が0.1I
0より小さいときにはCMRRは40を超える高い値を持つこ
とが分る。
で代入することによって、ΔIIN（common mode）が0.1I
0より小さいときにはCMRRは40を超える高い値を持つこ
とが分る。
第５図は、シミュレーションにより得られた第１図の回
路のCMRR（コモン・モード・リジェクション・レシオ）
を、ΔIIN1とI0との比の値の関数として示している。こ
のCMRRはコモン・モード入力電流が小さな値のときには
極めて高い値を持つことが同図から分る。
路のCMRR（コモン・モード・リジェクション・レシオ）
を、ΔIIN1とI0との比の値の関数として示している。こ
のCMRRはコモン・モード入力電流が小さな値のときには
極めて高い値を持つことが同図から分る。
第１図の回路では、その電圧対電流の差動利得が線形性
を有しており、しかもそのコモン・モード・リジェクシ
ョンがかなりの大きさのものとなっているが、これは極
めて驚嘆すべきことであると考えられる。
を有しており、しかもそのコモン・モード・リジェクシ
ョンがかなりの大きさのものとなっているが、これは極
めて驚嘆すべきことであると考えられる。
第１図の回路の差動利得は、抵抗の値Ｒを変更すること
によっても、或いは、種々のトランジスタやダイオード
接続されたトランジスタのエミッタ面積比を調節するこ
とによっても、調整することができる。例えば、ダイオ
ード12及び13のエミッタ面積をトランジスタ10及び11の
エミッタ面積の２倍の面積とすることにより、回路全体
の利得はR/2になる。この場合、トランジスタ10並びに1
1を流れる静止時電流はI0/2となり、そのため過渡コモ
ン・モード入力電流によってバイアス用の導体16に生じ
る外乱はより小さくなり、しかもこの導体は52オームと
いう小さなインピーダンスを介して接地されている。
によっても、或いは、種々のトランジスタやダイオード
接続されたトランジスタのエミッタ面積比を調節するこ
とによっても、調整することができる。例えば、ダイオ
ード12及び13のエミッタ面積をトランジスタ10及び11の
エミッタ面積の２倍の面積とすることにより、回路全体
の利得はR/2になる。この場合、トランジスタ10並びに1
1を流れる静止時電流はI0/2となり、そのため過渡コモ
ン・モード入力電流によってバイアス用の導体16に生じ
る外乱はより小さくなり、しかもこの導体は52オームと
いう小さなインピーダンスを介して接地されている。
以上に説明した電流検出増幅器では、その入力インピー
ダンスが、順方向バイアスされているベース−エミッタ
接合のインピーダンスと等しくなっている。このインピ
ーダンスは、コモン・モード電流が端子２及び３に流入
している場合であっても、また、入力端子２及び３から
流出している場合であっても、そのコモン・モード電流
の振幅が増大するにつれて減少する。即ち、コモン・モ
ード電流が端子２及び３に流入している場合には、ダイ
オード12と13を流れる電流が増加するために、それらの
ダイオードのインピーダンスが減少する。また、コモン
・モード電流が端子２及び３から流出している場合に
は、トランジスタ14及び15のエミッタ−ベース接合を流
れる電流が増加するために、それらのトランジスタのエ
ミッタ・インピーダンスが低下するのである。
ダンスが、順方向バイアスされているベース−エミッタ
接合のインピーダンスと等しくなっている。このインピ
ーダンスは、コモン・モード電流が端子２及び３に流入
している場合であっても、また、入力端子２及び３から
流出している場合であっても、そのコモン・モード電流
の振幅が増大するにつれて減少する。即ち、コモン・モ
ード電流が端子２及び３に流入している場合には、ダイ
オード12と13を流れる電流が増加するために、それらの
ダイオードのインピーダンスが減少する。また、コモン
・モード電流が端子２及び３から流出している場合に
は、トランジスタ14及び15のエミッタ−ベース接合を流
れる電流が増加するために、それらのトランジスタのエ
ミッタ・インピーダンスが低下するのである。
第１図の回路の更なる利点は、入力導体２及び３の漂遊
容量が電流信号を分路して減衰させてしまうことがない
点にあり、それは、その容量性インピーダンスが、トラ
ンジスタ14の小さなエミッタ抵抗とダイオード12の小さ
な順方向抵抗とが並列に接続された抵抗の値と比較し
て、大きなインピーダンスとなっているからである。帯
域幅は、Ｒの値が小さいときには、略々αの帯域幅（即
ち10メガヘルツ以上）となることを期待できる。Ｒの値
が更に大きい場合には、帯域幅はＲと出力部の節点にお
ける容量とによって形成される極点がその限界となる。
容量が電流信号を分路して減衰させてしまうことがない
点にあり、それは、その容量性インピーダンスが、トラ
ンジスタ14の小さなエミッタ抵抗とダイオード12の小さ
な順方向抵抗とが並列に接続された抵抗の値と比較し
て、大きなインピーダンスとなっているからである。帯
域幅は、Ｒの値が小さいときには、略々αの帯域幅（即
ち10メガヘルツ以上）となることを期待できる。Ｒの値
が更に大きい場合には、帯域幅はＲと出力部の節点にお
ける容量とによって形成される極点がその限界となる。
コモン・モード入力電流と差動入力電流とについての以
上の解析は、以上に説明した増分電流ΔIIN1並びにΔI
IN2がDC電流であっても、同じように成り立つことに注
意されたい。用途によっては、絶縁バリア・コンデンサ
25と26を、抵抗器、光カプラ、或いはその他の電流伝達
素子に替えることも可能である。
上の解析は、以上に説明した増分電流ΔIIN1並びにΔI
IN2がDC電流であっても、同じように成り立つことに注
意されたい。用途によっては、絶縁バリア・コンデンサ
25と26を、抵抗器、光カプラ、或いはその他の電流伝達
素子に替えることも可能である。
第１図は、本発明の実施例の回路図である。 第２図は、第１図の回路の入力段の小信号等価回路図で
あり、第１図の回路の動作を理解を助けるための図であ
る。 第３図は、バイポーラ・トランジスタに替えて電界効果
トランジスタを使用していることを除いては第１図の実
施例と同様の構造の実施例の、回路図である。 第4A図及び第4B図は、第１図の回路の動作の説明を助け
るための、種々の波形を示すタイミング・ダイアグラム
である。 第５図は、第１図の回路の、I0に対するΔIIN1の比の値
に対する、コモン・モード・リジェクション・レシオの
値のグラフである。 尚、図中、 １……電流検出増幅器、 ２、３……絶縁コンデンサ（絶縁バリア）、 ４……出力導体（第２出力端子）、 ５……出力導体（第１出力端子）、 10……第３トランジスタ（第１カレント・ミラーの出力
トランジスタ）、 11……第４トランジスタ（第２カレント・ミラーの出力
トランジスタ）、 12……ダイオード（ダイオード接続されたトランジスタ
であって第１カレント・ミラーの制御トランジスタ）、 13……ダイオード（ダイオード接続されたトランジスタ
であって第２カレント・ミラーの制御トランジスタ）、 14……第１トランジスタ、 15……第２トランジスタ、 16……導体、 17、18……ダイオード、 19……定電流源、 22、23……負荷抵抗器、 27……入力導体（第１入力端子）、 28……入力導体（第２入力端子）。
あり、第１図の回路の動作を理解を助けるための図であ
る。 第３図は、バイポーラ・トランジスタに替えて電界効果
トランジスタを使用していることを除いては第１図の実
施例と同様の構造の実施例の、回路図である。 第4A図及び第4B図は、第１図の回路の動作の説明を助け
るための、種々の波形を示すタイミング・ダイアグラム
である。 第５図は、第１図の回路の、I0に対するΔIIN1の比の値
に対する、コモン・モード・リジェクション・レシオの
値のグラフである。 尚、図中、 １……電流検出増幅器、 ２、３……絶縁コンデンサ（絶縁バリア）、 ４……出力導体（第２出力端子）、 ５……出力導体（第１出力端子）、 10……第３トランジスタ（第１カレント・ミラーの出力
トランジスタ）、 11……第４トランジスタ（第２カレント・ミラーの出力
トランジスタ）、 12……ダイオード（ダイオード接続されたトランジスタ
であって第１カレント・ミラーの制御トランジスタ）、 13……ダイオード（ダイオード接続されたトランジスタ
であって第２カレント・ミラーの制御トランジスタ）、 14……第１トランジスタ、 15……第２トランジスタ、 16……導体、 17、18……ダイオード、 19……定電流源、 22、23……負荷抵抗器、 27……入力導体（第１入力端子）、 28……入力導体（第２入力端子）。
Claims (7)
- 【請求項１】第１入力端子（２）及び第２入力端子
（３）と第１出力端子（５）及び第２出力端子（４）と
を有する電流検出増幅器であって、 ａ） バイアス電圧（V0）を発生するためのバイアス電
圧回路と、 ｂ） そのベースが前記バイアス電圧を受取るように接
続され、そのコレクタが前記第１出力端子に接続され、
そのエミッタが前記第１入力端子に接続された第１のト
ランジスタ（14）と、 ｃ） そのベースが前記バイアス電圧を受取るように接
続され、そのコレクタが前記第２出力端子に接続され、
そのエミッタが前記第２入力端子に接続された第２のト
ランジスタ（15）と、 ｄ） 前記第１トランジスタのコレクタと前記第２トラ
ンジスタのコレクタとに夫々接続された第１の負荷デバ
イス（22）及び第２の負荷デバイス（23）と、 ｅ） 前記第１入力端子から第１の入力電流（ID1）を
受取るための制御端子と、前記第２出力端子に接続され
た出力端子とを有する第１のカレント・ミラー（12,1
0）と、 ｆ） 前記第２入力端子から第２の入力電流（ID2）を
受取るための制御端子と、前記第１出力端子に接続され
た出力端子とを有する第２のカレント・ミラー（13,1
1）と、 を含んでいること、を特徴とする電流検出増幅器。 - 【請求項２】前記第１トランジスタ及び前記第２トラン
ジスタがバイポーラ・トランジスタであり、更に、前記
第１カレント・ミラーが、前記第１入力端子と第１の基
準電圧導体との間に接続された制御トランジスタ（12）
と、そのベースが前記第１入力端子に接続され、そのエ
ミッタが前記第１基準電圧導体に接続され、そのコレク
タが前記第２出力端子に接続された出力トランジスタ
（10）とを含んでおり、更に、前記第２カレント・ミラ
ーが、前記第２入力端子に接続された制御トランジスタ
（13）と、そのエミッタが前記第１基準電圧導体に接続
され、そのベースが前記第２入力端子に接続され、その
コレクタが前記第１出力端子に接続された出力トランジ
スタ（11）とを含んでいること、を特徴とする請求項１
記載の電流検出増幅器。 - 【請求項３】前記バイアス電圧回路が、第１の端子に接
続された電流源（19）と、そのアノードが前記第１端子
に接続された第１のダイオード（17）と、そのアノード
が前記第１ダイオードのカソードに接続され、そのカソ
ードが前記第１基準電圧導体に接続された第２のダイオ
ード（18）とを含んでいること、を特徴とする請求項２
記載の電流検出増幅器。 - 【請求項４】前記第１入力端子と前記第２入力端子とに
夫々接続された第１絶縁コンデンサ（25）と第２絶縁コ
ンデンサ（26）とを更に含み、前記第１入力電流と前記
第２入力電流とが、夫々前記第１絶縁コンデンサを流れ
る増分電流と前記第２絶縁コンデンサを流れる増分電流
とであること、を特徴とする請求項３記載の電流検出増
幅器。 - 【請求項５】前記第１絶縁コンデンサと前記第２絶縁コ
ンデンサとが、各々、約１ピコファラドの容量を有する
こと、を特徴とする請求項４記載の電流検出増幅器。 - 【請求項６】電流検出増幅器であって、 ａ） 第１トランジスタ（14）及び第２トランジスタ
（15）と、 ｂ） 夫々前記第１トランジスタのコレクタと前記第２
トランジスタのコレクタとに交叉接続された出力導体
（5,4）を有する第１カレント・ミラー回路（12,10）及
び第２カレント・ミラー回路（13,11）と、 ｃ） 前記第１トランジスタのベースと前記第２トラン
ジスタのベースとへ共通バイアス電圧を印加するための
手段（17,18,19）と、 ｄ） 夫々前記第１トランジスタのコレクタと前記第２
トランジスタのコレクタとに接続された第１負荷デバイ
ス（22）及び第２負荷デバイス（23）と、 ｅ） 前記第１トランジスタのエミッタと前記第２トラ
ンジスタのエミッタとを、夫々、前記第２カレント・ミ
ラー回路の制御入力（３）と前記第１カレント・ミラー
回路の制御入力（２）とに接続するための手段と、 を含んでいること、特徴とする電流検出増幅器。 - 【請求項７】電流検出増幅器において、低い入力インピ
ーダンスと、差動利得の高度の線形性と、１より大きい
コモン・モード・リジェクション・レシオとを得る方法
であって、 ａ） 第１トランジスタ（14）のベースと第２トランジ
スタ（15）のベースとへバイアス電圧を印加するステッ
プと、 ｂ） その電流値に差がある第１入力電流（ΔIIN1）と
第２入力電流（ΔIIN2）とを、第１カレント・ミラー回
路（12,10）の制御入力と第２カレント・ミラー回路（1
3,11）の制御入力とへ入力させるステップと、 ｃ） 前記第１トランジスタのエミッタと前記第２トラ
ンジスタのエミッタとから、夫々前記第１カレント・ミ
ラー回路の前記制御入力と前記第２カレント・ミラー回
路の前記制御入力とへ、夫々第１電流（I1）と第２電流
（I2）とを導くステップと、 ｄ） 前記第１カレント・ミラー回路の出力と前記第２
カレント・ミラー回路の出力とに、夫々第３電流（I3）
と第４電流（I4）とを発生させるステップと、 ｅ） 前記第１電流と前記第４電流とを第１負荷デバイ
ス（22）に流すことによって第１出力電圧（V1）を発生
させ、且つ、前記第２電流と前記第３電流とを第２負荷
デバイス（23）に流すことによって第２出力電圧（V2）
を発生させるステップ、 を含んでいること、を特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US252394 | 1988-09-30 | ||
| US07/252,394 US4887047A (en) | 1988-09-30 | 1988-09-30 | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143602A JPH02143602A (ja) | 1990-06-01 |
| JPH0770929B2 true JPH0770929B2 (ja) | 1995-07-31 |
Family
ID=22955832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1255054A Expired - Lifetime JPH0770929B2 (ja) | 1988-09-30 | 1989-09-29 | 電流検出増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4887047A (ja) |
| JP (1) | JPH0770929B2 (ja) |
| DE (1) | DE3932616A1 (ja) |
| FR (1) | FR2637427A1 (ja) |
| GB (1) | GB2223905B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
| US5565815A (en) * | 1993-12-17 | 1996-10-15 | Imp, Inc. | Current amplifier having a fully differential output without a d.c. bias and applications thereof |
| US5666086A (en) * | 1993-12-17 | 1997-09-09 | Imp, Inc. | Filter circuit employing a current amplifier having a fully differential output without a D.C. bias |
| US5691658A (en) * | 1994-05-24 | 1997-11-25 | Imp, Inc. | Current mode amplifier, rectifier and multi-function circuit |
| GB2321736B (en) * | 1997-01-30 | 2001-04-11 | Motorola Ltd | Sense amplifier circuit |
| US5801556A (en) * | 1997-02-11 | 1998-09-01 | Hughes Electronics | Low voltage CMOS FPA interface |
| EP0893880B8 (de) * | 1997-07-22 | 2004-03-03 | Infineon Technologies AG | Verstärkerstufe mit konstanter Eingangsimpedanz |
| US6100758A (en) * | 1998-12-09 | 2000-08-08 | Ericsson Inc. | Low noise resistively matched amplifier |
| US6316969B1 (en) * | 1999-02-26 | 2001-11-13 | Micron Technology, Inc. | Differential receivers in a CMOS process |
| US6518906B2 (en) * | 2000-07-25 | 2003-02-11 | Agere Systems Guardian Corp. | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage |
| JP4265865B2 (ja) * | 2000-09-14 | 2009-05-20 | 富士通マイクロエレクトロニクス株式会社 | 能動負荷回路 |
| EP1213825B1 (en) * | 2000-11-17 | 2010-01-20 | Texas Instruments Incorporated | Full-wave rectifier |
| WO2003085821A1 (en) * | 2002-04-08 | 2003-10-16 | Koninklijke Philips Electronics N.V. | A differential amplifier |
| CN100472958C (zh) * | 2003-04-04 | 2009-03-25 | Nxp股份有限公司 | 线性放大器 |
| US7927329B2 (en) * | 2006-09-28 | 2011-04-19 | Covidien Ag | Temperature sensing return electrode pad |
| US8080007B2 (en) | 2007-05-07 | 2011-12-20 | Tyco Healthcare Group Lp | Capacitive electrosurgical return pad with contact quality monitoring |
| US8100898B2 (en) | 2007-08-01 | 2012-01-24 | Tyco Healthcare Group Lp | System and method for return electrode monitoring |
| KR101682375B1 (ko) * | 2010-07-12 | 2016-12-07 | 삼성전자주식회사 | 구동 증폭기 |
| KR101722093B1 (ko) * | 2010-08-13 | 2017-04-03 | 삼성전자주식회사 | 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746512A (en) * | 1980-09-03 | 1982-03-17 | Mitsubishi Electric Corp | Amplifying circuit |
| JPS57206104A (en) * | 1981-06-15 | 1982-12-17 | Mitsubishi Electric Corp | Voltage amplifying circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7105838A (ja) * | 1971-04-29 | 1972-10-31 | ||
| US3760194A (en) * | 1972-01-31 | 1973-09-18 | Advanced Mamory Systems | High speed sense amplifier |
| US3931583A (en) * | 1972-05-30 | 1976-01-06 | Tektronix, Inc. | Wideband differential amplifier |
| US4156283A (en) * | 1972-05-30 | 1979-05-22 | Tektronix, Inc. | Multiplier circuit |
| US3848139A (en) * | 1973-09-14 | 1974-11-12 | Fairchild Camera Instr Co | High-gain comparator circuit |
| DE2804064C3 (de) * | 1978-01-31 | 1985-12-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verstärkerschaltungsanordnung für aperiodische Signale |
| US4163950A (en) * | 1978-03-01 | 1979-08-07 | Tektronix, Inc. | Isolating differential amplifier |
| US4456887A (en) * | 1980-09-25 | 1984-06-26 | Pioneer Electronic Corporation | Differential amplifier |
| US4390848A (en) * | 1981-02-12 | 1983-06-28 | Signetics | Linear transconductance amplifier |
| JPS59103409A (ja) * | 1982-12-03 | 1984-06-14 | Toshiba Corp | カレントミラ−回路 |
| US4528517A (en) * | 1983-02-07 | 1985-07-09 | Tektronix, Inc. | Overdrive thermal distortion compensation for a Quinn cascomp amplifier |
-
1988
- 1988-09-30 US US07/252,394 patent/US4887047A/en not_active Expired - Lifetime
-
1989
- 1989-09-26 GB GB8921701A patent/GB2223905B/en not_active Expired - Fee Related
- 1989-09-29 DE DE3932616A patent/DE3932616A1/de not_active Withdrawn
- 1989-09-29 FR FR8912772A patent/FR2637427A1/fr active Pending
- 1989-09-29 JP JP1255054A patent/JPH0770929B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746512A (en) * | 1980-09-03 | 1982-03-17 | Mitsubishi Electric Corp | Amplifying circuit |
| JPS57206104A (en) * | 1981-06-15 | 1982-12-17 | Mitsubishi Electric Corp | Voltage amplifying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143602A (ja) | 1990-06-01 |
| FR2637427A1 (fr) | 1990-04-06 |
| GB2223905A (en) | 1990-04-18 |
| US4887047A (en) | 1989-12-12 |
| GB2223905B (en) | 1992-12-23 |
| GB8921701D0 (en) | 1989-11-08 |
| DE3932616A1 (de) | 1990-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770929B2 (ja) | 電流検出増幅器 | |
| US4109214A (en) | Unbalanced-to-balanced signal converter circuit | |
| US4366446A (en) | Feedback linearization of cascode amplifier configurations | |
| KR950000432B1 (ko) | 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기 | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| JPH033961B2 (ja) | ||
| US6262628B1 (en) | Differential amplifier circuit | |
| US4013973A (en) | Amplifier arrangement | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US5880639A (en) | Amplification circuit | |
| US4904951A (en) | Method and circuit for reducing effects of distributed capacitance associated with large thin film resistors | |
| US7307477B2 (en) | Apparatus and method for affecting operation of a signal treating device | |
| JPH0590851A (ja) | 差動増幅器付き集積回路装置 | |
| JPS62289003A (ja) | ラインドライバ設計方法および集積回路トランシーバ | |
| US4366445A (en) | Floating NPN current mirror | |
| EP1230730B1 (en) | Amplifier with improved, high precision, high speed and low power consumption architecture | |
| US4224556A (en) | Drive circuit for electrostatic deflection type cathode-ray tube | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPS61157015A (ja) | 可変利得増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| TW202127792A (zh) | 線性放大器 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| Wadsworth | The performance and applications of a new current conveyor integrated circuit | |
| Steck et al. | A versatile building-block for high-speed current-mode analog ICs |