JPH0760931B2 - 配線基板およびそのはんだ付け方法 - Google Patents
配線基板およびそのはんだ付け方法Info
- Publication number
- JPH0760931B2 JPH0760931B2 JP42593A JP42593A JPH0760931B2 JP H0760931 B2 JPH0760931 B2 JP H0760931B2 JP 42593 A JP42593 A JP 42593A JP 42593 A JP42593 A JP 42593A JP H0760931 B2 JPH0760931 B2 JP H0760931B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring board
- pad
- printed wiring
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線基板およびそのはん
だ付け方法、特に、リード間隔の狭い電子部品の実装用
の配線基板およびそのはんだ付け方法に関する。
だ付け方法、特に、リード間隔の狭い電子部品の実装用
の配線基板およびそのはんだ付け方法に関する。
【０００２】
【従来の技術】従来の配線基板におけるＱｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅなどの半導体パッケージのリード
を接続する電極パッド８は、図３（ａ）のように、同じ
長さの電極パッド８を横一列に配列したものが最も一般
的である。また、そのはんだ付けにおいては、図３
（ｂ）のように、クリームはんだ９を電極パッド８の形
状に合わせて個別印刷し、その後、パッケージを搭載
し、リフロー炉などに通してはんだ付けする方法が一般
的である。しかし、実装の高密度化の要求が高まり、パ
ッケージのリードの狭ピッチ化が進むにつれ、印刷が難
しくなってきており、図３（ｃ）のようにクリームはん
だ10を各電極パッド８を横切る一文字に印刷する方法も
使われている。パッド配列の点では、図４のように、電
極パッド11を千鳥状に配置した（例えば、実開平2-1226
7 号公報）配線基板が提案されている。この場合、電極
パッド11間の隣接部が少なく、電極パッド毎の個別印刷
が容易になる。
ａｔ Ｐａｃｋａｇｅなどの半導体パッケージのリード
を接続する電極パッド８は、図３（ａ）のように、同じ
長さの電極パッド８を横一列に配列したものが最も一般
的である。また、そのはんだ付けにおいては、図３
（ｂ）のように、クリームはんだ９を電極パッド８の形
状に合わせて個別印刷し、その後、パッケージを搭載
し、リフロー炉などに通してはんだ付けする方法が一般
的である。しかし、実装の高密度化の要求が高まり、パ
ッケージのリードの狭ピッチ化が進むにつれ、印刷が難
しくなってきており、図３（ｃ）のようにクリームはん
だ10を各電極パッド８を横切る一文字に印刷する方法も
使われている。パッド配列の点では、図４のように、電
極パッド11を千鳥状に配置した（例えば、実開平2-1226
7 号公報）配線基板が提案されている。この場合、電極
パッド11間の隣接部が少なく、電極パッド毎の個別印刷
が容易になる。
【０００３】次に、従来のはんだ付け方法を、図３
（ｃ）のクリームはんだ10を各電極パッド８を横切る一
文字に印刷する場合を例にとり説明する。まず、配線基
板の電極パッド８上にクリームはんだ10を一文字状に塗
布し（図５（ａ））、電子部品のリード13をクリームは
んだ10が印刷された電極パッド８上に位置合わせして搭
載後（図５（ｂ））、リフロー炉等を用いて加熱処理す
ることにより、溶融したはんだ14は電極パッド８、およ
びリード13に濡れ拡がり接合状態が形成される（図５
（ｃ））。ここで、印刷されたクリームはんだ10の量
や、溶融したはんだ14の電極パッド８へのぬれ性、リフ
ロー条件等が十分適切でない場合は、リード13間にはん
だ14がつながったまま残るブリッジ12という不良が生じ
る。
（ｃ）のクリームはんだ10を各電極パッド８を横切る一
文字に印刷する場合を例にとり説明する。まず、配線基
板の電極パッド８上にクリームはんだ10を一文字状に塗
布し（図５（ａ））、電子部品のリード13をクリームは
んだ10が印刷された電極パッド８上に位置合わせして搭
載後（図５（ｂ））、リフロー炉等を用いて加熱処理す
ることにより、溶融したはんだ14は電極パッド８、およ
びリード13に濡れ拡がり接合状態が形成される（図５
（ｃ））。ここで、印刷されたクリームはんだ10の量
や、溶融したはんだ14の電極パッド８へのぬれ性、リフ
ロー条件等が十分適切でない場合は、リード13間にはん
だ14がつながったまま残るブリッジ12という不良が生じ
る。
【０００４】
【発明が解決しようとする課題】上述した従来の配線基
板およびそのはんだ付け方法は、以下のような欠点があ
った。
板およびそのはんだ付け方法は、以下のような欠点があ
った。
【０００５】横一列に配列した電極パッドでクリームは
んだを個別に印刷する場合（図３（ｂ））、特に、ピッ
チが狭くなると印刷が難しくなるため、印刷精度のバラ
つきにより、リフロー後にブリッジが起きたり、印刷量
が少なすぎるため十分な接合が得られないいわゆる未は
んだが発生する。また、リード搭載時に印刷したはんだ
が崩れ、隣接したパッドとつながってしまい、リフロー
後にブリッジとなる不良も起きやすい。
んだを個別に印刷する場合（図３（ｂ））、特に、ピッ
チが狭くなると印刷が難しくなるため、印刷精度のバラ
つきにより、リフロー後にブリッジが起きたり、印刷量
が少なすぎるため十分な接合が得られないいわゆる未は
んだが発生する。また、リード搭載時に印刷したはんだ
が崩れ、隣接したパッドとつながってしまい、リフロー
後にブリッジとなる不良も起きやすい。
【０００６】横一列に配列した電極パッドにクリームは
んだを一文字状で印刷する場合（図３（ｃ））、印刷は
容易になるが、元々パッド間をつないでクリームはんだ
を印刷するので、ブリッジは個別印刷より起きやすい。
このため、つながったはんだが切れやすいように、パッ
ド間に樹脂等を高く盛り上げるなど、特殊な技術が必要
となる。
んだを一文字状で印刷する場合（図３（ｃ））、印刷は
容易になるが、元々パッド間をつないでクリームはんだ
を印刷するので、ブリッジは個別印刷より起きやすい。
このため、つながったはんだが切れやすいように、パッ
ド間に樹脂等を高く盛り上げるなど、特殊な技術が必要
となる。
【０００７】図４のようにパッドを千鳥状にする場合、
搭載するパッケージのリードを電極パッドに合わせて千
鳥状にする必要があり、これはリード形成の制御が難し
くなるとともに、コストアップの原因にもなる。
搭載するパッケージのリードを電極パッドに合わせて千
鳥状にする必要があり、これはリード形成の制御が難し
くなるとともに、コストアップの原因にもなる。
【０００８】
【課題を解決するための手段】本発明の配線基板は、直
線状の電極パッドと電極パッドの片端の近傍に配置され
た電極パッドより長さが短いダミーパッドとからなるパ
ッド対が、複数個並列かつ交互に向きを変えて、同一方
向のパッド対のダミーパッドを通る直線が反対方向のパ
ッド対の電極パッドの端部を通るように配置されたパッ
ド列を有する。
線状の電極パッドと電極パッドの片端の近傍に配置され
た電極パッドより長さが短いダミーパッドとからなるパ
ッド対が、複数個並列かつ交互に向きを変えて、同一方
向のパッド対のダミーパッドを通る直線が反対方向のパ
ッド対の電極パッドの端部を通るように配置されたパッ
ド列を有する。
【０００９】また、本発明のはんだ付け方法は、上記配
線基板のダミーパッド上を通るパッド列の両端に一文字
状にクリームはんだを印刷した後、電極パッド上に電子
部品のリードが載るように搭載し、その後加熱して、電
極パッドと電子部品のリードのはんだ付けを行なうこと
によって構成される。
線基板のダミーパッド上を通るパッド列の両端に一文字
状にクリームはんだを印刷した後、電極パッド上に電子
部品のリードが載るように搭載し、その後加熱して、電
極パッドと電子部品のリードのはんだ付けを行なうこと
によって構成される。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）は、本発明の配線基板の一実施
例の斜視図である。直線状の電極パッド２と電極パッド
２の片端の近傍に配置された電極パッド２より長さが短
いダミーパッド３とがパッド対となり、複数個並列かつ
交互に向きを変えて配置される。ここで、片側のダミー
パッドを通る直線ＡまたはＢは、反対方向を向いたパッ
ド対の電極パッド２の端部を通る必要がある。本実施例
では、交互に配置されたパッド対の両端が揃うように配
置した。
例の斜視図である。直線状の電極パッド２と電極パッド
２の片端の近傍に配置された電極パッド２より長さが短
いダミーパッド３とがパッド対となり、複数個並列かつ
交互に向きを変えて配置される。ここで、片側のダミー
パッドを通る直線ＡまたはＢは、反対方向を向いたパッ
ド対の電極パッド２の端部を通る必要がある。本実施例
では、交互に配置されたパッド対の両端が揃うように配
置した。
【００１２】図１（ｂ）〜（ｄ）は、本発明のはんだ付
け方法の一実施例を工程順に示す斜視図である。まず、
上記で説明した配線基板（図１（ａ））に、ダミーパッ
ド３及び電極パッド２の端部を通るようにパッド列の両
端にクリームはんだ４を一文字状に印刷し（図１
（ｂ））、電極パッド２上に電子部品のリード５を位置
合わせして搭載し（図１（ｃ））、その後リフロー炉に
よって加熱して、電極パッド２と電子部品のリード５の
はんだ付けを行ない、接合状態を形成した（図１
（ｄ））。
け方法の一実施例を工程順に示す斜視図である。まず、
上記で説明した配線基板（図１（ａ））に、ダミーパッ
ド３及び電極パッド２の端部を通るようにパッド列の両
端にクリームはんだ４を一文字状に印刷し（図１
（ｂ））、電極パッド２上に電子部品のリード５を位置
合わせして搭載し（図１（ｃ））、その後リフロー炉に
よって加熱して、電極パッド２と電子部品のリード５の
はんだ付けを行ない、接合状態を形成した（図１
（ｄ））。
【００１３】次に、図２（ａ）〜（ｃ）は、本実施例の
リフロー過程におけるクリームはんだ４の動きを詳細に
説明するための平面図である。なお、説明の簡略化のた
めリード５は省略した図を示す。パッド列の両端に印刷
されたクリームはんだ４は（図２（ａ））加熱すること
によって溶融し、はんだ６が隣接する電極パッド２及び
ダミーパッド３にそれぞれ濡れ拡がる（図２（ｂ））。
このときダミーパッド３は、電極パッド２よりも濡れ面
積が小さいため、表面張力の作用ではんだ６は電極パッ
ド２に引き寄せられ、電極パッド２とダミーパッド３間
のはんだ６は非常に切れやすくなる。従って、従来によ
うな電極パッド間のはんだの塊によるブリッジが起きに
くい。また、１つの電極パッド２にはんだ６が多く引き
寄せられて、はんだ量が不均一になるということがな
く、各電極パッド２に均一にはんだ６が供給される。
リフロー過程におけるクリームはんだ４の動きを詳細に
説明するための平面図である。なお、説明の簡略化のた
めリード５は省略した図を示す。パッド列の両端に印刷
されたクリームはんだ４は（図２（ａ））加熱すること
によって溶融し、はんだ６が隣接する電極パッド２及び
ダミーパッド３にそれぞれ濡れ拡がる（図２（ｂ））。
このときダミーパッド３は、電極パッド２よりも濡れ面
積が小さいため、表面張力の作用ではんだ６は電極パッ
ド２に引き寄せられ、電極パッド２とダミーパッド３間
のはんだ６は非常に切れやすくなる。従って、従来によ
うな電極パッド間のはんだの塊によるブリッジが起きに
くい。また、１つの電極パッド２にはんだ６が多く引き
寄せられて、はんだ量が不均一になるということがな
く、各電極パッド２に均一にはんだ６が供給される。
【００１４】また、ダミーパッド３が存在することによ
って、溶融はんだ６がつながったまま電極パッド２の長
手方向へ移動して、隣接する電極パッド２の間でブリッ
ジが発生するのを防止できる。更に、互いに隣接する電
極パッド２は、はんだ６が図２（ｂ）の矢印Ｃで示すよ
うに反対方向から濡れ拡がるため、従来に比べブリッジ
ができにくくなる。また、電極パッド２と電子部品のリ
ード５とのはんだ付けが終了した後、図２（ｃ）のよう
にブリッジ７が発生した場合でも、隣接する１組の電極
パッド２とダミーパッド３の間のブリッジ７は電子部品
のリード間のショートの原因にはならない。
って、溶融はんだ６がつながったまま電極パッド２の長
手方向へ移動して、隣接する電極パッド２の間でブリッ
ジが発生するのを防止できる。更に、互いに隣接する電
極パッド２は、はんだ６が図２（ｂ）の矢印Ｃで示すよ
うに反対方向から濡れ拡がるため、従来に比べブリッジ
ができにくくなる。また、電極パッド２と電子部品のリ
ード５とのはんだ付けが終了した後、図２（ｃ）のよう
にブリッジ７が発生した場合でも、隣接する１組の電極
パッド２とダミーパッド３の間のブリッジ７は電子部品
のリード間のショートの原因にはならない。
【００１５】このように本実施例による配線基板および
はんだ付け方法は、リード間隔の狭い部品を搭載する場
合でも、一文字印刷をするために印刷が容易であり、従
来の配線基板およびはんだ付け方法に比べて、隣接する
リード間およびパッド間のブリッジによる不良品が明ら
かに減少し、製品の歩留まりが向上する。なお、ダミー
パッド３は、面積が大きいとリフローしたときにクリー
ムはんだが切れにくくなるので、その長さは電極パッド
２の幅と同じ、またはそれ以下でよい。
はんだ付け方法は、リード間隔の狭い部品を搭載する場
合でも、一文字印刷をするために印刷が容易であり、従
来の配線基板およびはんだ付け方法に比べて、隣接する
リード間およびパッド間のブリッジによる不良品が明ら
かに減少し、製品の歩留まりが向上する。なお、ダミー
パッド３は、面積が大きいとリフローしたときにクリー
ムはんだが切れにくくなるので、その長さは電極パッド
２の幅と同じ、またはそれ以下でよい。
【００１６】
【発明の効果】本発明の配線基板及びそのはんだ付け方
法は、ダミーパッドを各電極パッドの一方の端部および
他方の端部に交互に設けたので、ブリッジを起きにくく
し、各電極パッドに均一にはんだを供給できる。
法は、ダミーパッドを各電極パッドの一方の端部および
他方の端部に交互に設けたので、ブリッジを起きにくく
し、各電極パッドに均一にはんだを供給できる。
【００１７】更に、本発明の配線基板においては搭載す
るリードを改造する必要が全くなく、従来の半導体パッ
ケージをそのまま使用することができるという効果があ
る。
るリードを改造する必要が全くなく、従来の半導体パッ
ケージをそのまま使用することができるという効果があ
る。
【００１８】このように本発明の配線基板およびはんだ
付け方法は、従来通りの工程で、ブリッジによる配線不
良を極めて少なくし、はんだ付けの信頼性を上げること
ができ、製品の歩留りを向上する。
付け方法は、従来通りの工程で、ブリッジによる配線不
良を極めて少なくし、はんだ付けの信頼性を上げること
ができ、製品の歩留りを向上する。
【図１】（ａ）〜（ｄ）は本発明の一実施例を示す斜視
図である。
図である。
【図２】（ａ）〜（ｃ）は本発明の一使用例を示す平面
図である。
図である。
【図３】（ａ）〜（ｃ）は従来の第１の例を示す平面図
である。
である。
【図４】従来の第２の例を示す平面図である。
【図５】（ａ）〜（ｃ）は従来の一使用例を示す斜視図
である。
である。
２，８，１１ 電極パッド ３ ダミーパッド ４，９，１０ クリームはんだ ５，１３ リード ６，１４ はんだ ７，１２ ブリッジ Ａ，Ｂ 直線 Ｃ 矢印
Claims (4)
- 【請求項１】 実質的に一様な横方向の間隔を保ち一つ
の平面内で実質的に互いに平行な縦方向の向きを保って
それぞれ延びる複数個の外部接続用電極リードを有する
半導体集積回路装置などの電子部品の搭載を受けるとと
もに、それら電極リードがそれぞれはんだ付けされるよ
うに前記横方向間隔対応の間隔および幅で前記縦方向に
所定の長さをもってそれぞれ形成された複数個の電極パ
ッドを表面に有する印刷配線基板において、前記複数個
の電極パッドが前記横方向に実質的に直線状に配置さ
れ、それら電極パッドの各々が対応のダミーパッド形成
のため分離部分を有することと、それら電極パッドの互
いに相隣る一対については前記分離部分が対応電極パッ
ドの前記縦方向両端部に対称的に配置されていることを
特徴とする印刷配線基板。 - 【請求項２】 前記電極パッドの各々が前記縦方向に細
長い方形をもち、前記分離部分の各々がその方形と同一
の幅でその方形よりも著しく小さい長さをもつことを特
徴とする請求項１の印刷配線基板。 - 【請求項３】 前記複数個の電極パッドの各々の前記分
離部分をそれぞれ覆うように前記電極パッドの前記縦方
向両端部を前記横方向に横切って配置されたはんだ部材
が加熱により溶融した状態において溶融はんだがその表
面張力により前記分離部分が前記電極パッドに向って集
まるように、前記電極パッドの幅および前記分離部分の
長さを選んであることを特徴とする請求項１の印刷配線
基板。 - 【請求項４】 実質的に一様な横方向の間隔を保ち一つ
の平面内で実質的に互いに平行な縦方向の向きを保って
それぞれ延びる複数個の外部接続用電極リードを有する
半導体集積回路装置などの電子部品の搭載を受けるとと
もに、それら電極リードがそれぞれはんだ付けされるよ
うに前記横方向間隔対応の間隔および幅で前記縦方向に
所定の長さをもってそれぞれ形成された複数個の電極パ
ッドを表面に有する印刷配線基板であって、前記複数個
の電極パッドが前記横方向に実質的に直線状に配置さ
れ、それら電極パッドの各々が対応のダミーパッド形成
のため分離部分を有し、それら電極パッドの互いに相隣
る一対については前記分離部分が対応電極パッドの前記
縦方向両端部に対称的に配置されている印刷配線基板を
用意する工程と、 前記分離部分を覆うように前記電極パッドの前記縦方向
両端部を前記横方向に横切ってクリームはんだを選択的
に配置する工程と、 前記電極リードを前記電極パッドに位置合せして前記電
子部品を前記印刷配線基板に搭載する工程と、 前記電極リード，電極パッドおよびクリームはんだを加
熱して前記リードを前記電極パッドにはんだ付けする工
程とを含む印刷配線基板への電子部品のはんだ付け方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP42593A JPH0760931B2 (ja) | 1993-01-06 | 1993-01-06 | 配線基板およびそのはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP42593A JPH0760931B2 (ja) | 1993-01-06 | 1993-01-06 | 配線基板およびそのはんだ付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204653A JPH06204653A (ja) | 1994-07-22 |
| JPH0760931B2 true JPH0760931B2 (ja) | 1995-06-28 |
Family
ID=11473458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP42593A Expired - Lifetime JPH0760931B2 (ja) | 1993-01-06 | 1993-01-06 | 配線基板およびそのはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760931B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638793B1 (en) * | 2002-03-04 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Methodology to pack standard staggered bond input-output buffer into linear input-output buffer |
-
1993
- 1993-01-06 JP JP42593A patent/JPH0760931B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204653A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000299549A (ja) | 回路基板 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| US4339784A (en) | Solder draw pad | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| US5180097A (en) | Method of mounting an electronic part onto a printed circuit board | |
| US5842274A (en) | Method of forming discrete solder portions on respective contact pads of a printed circuit board | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH0760931B2 (ja) | 配線基板およびそのはんだ付け方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JP3341616B2 (ja) | 半田バンプの形成方法 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JPH06334322A (ja) | リフローはんだ付け方法およびメタルマスク | |
| JPS62163392A (ja) | 電子部品の半田付け方法 | |
| JPH0718475U (ja) | 印刷配線板 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| JPH11298125A (ja) | 表面実装用ランド | |
| JPH07235761A (ja) | 接続部材の橋絡防止装置 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPH07297527A (ja) | プリント基板 | |
| JPH06140755A (ja) | 電子部品の実装方法 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JPH0666067U (ja) | 半田パット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19951226 |