JPH0760228B2 - 液晶表示パネルの駆動方法 - Google Patents
液晶表示パネルの駆動方法Info
- Publication number
- JPH0760228B2 JPH0760228B2 JP14752792A JP14752792A JPH0760228B2 JP H0760228 B2 JPH0760228 B2 JP H0760228B2 JP 14752792 A JP14752792 A JP 14752792A JP 14752792 A JP14752792 A JP 14752792A JP H0760228 B2 JPH0760228 B2 JP H0760228B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- gate
- drain
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【産業上の利用分野】本発明は液晶表示パネルの駆動方
法に関する。
法に関する。
【0002】図1は絶縁ゲート型の薄膜トランジスタ
(TFTとも言う)をスイッチング素子として用いたア
クティブマトリクス液晶表示パネルを示す図であり、a
は平面図、bはa図のb−b線における断面図をそれぞ
れ示す。同図において、1はドレイン電極、2はゲート
電極である。これらはマトリクスの縦線、横線を構成す
る。3はソース電極で大きな面積を持つ矩形でb図の断
面図に示すように対向電極4と共に液晶パネルの一対の
電極を構成している。この電極間の間隔Lは10μm程
度でありその間に液晶5が封入されている。
(TFTとも言う)をスイッチング素子として用いたア
クティブマトリクス液晶表示パネルを示す図であり、a
は平面図、bはa図のb−b線における断面図をそれぞ
れ示す。同図において、1はドレイン電極、2はゲート
電極である。これらはマトリクスの縦線、横線を構成す
る。3はソース電極で大きな面積を持つ矩形でb図の断
面図に示すように対向電極4と共に液晶パネルの一対の
電極を構成している。この電極間の間隔Lは10μm程
度でありその間に液晶5が封入されている。
【0003】周知の通り、TFTは一方のガラス基板の
スイッチング素子形成領域に配置されたゲート電極2を
覆うようにゲート絶縁膜が、更に該ゲート絶縁膜上に半
導体膜が積層され、該半導体膜上に離間したドレイン電
極1とソース電極3が設けられて第2図に等価回路で示
すTFT6が構成されている。この液晶表示パネルを駆
動するにはドレイン電極1及びゲート電極2を選択し電
圧を印加すれば、それらの選択ドレイン、ゲート電極と
共にTFTを構成するソース電極3にドレイン電圧が加
わり、当該ソース電極3と対向電極4との間の液晶の配
列が変り、その部分の透過率が変化する。
スイッチング素子形成領域に配置されたゲート電極2を
覆うようにゲート絶縁膜が、更に該ゲート絶縁膜上に半
導体膜が積層され、該半導体膜上に離間したドレイン電
極1とソース電極3が設けられて第2図に等価回路で示
すTFT6が構成されている。この液晶表示パネルを駆
動するにはドレイン電極1及びゲート電極2を選択し電
圧を印加すれば、それらの選択ドレイン、ゲート電極と
共にTFTを構成するソース電極3にドレイン電圧が加
わり、当該ソース電極3と対向電極4との間の液晶の配
列が変り、その部分の透過率が変化する。
【0004】
【従来の技術】図2は1画素の代表的な等価回路を説明
するための図である。同図において、6はTFT、7は
液晶セルを示しており、ゲート電極にはVG 、ドレイン
電極にはVD 、ソース電極にはVS の各電圧がそれぞれ
印加される。図3は従来の駆動方法を説明するための図
であり、VG はゲート電極に印加される電圧波形、VD
はドレイン電極に印加される電圧波形、VS はソース電
極に印加される電圧波形をそれぞれ示している。同図に
おいてnは走査線数、tはスイッチング時間、Tはフレ
ーム周期をそれぞれ示す。
するための図である。同図において、6はTFT、7は
液晶セルを示しており、ゲート電極にはVG 、ドレイン
電極にはVD 、ソース電極にはVS の各電圧がそれぞれ
印加される。図3は従来の駆動方法を説明するための図
であり、VG はゲート電極に印加される電圧波形、VD
はドレイン電極に印加される電圧波形、VS はソース電
極に印加される電圧波形をそれぞれ示している。同図に
おいてnは走査線数、tはスイッチング時間、Tはフレ
ーム周期をそれぞれ示す。
【0005】
【発明が解決しようとする課題】この液晶駆動方法は、
ゲートに電圧印加されている間にVD の信号がVS に伝
えられゲートoff電位の間にこれを保持する。ところ
がVD が正負対称でかつTFTが電子アキュムレーショ
ンで動作する場合、TFTのON時に該TFTのゲート
絶縁膜と半導体膜の境界領域に対応したチャネルに蓄積
された電子がゲートoff時にソース電極を通じて液晶
セルへ流入するためVS はΔVS だけ負側へシフトす
る。またoff時にも液晶に電圧が若干印加される。液
晶の長寿命化のためには交流駆動が望ましいが、従来の
駆動方法では、このシフト(ΔVS )のため直流成分が
印加され、寿命に悪影響を及ぼすという欠点があった。
この問題について、本発明者らは第5図、第6図参照に
て後述するよう別出願(特願昭57−226619号:
特開昭59−119328号)にて解決策を提案してい
る。
ゲートに電圧印加されている間にVD の信号がVS に伝
えられゲートoff電位の間にこれを保持する。ところ
がVD が正負対称でかつTFTが電子アキュムレーショ
ンで動作する場合、TFTのON時に該TFTのゲート
絶縁膜と半導体膜の境界領域に対応したチャネルに蓄積
された電子がゲートoff時にソース電極を通じて液晶
セルへ流入するためVS はΔVS だけ負側へシフトす
る。またoff時にも液晶に電圧が若干印加される。液
晶の長寿命化のためには交流駆動が望ましいが、従来の
駆動方法では、このシフト(ΔVS )のため直流成分が
印加され、寿命に悪影響を及ぼすという欠点があった。
この問題について、本発明者らは第5図、第6図参照に
て後述するよう別出願(特願昭57−226619号:
特開昭59−119328号)にて解決策を提案してい
る。
【0006】ところでTFTのチャンネル部に印加され
る電界はドレイン、ゲート間の相対電位で決まるため、
ドレイン信号電位の極性によってTFTは非対称な特性
を示す。図4はドレイン電流(絶対値)−ゲート電圧特
性を示した図であり、ドレイン電圧VD が10Vの場合
と−10Vの場合を示したものである。図よりゲート電
圧VG が高い場合には非対称性は少ないがゲート電圧V
G が低い場合には、特性はVG 軸方向に約10Vの平行
移動のあることがわかる。ゲート電圧はこれら両特性に
対して、充分大きな電流を確保出来るオン電圧と充分小
さな電流に抑えられるオフ電圧に設定されなければなら
ない。液晶パネルは偶数フレームと奇数フレームに正負
別々のドレイン電圧を印加し駆動するため前記シフト
(ΔVS )による非対称特性が大きく現われ、液晶の寿
命に悪影響を及ぼすという欠点があった。
る電界はドレイン、ゲート間の相対電位で決まるため、
ドレイン信号電位の極性によってTFTは非対称な特性
を示す。図4はドレイン電流(絶対値)−ゲート電圧特
性を示した図であり、ドレイン電圧VD が10Vの場合
と−10Vの場合を示したものである。図よりゲート電
圧VG が高い場合には非対称性は少ないがゲート電圧V
G が低い場合には、特性はVG 軸方向に約10Vの平行
移動のあることがわかる。ゲート電圧はこれら両特性に
対して、充分大きな電流を確保出来るオン電圧と充分小
さな電流に抑えられるオフ電圧に設定されなければなら
ない。液晶パネルは偶数フレームと奇数フレームに正負
別々のドレイン電圧を印加し駆動するため前記シフト
(ΔVS )による非対称特性が大きく現われ、液晶の寿
命に悪影響を及ぼすという欠点があった。
【0007】本発明は上記従来の欠点に鑑み、液晶の寿
命に悪影響を及ぼさないようにした液晶表示パネルの駆
動方法を実現しようとする。
命に悪影響を及ぼさないようにした液晶表示パネルの駆
動方法を実現しようとする。
【0008】
【課題を解決するための手段】本発明の液晶表示パネル
の駆動方法に於いては、マトリクス状に配置された複数
のドレイン電極(1)とゲート電極(2)の各交点に、
単結晶シリコンよりキャリアモビリティの小さい半導体
膜を有する絶縁ゲート薄膜トランジスタからなるスイッ
チング素子と前記ドレイン電極(1)に該スイッチング
素子を介して接続されたソース電極(3)が形成されて
いる一方基板と、一面に対向電極(4)が形成されてい
る他方基板を有し、該両基板の前記対向電極(4)と前
記ソース電極(3)間に液晶(5)を封入したセルが形
成されている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶(5)に
交互に極性反転した信号電圧が印加されるように前記ド
レイン電極(1)に交流表示信号電圧が供給されるアク
ティブマトリクス液晶表示パネルの駆動方法において、
前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極(2)
に印加するゲート電圧の基準電位又は前記対向電極
(4)に印加するコモン電圧と前記ドレイン電極に印加
するドレイン電圧の基準電位をフレーム毎に変化せしめ
ることを特徴とする。この構成を採ることにより、液晶
の寿命に悪影響を及ぼさないようにした液晶表示パネル
の駆動方法が得られる。
の駆動方法に於いては、マトリクス状に配置された複数
のドレイン電極(1)とゲート電極(2)の各交点に、
単結晶シリコンよりキャリアモビリティの小さい半導体
膜を有する絶縁ゲート薄膜トランジスタからなるスイッ
チング素子と前記ドレイン電極(1)に該スイッチング
素子を介して接続されたソース電極(3)が形成されて
いる一方基板と、一面に対向電極(4)が形成されてい
る他方基板を有し、該両基板の前記対向電極(4)と前
記ソース電極(3)間に液晶(5)を封入したセルが形
成されている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶(5)に
交互に極性反転した信号電圧が印加されるように前記ド
レイン電極(1)に交流表示信号電圧が供給されるアク
ティブマトリクス液晶表示パネルの駆動方法において、
前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極(2)
に印加するゲート電圧の基準電位又は前記対向電極
(4)に印加するコモン電圧と前記ドレイン電極に印加
するドレイン電圧の基準電位をフレーム毎に変化せしめ
ることを特徴とする。この構成を採ることにより、液晶
の寿命に悪影響を及ぼさないようにした液晶表示パネル
の駆動方法が得られる。
【0009】
【作用】ゲート電極の基準電位又は液晶のコモン電極及
び薄膜トランジスタのドレイン電極の基準電位をフレー
ム毎に変化させることにより薄膜トランジスタのドレイ
ン信号電位の極性による非対称特性を補正することが可
能となる。
び薄膜トランジスタのドレイン電極の基準電位をフレー
ム毎に変化させることにより薄膜トランジスタのドレイ
ン信号電位の極性による非対称特性を補正することが可
能となる。
【0010】
【実施例】以下本発明実施例を図面によって詳述する。
図2の回路においてTFTの半導体膜としてa−Siを
用いたものにより動的なテストを行なったところ、図3
においてVG のパルスが切れる瞬間のVS のシフトΔV
S が観測され、このΔVS のゲート面積依存性及び液晶
容量依存性の実験によりΔVS は、
図2の回路においてTFTの半導体膜としてa−Siを
用いたものにより動的なテストを行なったところ、図3
においてVG のパルスが切れる瞬間のVS のシフトΔV
S が観測され、このΔVS のゲート面積依存性及び液晶
容量依存性の実験によりΔVS は、
【0011】
【数1】
【0012】なる関係があることがわかった。これはT
FTがON時にチャンネルに蓄積されていた電子がゲー
トパルスOFFの瞬間に液晶セルに流入することで説明
できる。このような現象は半導体中のキャリアモビリテ
ィが大きい単結晶Si等をトランジスタに用いている時
にはゲート面積、すなわちCG を小さく選べるために大
きく現われることはなかった。ところがアモルファスシ
リコン(a−Si)のようにモビリティの小さい半導体
を用い、かつ画素の高密度化により液晶容量C LCの小さ
くなるところでの応用ではその影響が大きくなる。図5
に示す如くドレイン電圧VD を正負非対称とし、ゼロレ
ベルをΔVS 分だけ負側に移動して印加するようにした
ものである。このようにすることにより、ゲートoff
時のゼロレベルシフトの問題に関してはそれが解決され
るので、液晶に印加される電圧(VS −VC )は実質的
に正負対称となる。
FTがON時にチャンネルに蓄積されていた電子がゲー
トパルスOFFの瞬間に液晶セルに流入することで説明
できる。このような現象は半導体中のキャリアモビリテ
ィが大きい単結晶Si等をトランジスタに用いている時
にはゲート面積、すなわちCG を小さく選べるために大
きく現われることはなかった。ところがアモルファスシ
リコン(a−Si)のようにモビリティの小さい半導体
を用い、かつ画素の高密度化により液晶容量C LCの小さ
くなるところでの応用ではその影響が大きくなる。図5
に示す如くドレイン電圧VD を正負非対称とし、ゼロレ
ベルをΔVS 分だけ負側に移動して印加するようにした
ものである。このようにすることにより、ゲートoff
時のゼロレベルシフトの問題に関してはそれが解決され
るので、液晶に印加される電圧(VS −VC )は実質的
に正負対称となる。
【0013】図6はドレイン電圧VD をオフセットした
のに対し本実施例は液晶のコモン電極に印加される電圧
VC に−ΔVS のオフセットを加えたものである。この
場合ソース電圧VS は非対称であるが、VC がオフセッ
トされているため液晶に印加される電圧(VS −VC )
は前実施例と同様に実質的に正負対称となる。一次的に
は、このような方法でΔVS 分による液晶セル電圧(V
S −VC )の非対称成分をキャンセルできるが、ΔVS
は液晶セルの表示状態によって変化するセル容量CLCに
反比例するため完全には対称にならない。したがって、
ΔVSそのものを小さくすることも有効であり、本出願
はゲート電圧VG のパルス高さを小さくする駆動法を提
供するものである。以下に示す本出願の駆動法は、ドレ
イン電圧の極性にそれぞれあったゲート駆動電圧を印加
することによりゲート電圧の基準電位又はコモン電圧と
ドレイン電圧の基準電位をフレーム毎に変化せしめ、ゲ
ートパルス高さを小さくできるものである。
のに対し本実施例は液晶のコモン電極に印加される電圧
VC に−ΔVS のオフセットを加えたものである。この
場合ソース電圧VS は非対称であるが、VC がオフセッ
トされているため液晶に印加される電圧(VS −VC )
は前実施例と同様に実質的に正負対称となる。一次的に
は、このような方法でΔVS 分による液晶セル電圧(V
S −VC )の非対称成分をキャンセルできるが、ΔVS
は液晶セルの表示状態によって変化するセル容量CLCに
反比例するため完全には対称にならない。したがって、
ΔVSそのものを小さくすることも有効であり、本出願
はゲート電圧VG のパルス高さを小さくする駆動法を提
供するものである。以下に示す本出願の駆動法は、ドレ
イン電圧の極性にそれぞれあったゲート駆動電圧を印加
することによりゲート電圧の基準電位又はコモン電圧と
ドレイン電圧の基準電位をフレーム毎に変化せしめ、ゲ
ートパルス高さを小さくできるものである。
【0014】図7及び図8は本発明の第1実施例を説明
するための図であり、図7は液晶の1画素の等価回路
図、図8は本実施例の各電圧波形図である。図7におい
て、6はTFT、7は液晶を示し、aは偶数フレーム、
bは奇数フレームをそれぞれ示している。本実施例は偶
数フレームaがドレイン電圧VD として10V、ゲート
電圧として30Vが印加されているとき、奇数フレーム
bにはドレイン電圧VDとして−10Vが印加されるた
め、ゲート電圧VG には10Vだけ負側にシフトし30
V−10Vを印加するようにしたものである。このよう
にすることにより図8に示す如く、ゲート電圧VG のゲ
ートパルス高さをドレイン電圧VD の極性にそれぞれあ
った高さで駆動できることから、ゲートパルス高さを最
小限にできる。
するための図であり、図7は液晶の1画素の等価回路
図、図8は本実施例の各電圧波形図である。図7におい
て、6はTFT、7は液晶を示し、aは偶数フレーム、
bは奇数フレームをそれぞれ示している。本実施例は偶
数フレームaがドレイン電圧VD として10V、ゲート
電圧として30Vが印加されているとき、奇数フレーム
bにはドレイン電圧VDとして−10Vが印加されるた
め、ゲート電圧VG には10Vだけ負側にシフトし30
V−10Vを印加するようにしたものである。このよう
にすることにより図8に示す如く、ゲート電圧VG のゲ
ートパルス高さをドレイン電圧VD の極性にそれぞれあ
った高さで駆動できることから、ゲートパルス高さを最
小限にできる。
【0015】次に第2の実施例を説明する。図7におい
てb図のアースの位置を変えて書き直すとc図の如くに
なる。a及びc図を奇数、偶数フレームの等価回路とす
る駆動波形は図9の如くになる。即ちコモン電圧VC ,
ドレイン電圧VD の基準電位をフレーム毎に同時に0
V,10Vと交互に変化させている。液晶および薄膜ト
ランジスタの各電極電位(VG ,VD ,VC )は相対電
位で特性が決定されるので、本第2実施例は第1実施例
のゲート電圧VG の基準電位をフレーム毎に変化させる
のに対し、ゲート電圧VG 以外の電極電位(VD ,
VC )を逆の極性に変化させた実施例に相当する。
てb図のアースの位置を変えて書き直すとc図の如くに
なる。a及びc図を奇数、偶数フレームの等価回路とす
る駆動波形は図9の如くになる。即ちコモン電圧VC ,
ドレイン電圧VD の基準電位をフレーム毎に同時に0
V,10Vと交互に変化させている。液晶および薄膜ト
ランジスタの各電極電位(VG ,VD ,VC )は相対電
位で特性が決定されるので、本第2実施例は第1実施例
のゲート電圧VG の基準電位をフレーム毎に変化させる
のに対し、ゲート電圧VG 以外の電極電位(VD ,
VC )を逆の極性に変化させた実施例に相当する。
【0016】図10は第3の実施例を説明するための図
である。本実施例は前実施例と同一原理であるが、異な
るところは、前実施例がドレイン電圧VD の正の場合の
特性に合わせたものであるのに対し本実施例は負の特性
に合わせたことである。この場合VG =0ではドレイン
電流ID はまだ十分に下がっていないので(図4VD=
−10Vの曲線参照)図に示したようにVG に負のオフ
セット電圧をかけることが望ましい。以上の各実施例は
ドレイン電位の極性によるTFTの非対称な特性の補償
するために、TFTの電極電位をフレーム毎に変化せし
め、ゲート電圧VG のパルス高さを最小限で駆動できる
ようにしたものである。そして、前記数式1で明らかな
ように、ΔVS はゲート電圧VG のパルス高さ(ゲート
パルス波高値)に比例するので、本実施例1〜3を適用
することによりΔVS を最小限に抑えたパネル駆動をす
ることができる。
である。本実施例は前実施例と同一原理であるが、異な
るところは、前実施例がドレイン電圧VD の正の場合の
特性に合わせたものであるのに対し本実施例は負の特性
に合わせたことである。この場合VG =0ではドレイン
電流ID はまだ十分に下がっていないので(図4VD=
−10Vの曲線参照)図に示したようにVG に負のオフ
セット電圧をかけることが望ましい。以上の各実施例は
ドレイン電位の極性によるTFTの非対称な特性の補償
するために、TFTの電極電位をフレーム毎に変化せし
め、ゲート電圧VG のパルス高さを最小限で駆動できる
ようにしたものである。そして、前記数式1で明らかな
ように、ΔVS はゲート電圧VG のパルス高さ(ゲート
パルス波高値)に比例するので、本実施例1〜3を適用
することによりΔVS を最小限に抑えたパネル駆動をす
ることができる。
【0017】
【発明の効果】以上、詳細に説明したように本発明の液
晶表示パネルの駆動方法は、交流駆動を行なう場合にT
FTの特性により生ずる直流分を減少させることを可能
としたものであり、液晶寿命への悪影響を防止し得ると
いった効果大なるものである。尚、上記実施例1〜3に
上記別出願で説明したΔVS そのものの補正法を同時に
組合せれば一層ΔVS の悪影響を除去できる。
晶表示パネルの駆動方法は、交流駆動を行なう場合にT
FTの特性により生ずる直流分を減少させることを可能
としたものであり、液晶寿命への悪影響を防止し得ると
いった効果大なるものである。尚、上記実施例1〜3に
上記別出願で説明したΔVS そのものの補正法を同時に
組合せれば一層ΔVS の悪影響を除去できる。
【図1】薄膜トランジスタをスイッチング素子として用
いたアクティブマトリクス液晶表示パネルを説明するた
めの図である。
いたアクティブマトリクス液晶表示パネルを説明するた
めの図である。
【図2】図1における1画素の等価回路図である。
【図3】従来の液晶表示パネルの駆動方法を説明するた
めの図である。
めの図である。
【図4】TFTのID −VG 特性を示す図である。
【図5】本発明者らの提案による駆動方法を説明するた
めの図である。
めの図である。
【図6】本発明者らの提案による駆動方法を説明するた
めの図である。
めの図である。
【図7】液晶表示パネルの1画素の等価回路図である。
【図8】本発明の第1の実施例を説明するための図であ
る。
る。
【図9】本発明の第2の実施例を説明するための図であ
る。
る。
【図10】本発明の第3の実施例を説明するための図で
ある。
ある。
6…TFT(薄膜トランジスタ) 7…液晶 VG …ゲート電圧 VD …ドレイン電圧 VS …ソース電圧 VC …コモン電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梁井 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高城 信義 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭56−40888(JP,A) 特開 昭54−108595(JP,A) 特開 昭58−173794(JP,A) 特開 昭59−7344(JP,A) 特開 昭58−172692(JP,A) 特開 昭55−12919(JP,A) 特開 昭57−48788(JP,A) 特開 昭54−106194(JP,A)
Claims (2)
- 【請求項1】 マトリクス状に配置された複数のドレイ
ン電極(1)とゲート電極(2)の各交点に、単結晶シ
リコンよりキャリアモビリティの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイッチング素
子と前記ドレイン電極(1)に該スイッチング素子を介
して接続されたソース電極(3)が形成されている一方
基板と、一面に対向電極(4)が形成されている他方基
板を有し、該両基板の前記対向電極(4)と前記ソース
電極(3)間に液晶(5)を封入したセルが形成されて
いる液晶表示パネルを具備し、前記ゲート電極に印加さ
れるゲートパルスと同期して前記液晶(5)に交互に極
性反転した信号電圧が印加されるように前記ドレイン電
極(1)に交流表示信号電圧が供給されるアクティブマ
トリクス液晶表示パネルの駆動方法において、 前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記ゲート電極(2)
に印加するゲート電圧の基準電位をフレーム毎に変化せ
しめることを特徴とする液晶表示パネルの駆動方法。 - 【請求項2】 マトリクス状に配置された複数のドレイ
ン電極(1)とゲート電極(2)の各交点に、単結晶シ
リコンよりキャリアモビリティの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイッチング素
子と前記ドレイン電極(1)に該スイッチング素子を介
して接続されたソース電極(3)が形成されている一方
基板と、一面に対向電極(4)が形成されている他方基
板を有し、該両基板の前記対向電極(4)と前記ソース
電極(3)間に液晶(5)を封入したセルが形成されて
いる液晶表示パネルを具備し、前記ゲート電極に印加さ
れるゲートパルスと同期して前記液晶(5)に交互に極
性反転した信号電圧が印加されるように前記ドレイン電
極(1)に交流表示信号電圧が供給されるアクティブマ
トリクス液晶表示パネルの駆動方法において、 前記薄膜トランジスタのドレイン信号電位の極性による
非対称特性が補正されるように、前記対向電極(4)に
印加するコモン電圧と前記ドレイン電極(1)に印加す
るドレイン電圧の基準電位をフレーム毎に変化せしめる
ことを特徴とする液晶表示パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14752792A JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14752792A JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22661982A Division JPS59119328A (ja) | 1982-12-27 | 1982-12-27 | 液晶表示パネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05249499A JPH05249499A (ja) | 1993-09-28 |
JPH0760228B2 true JPH0760228B2 (ja) | 1995-06-28 |
Family
ID=15432334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14752792A Expired - Lifetime JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0760228B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3906090B2 (ja) * | 2002-02-05 | 2007-04-18 | シャープ株式会社 | 液晶表示装置 |
JP3707472B2 (ja) | 2002-03-22 | 2005-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR101112551B1 (ko) | 2005-02-07 | 2012-02-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
CN101826314B (zh) * | 2010-03-10 | 2012-09-05 | 敦泰科技(深圳)有限公司 | 一种tft液晶显示屏驱动方法及驱动电路 |
KR102348945B1 (ko) * | 2015-06-02 | 2022-01-11 | 삼성디스플레이 주식회사 | 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치 |
-
1992
- 1992-06-08 JP JP14752792A patent/JPH0760228B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05249499A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0144450B1 (ko) | 액정표시장치 | |
US4386352A (en) | Matrix type liquid crystal display | |
US4789223A (en) | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes | |
JPH0334077B2 (ja) | ||
JPH11352517A (ja) | 液晶表示装置 | |
JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
JP3292520B2 (ja) | 液晶表示装置 | |
JPH04241326A (ja) | アクティブマトリクス基板の駆動方法 | |
JPH07311390A (ja) | 液晶表示装置 | |
JP2001133808A (ja) | 液晶表示装置およびその駆動方法 | |
JPH06138841A (ja) | アクティブマトリックスフラットディスプレイ | |
JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
JPH0470611B2 (ja) | ||
JPH0760228B2 (ja) | 液晶表示パネルの駆動方法 | |
JPH09113933A (ja) | 薄膜トランジスタ液晶表示素子 | |
JP2503266B2 (ja) | 薄膜トランジスタマトリクス | |
JP3213072B2 (ja) | 液晶表示装置 | |
US5734453A (en) | Electro-optical device and method of driving the same | |
JPH07175453A (ja) | 液晶表示装置 | |
KR100447225B1 (ko) | 액정표시장치 | |
JPH0584883B2 (ja) | ||
JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
KR19980013720A (ko) | 액티브 매트릭스형 액정표시장치의 구동방법 | |
JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
JP3637909B2 (ja) | 液晶装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19951212 |