JPH0758327A - Semiconductor device and its manufacture - Google Patents

Abstract

PURPOSE:To provide a semiconductor device which allow excellence in flatness and significantly improved hot carrier breakdown strength and a method for its manufacture. CONSTITUTION:At a desired position on a semiconductor substrate 1, an inter- layer insulation film 40, consisting of a TEOS-P-SiO film 20, an O3-TEOS film 27, a SOG film 21, and a TEOS-P-SiO2 film 22, with the TEOS-P-SiO2 22 provided with a plurality of through holes 23 reaching as far as the surface of SOG film 21, is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、平坦性及びホットキャリア耐性に優れた
層間絶縁膜を備えた半導体装置及びその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having an interlayer insulating film excellent in flatness and hot carrier resistance and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】従来から、多層配線構造を備えた半導体
装置では、平坦化を行う目的で、シランガス（Ｓｉ
Ｈ₄ ）を原料としたプラズマ酸化膜（以下、『ＳｉＨ₄
−Ｐ−ＳｉＯ膜』という）、ＳＯＧ膜（Spin on Glass
膜；有機溶剤に溶けたガラス溶液を回転塗布することに
より形成される膜）及びＳｉＨ₄ −Ｐ−ＳｉＯ膜からな
る三層構造を備えた層間絶縁膜が、第二層間絶縁膜及び
それ以降に形成される層間絶縁膜として使用されてい
た。2. Description of the Related Art Conventionally, in a semiconductor device having a multilayer wiring structure, silane gas (Si
Plasma oxide film made from H ₄ (hereinafter referred to as “SiH ₄
-P-SiO film "), SOG film (Spin on Glass)
Film; a film formed by spin-coating a glass solution dissolved in an organic solvent) and an interlayer insulating film having a three-layer structure composed of a SiH ₄ -P-SiO film, and a second interlayer insulating film and thereafter. It was used as an interlayer insulating film to be formed.

【０００３】しかしながら、近年では、半導体装置の微
細化が益々進み、例えば、ゲート長が、１．０μｍ以下
の半導体装置では、設計ルールがさらに厳しくなってき
ている。このため、前記ＳｉＨ₄ −Ｐ−ＳｉＯ膜、ＳＯ
Ｇ膜及びＳｉＨ₄ −Ｐ−ＳｉＯ膜からなる三層構造を備
えた層間絶縁膜では、十分な平坦化を行うことが困難と
なった。However, in recent years, miniaturization of semiconductor devices has progressed more and more, and for example, for semiconductor devices having a gate length of 1.0 μm or less, design rules have become more strict. Therefore, the SiH ₄ -P-SiO film, the SO
In the case of an interlayer insulating film having a three-layer structure composed of a G film and a SiH ₄ -P-SiO film, it is difficult to achieve sufficient planarization.

【０００４】そこで、ゲート長が、１．０μｍ以下の半
導体装置では、ＳｉＨ₄ −Ｐ−ＳｉＯ膜に比べ、さらに
平坦化特性に優れたＴＥＯＳ（tetraethylorthosilicat
e ）を原料としたプラズマ酸化膜（以下、『ＴＥＯＳ−
Ｐ−ＳｉＯ膜』という）を、ＳｉＨ₄ −Ｐ−ＳｉＯ膜に
代えて使用し、前記三層構造を備えた層間絶縁膜に代え
て、ＴＥＯＳ−Ｐ−ＳｉＯ膜、ＳＯＧ膜、オゾンＴＥＯ
Ｓ膜（以下、『Ｏ₃ −ＴＥＯＳ膜』という）及びＴＥＯ
Ｓ−Ｐ−ＳｉＯ膜からなる四層構造を備えた層間絶縁膜
が使用されるようになった。Therefore, in a semiconductor device having a gate length of 1.0 μm or less, TEOS (tetraethylorthosilicat) is superior in planarization characteristics to the SiH ₄ -P-SiO film.
e) as a raw material plasma oxide film (hereinafter referred to as "TEOS-
P-SiO film ”) is used instead of the SiH ₄ —P—SiO film, and instead of the interlayer insulating film having the three-layer structure, a TEOS-P-SiO film, an SOG film, and an ozone TEO film are used.
S film (hereinafter referred to as “O ₃ -TEOS film”) and TEO
An interlayer insulating film having a four-layer structure made of an SP-SiO film has come to be used.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、ＴＥＯ
Ｓ−Ｐ−ＳｉＯ膜は、ＳｉＨ₄ −Ｐ−ＳｉＯ膜に比べて
膜内に含有されている水分量が非常に多く、この水分
が、ＳＯＧ膜やＯ₃ −ＴＥＯＳ膜中の水分と共に、第二
層間絶縁膜形成後の熱処理工程時に拡散して、ゲート酸
化膜中にトラップを形成し、ホットキャリア耐性を低下
させるという問題があった。[Problems to be Solved by the Invention] However, TEO
S-P-SiO film, SiH ₄ -P-SiO film has the very weight water contained in the membrane as compared to many, this water, with the SOG film and O ₃ -TEOS moisture in the film, the There has been a problem that diffusion occurs during the heat treatment process after the formation of the two-layer insulating film to form a trap in the gate oxide film, thereby lowering the hot carrier resistance.

【０００６】この問題は、例えば、International reli
ability physics symposium （インターナショナル リ
ライアビリティー フィジックス シンポジウム）１９
９２年、第１２２頁〜第１２６頁においても報告されて
いる。本発明は、このような従来の問題点を解決するこ
とを課題とするものであり、優れた平坦性を備え且つホ
ットキャリア耐性が大幅に向上された半導体装置及びそ
の製造方法を提供することを目的とする。This problem is caused by, for example, International reli.
ability physics symposium (International Reliability Physics Symposium) 19
In 1992, it was also reported on pages 122 to 126. An object of the present invention is to solve such conventional problems, and to provide a semiconductor device having excellent flatness and greatly improved hot carrier resistance, and a method for manufacturing the same. To aim.

【０００７】[0007]

【課題を解決するための手段】この目的を達成するため
に、請求項１記載の本発明は、少なくとも、ＳＯＧ膜上
に他の絶縁膜が形成されてなる多層構造を有する層間絶
縁膜を備えた半導体装置において、前記ＳＯＧ膜上に形
成された絶縁膜に、前記ＳＯＧ膜表面に達する複数の貫
通孔が形成されてなることを特徴とする半導体装置を提
供するものである。In order to achieve this object, the present invention according to claim 1 includes at least an interlayer insulating film having a multilayer structure in which another insulating film is formed on the SOG film. The present invention provides a semiconductor device characterized in that a plurality of through holes reaching the surface of the SOG film are formed in an insulating film formed on the SOG film.

【０００８】また、請求項２記載の発明は、ＳＯＧ膜を
形成する工程と、前記ＳＯＧ膜上に他の絶縁膜を形成す
る工程と、前記絶縁膜に、前記ＳＯＧ膜表面に達する貫
通孔を開口する工程と、前記貫通孔を開口した後、連続
して不活性な雰囲気中で熱処理を行う工程と、を含むこ
とを特徴とする半導体装置の製造方法を提供するもので
ある。In the invention according to claim 2, a step of forming an SOG film, a step of forming another insulating film on the SOG film, and a through hole reaching the surface of the SOG film in the insulating film. The present invention provides a method for manufacturing a semiconductor device, which comprises: a step of opening and a step of continuously performing heat treatment in an inert atmosphere after opening the through hole.

【０００９】なお、本発明でいう『ＳＯＧ膜』とは、Sp
in on Glass 膜のことであり、すなわち、有機溶剤に溶
けたガラス溶液を回転塗布することにより形成される膜
のことである。The "SOG film" in the present invention means Sp
An in on glass film, that is, a film formed by spin coating a glass solution dissolved in an organic solvent.

【００１０】[0010]

【作用】請求項１記載の発明によれば、ＳＯＧ膜上に形
成された他の絶縁膜には、前記ＳＯＧ膜表面に達する複
数の貫通孔が形成されているため、ＳＯＧ膜及びＯ₃ −
ＴＥＯＳ膜に含有されている水分が、前記貫通孔から蒸
発される。このため、前記ＳＯＧ膜及びＯ₃ −ＴＥＯＳ
膜中に含まれる水分量が低下するため、第二層間絶縁膜
形成後の熱処理工程時に拡散する水分量も減少する。従
って、ＴＥＯＳ−Ｐ−ＳｉＯ膜中の水分、ＳＯＧ膜及び
Ｏ₃ −ＴＥＯＳ膜中の水分が、第二層間絶縁膜形成後の
熱処理工程時に拡散して、ゲート酸化膜中にトラップを
形成することが防止される。According to the invention described in claim 1, since a plurality of through holes reaching the surface of the SOG film are formed in the other insulating film formed on the SOG film, the SOG film and the O ₃ −
Moisture contained in the TEOS film is evaporated from the through holes. Therefore, the SOG film and O ₃ -TEOS are
Since the amount of water contained in the film is reduced, the amount of water diffused during the heat treatment process after the formation of the second interlayer insulating film is also reduced. Therefore, moisture in the TEOS-P-SiO film, the moisture of the SOG film and O ₃ -TEOS film is diffused when the second interlayer insulating film formed after the heat treatment step, to form a trap in the gate oxide film Is prevented.

【００１１】そして、請求項２記載の発明によれば、Ｓ
ＯＧ膜上に形成した他の絶縁膜に、前記ＳＯＧ膜表面に
達する貫通孔を開口することで、ＳＯＧ膜及びＯ₃ −Ｔ
ＥＯＳ膜に含有されている水分を、前記貫通孔から蒸発
させることができる。また、前記貫通孔を開口した後、
連続して不活性な雰囲気中で熱処理を行うことで、前記
ＳＯＧ膜及びＯ₃ −ＴＥＯＳ膜に含有されている水分の
蒸発がさらに促進される。このため、前記ＳＯＧ膜及び
Ｏ₃ −ＴＥＯＳ膜に含まれる水分量が十分に低下するた
め、第二層間絶縁膜形成後の熱処理工程時に拡散する水
分量も十分に減少する。従って、ＴＥＯＳ−Ｐ−ＳｉＯ
膜中の水分、ＳＯＧ膜及びＯ₃ −ＴＥＯＳ膜中の水分
が、第二層間絶縁膜形成後の熱処理工程時に拡散して、
ゲート酸化膜中にトラップを形成することが防止され
る。According to the invention of claim 2, S
By opening a through hole reaching the surface of the SOG film in another insulating film formed on the OG film, the SOG film and the O ₃ -T film are formed.
Moisture contained in the EOS film can be evaporated from the through holes. In addition, after opening the through hole,
By continuously performing the heat treatment in an inert atmosphere, evaporation of water contained in the SOG film and the O ₃ -TEOS film is further promoted. Therefore, the amount of water contained in the SOG film and the O ₃ -TEOS film is sufficiently reduced, and the amount of water diffused during the heat treatment step after forming the second interlayer insulating film is also sufficiently reduced. Therefore, TEOS-P-SiO
Moisture in the film, water in the SOG film and O ₃ -TEOS film diffuses during the heat treatment process after the formation of the second interlayer insulating film,
The formation of traps in the gate oxide is prevented.

【００１２】[0012]

【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図８は、本発明の実施例
に係る半導体装置の製造工程の一部を示す部分断面図で
ある。なお、本実施例では、ｎ型半導体装置を製造する
場合について説明する。Embodiments of the present invention will now be described with reference to the drawings. 1 to 8 are partial cross-sectional views showing a part of the manufacturing process of the semiconductor device according to the embodiment of the invention. In this embodiment, a case of manufacturing an n-type semiconductor device will be described.

【００１３】図１に示す工程では、ｐ型半導体基板１の
表面を酸化して、５００Å程度の膜厚のシリコン酸化膜
を形成した後、この上に、ＣＶＤ（Chemical Vapor Dep
osition ）法により、シリコン窒化膜を形成する。次
に、前記シリコン窒化膜をエッチングした後、ボロン
（Ｂ）を、ドーズ量＝１．２×１０¹³ｃｍ^-2程度でイオ
ン注入し、ｐウエル３を形成する。In the step shown in FIG. 1, the surface of the p-type semiconductor substrate 1 is oxidized to form a silicon oxide film having a film thickness of about 500 Å, and then a CVD (Chemical Vapor Dep
osition) method to form a silicon nitride film. Next, after etching the silicon nitride film, boron (B) is ion-implanted at a dose amount of about 1.2 × 10 ¹³ cm ⁻² to form a p-well 3.

【００１４】次いで、この半導体基板１に、熱処理を行
い、前記ボロン（Ｂ）を拡散して、ｐウエル３を広げ
る。次に、前記シリコン酸化膜をエッチングした後、Ｃ
ＶＤ法により、パッド酸化膜を形成し、この上にシリコ
ン窒化膜を形成する。次に、前記シリコン窒化膜を選択
的にエッチングし、半導体基板１の素子形成領域（活性
領域）上にのみシリコン窒化膜を残存させる。Next, this semiconductor substrate 1 is heat-treated to diffuse the boron (B) and widen the p well 3. Next, after etching the silicon oxide film, C
A pad oxide film is formed by the VD method, and a silicon nitride film is formed thereon. Next, the silicon nitride film is selectively etched to leave the silicon nitride film only on the element formation region (active region) of the semiconductor substrate 1.

【００１５】次いで、半導体基板１の素子分離領域（非
活性領域）に、選択的にチャネルストッパイオンをイオ
ン注入し、チャネルストッパ４を形成する。次に、前記
シリコン窒化膜をマスクとして、熱酸化を行い、半導体
基板１の素子分離領域上に、厚さ６０００Å程度のフィ
ールド酸化膜２を形成し、このフィールド酸化膜２によ
り素子間分離を行う。Next, channel stopper ions are selectively implanted into the element isolation region (inactive region) of the semiconductor substrate 1 to form the channel stopper 4. Next, thermal oxidation is performed using the silicon nitride film as a mask to form a field oxide film 2 having a thickness of about 6000 Å on the element isolation region of the semiconductor substrate 1, and the field oxide film 2 is used to perform element isolation. .

【００１６】次いで、半導体基板１のチャネル領域に、
しきい値調整用のフッ化ボロン（ＢＦ₂ ）を、ドーズ量
＝３．３×１０¹²ｃｍ^-2程度でイオン注入する。次に、
前記シリコン酸化膜にウエットエッチング行い、これを
除去した後、ＣＶＤ法により、ゲート酸化膜５を形成す
る。次いで、ゲート酸化膜５上に、多結晶シリコン膜を
形成し、これにリン（Ｐ）をドープして、前記多結晶シ
リコン膜を低抵抗化する。Next, in the channel region of the semiconductor substrate 1,
Boron fluoride (BF ₂ ) for adjusting the threshold value is ion-implanted at a dose amount of about 3.3 × 10 ¹² cm ⁻² . next,
The silicon oxide film is wet-etched and removed, and then the gate oxide film 5 is formed by the CVD method. Next, a polycrystalline silicon film is formed on the gate oxide film 5, and phosphorus (P) is doped into this to reduce the resistance of the polycrystalline silicon film.

【００１７】次いで、前記多結晶シリコン膜を選択的に
除去し、ゲート電極６を形成する。次に、ゲート電極６
をマスクとして、リンを、ドーズ量＝２．０×１０¹³ｃ
ｍ^-2程度でイオン注入し、ｎ^- 拡散層７及びｎ^- 拡散層
８を形成する。次に、図２に示す工程では、図１に示す
工程で得た半導体基板１の全面に、ＣＶＤ法によりシリ
コン酸化膜を形成した後、これをエッチバックし、ゲー
ト電極６の側面にサイドウォール１０を形成する。Next, the polycrystalline silicon film is selectively removed to form a gate electrode 6. Next, the gate electrode 6
With phosphorus as a mask, and a dose amount of phosphorus = 2.0 × 10 ¹³ c
Ions are implanted at about m ⁻² to form the n ⁻ diffusion layer 7 and the n ⁻ diffusion layer 8. Next, in the step shown in FIG. 2, after a silicon oxide film is formed on the entire surface of the semiconductor substrate 1 obtained in the step shown in FIG. 1 by the CVD method, this is etched back to form a sidewall on the side surface of the gate electrode 6. Form 10.

【００１８】次いで、図３に示す工程では、図２に示す
工程で得た半導体基板１の全面に、シリコン酸化膜１１
を形成する。次に、図４に示す工程では、ゲート電極６
及びサイドウォール１０をマスクとし、且つ、図３に示
す工程で得たシリコン酸化膜１１を不純物注入用のマス
クとして、ヒ素（Ａｓ）を、ドーズ量＝３×１０¹⁵ｃｍ
^-2程度でイオン注入し、ｎ⁺拡散層１２及びｎ⁺ 拡散層
１４を形成する。Next, in the step shown in FIG. 3, the silicon oxide film 11 is formed on the entire surface of the semiconductor substrate 1 obtained in the step shown in FIG.
To form. Next, in the step shown in FIG.
And the sidewall 10 as a mask, and the silicon oxide film 11 obtained in the step shown in FIG. 3 as a mask for impurity implantation, arsenic (As) is dosed = 3 × 10 ¹⁵ cm 2.
Ions are implanted at about ^-2 to form the n ⁺ diffusion layer 12 and the n ⁺ diffusion layer 14.

【００１９】このようにして、ｎ^- 拡散層７及びｎ⁺ 拡
散層１２からなるソース１３、ｎ^-拡散層８及びｎ⁺ 拡
散層１４からなるドレイン１５を形成する。次いで、図
５に示す工程では、図４に示す工程で得た半導体基板１
の全面に、低温でシリコン酸化膜１６を形成する。次
に、シリコン酸化膜１６上に、ＢＰＳＧ（Boron Phosph
arus Silicate Glass ）膜１７を形成した後、９００℃
で１５分間の熱処理を行い、ＢＰＳＧ膜１７を平坦化す
る。このようにして、シリコン酸化膜１１、シリコン酸
化膜１６及びＢＰＳＧ膜１７からなる第１層間絶縁膜３
０を得た。In this way, the source 13 composed of the n ⁻ diffusion layer 7 and the n ⁺ diffusion layer 12 and the drain 15 composed of the n ⁻ diffusion layer 8 and the n ⁺ diffusion layer 14 are formed. Next, in the step shown in FIG. 5, the semiconductor substrate 1 obtained in the step shown in FIG.
A silicon oxide film 16 is formed on the entire surface of the substrate at a low temperature. Next, on the silicon oxide film 16, BPSG (Boron Phosph
arus Silicate Glass) After forming the film 17, 900 ℃
Is heat-treated for 15 minutes to flatten the BPSG film 17. Thus, the first interlayer insulating film 3 including the silicon oxide film 11, the silicon oxide film 16 and the BPSG film 17 is formed.
I got 0.

【００２０】次いで、第１層間絶縁膜３０を選択的にエ
ッチングし、トランジスタへのコンタクト孔１８を形成
する。次に、図６に示す工程では、図５に示す工程で得
た半導体基板１の全面に、アルミニウム合金をスパッタ
し、アルミニウム合金でコンタクト孔１８を埋め込むと
共に、アルミニウム合金膜を形成する。Next, the first interlayer insulating film 30 is selectively etched to form a contact hole 18 to the transistor. Next, in a step shown in FIG. 6, an aluminum alloy is sputtered on the entire surface of the semiconductor substrate 1 obtained in the step shown in FIG. 5, the contact hole 18 is filled with the aluminum alloy, and an aluminum alloy film is formed.

【００２１】次いで、前記アルミニウム合金膜をパター
ニングして、配線１９を形成する。次に、全面に、ＴＥ
ＯＳ−Ｐ−ＳｉＯ膜２０を形成した後、この上に、Ｏ₃
−ＴＥＯＳ膜２７、さらにこの上に、ＳＯＧ膜２１を形
成する。次いで、図７に示す工程では、図６に示す工程
で得たＳＯＧ膜２１上に、ＴＥＯＳ−Ｐ−ＳｉＯ膜２２
を形成する。次に、ＴＥＯＳ−Ｐ−ＳｉＯ膜２２に、Ｓ
ＯＧ膜２１の上部表面まで到達する貫通孔２３を複数個
開口（貫通）する。Next, the aluminum alloy film is patterned to form the wiring 19. Next, on the entire surface, TE
After forming the OS-P-SiO film 20, O ₃ is formed on the film.
The -TEOS film 27 and the SOG film 21 are further formed thereon. Then, in a step shown in FIG. 7, a TEOS-P-SiO film 22 is formed on the SOG film 21 obtained in the step shown in FIG.
To form. Next, S is added to the TEOS-P-SiO film 22.
A plurality of through holes 23 reaching the upper surface of the OG film 21 are opened (penetrated).

【００２２】このようにして、ＴＥＯＳ−Ｐ−ＳｉＯ膜
２０、Ｏ₃ −ＴＥＯＳ膜２７、ＳＯＧ膜２１及びＴＥＯ
Ｓ−Ｐ−ＳｉＯ膜２２、からなる第２層間絶縁膜４０を
得た。次いで、ＴＥＯＳ−Ｐ−ＳｉＯ膜２２に貫通孔２
３を開口した後、連続して、窒素ガス中（不活性雰囲気
中）で３５０℃、３０分間の熱処理を行い、Ｏ₃ −ＴＥ
ＯＳ膜２７及びＳＯＧ膜２１に含有されている水分を、
貫通孔２３から蒸発させる。In this way, the TEOS-P-SiO film 20, the O ₃ -TEOS film 27, the SOG film 21 and the TEO film are formed.
A second interlayer insulating film 40 made of the SP-SiO film 22 was obtained. Then, through holes 2 are formed in the TEOS-P-SiO film 22.
After opening No. ₃ , heat treatment was continuously performed in nitrogen gas (in an inert atmosphere) at 350 ° C. for 30 minutes to open O ₃ -TE.
The moisture contained in the OS film 27 and the SOG film 21 is
Evaporate from the through hole 23.

【００２３】このように、貫通孔２３を開口した後に連
続して熱処理を行うことで、ＳＯＧ膜２１に含まれる水
分量を効率よく蒸発させることができる結果、第２層間
絶縁膜４０に含有される水分量を低下させることができ
る。このため、後の工程で行われる熱処理時に、第２層
間絶縁膜４０から拡散する水分量を減少させることがで
きる。従って、第２層間絶縁膜４０中の水分が、ゲート
酸化膜５中にトラップを形成することを防止することが
できる。As described above, by continuously performing the heat treatment after the through hole 23 is opened, the amount of water contained in the SOG film 21 can be efficiently evaporated, so that the second interlayer insulating film 40 is contained. The water content can be reduced. Therefore, it is possible to reduce the amount of water diffused from the second interlayer insulating film 40 during the heat treatment performed in a later step. Therefore, it is possible to prevent moisture in the second interlayer insulating film 40 from forming a trap in the gate oxide film 5.

【００２４】次に、図８に示す工程では、図７に示す工
程で得た半導体基板１の全面に、アルミニウム合金をス
パッタし、アルミニウム合金膜を形成した後、これをパ
ターニングして、配線２４を形成する。その後、所望に
応じて、ＴＥＯＳ−Ｐ−ＳｉＯ膜２０、Ｏ₃ −ＴＥＯＳ
膜２７、ＳＯＧ膜２１及びＴＥＯＳ−Ｐ−ＳｉＯ膜２２
を形成し、ＴＥＯＳ−Ｐ−ＳｉＯ膜２２に貫通孔２３を
開口する工程、配線形成工程を繰り返してもよい。Next, in the step shown in FIG. 8, an aluminum alloy is sputtered on the entire surface of the semiconductor substrate 1 obtained in the step shown in FIG. 7 to form an aluminum alloy film, which is then patterned to form the wiring 24. To form. Then, if desired, the TEOS-P-SiO film 20, O ₃ -TEOS
The film 27, the SOG film 21, and the TEOS-P-SiO film 22
The step of forming the through holes 23 in the TEOS-P-SiO film 22 and the wiring forming step may be repeated.

【００２５】次いで、ＣＶＤ法により、全面に、ＰＳＧ
（Phosho Silicate Glass ）膜２５を形成し、この上に
パッシベーション膜２６を形成する。その後、所望の工
程を行い、半導体装置を完成する（発明品）。なお、本
実施例では、ゲート長＝０．５μｍ、ゲート幅＝１５μ
ｍとなるようにゲート電極６を設計した。Next, the PSG is formed on the entire surface by the CVD method.
A (Phosho Silicate Glass) film 25 is formed, and a passivation film 26 is formed thereon. After that, desired steps are performed to complete the semiconductor device (invention product). In this embodiment, gate length = 0.5 μm, gate width = 15 μm
The gate electrode 6 was designed so as to be m.

【００２６】次に、比較として、図７に示す工程で、Ｔ
ＥＯＳ−Ｐ−ＳｉＯ膜２２に、貫通孔２３を開口しない
他は、前記実施例と同様の工程を行い、半導体装置を製
造した（比較品１）。また、比較として、図７に示す工
程で、貫通孔２３を開口した後に、熱処理を行わない他
は、前記実施例と同様の工程を行い、半導体装置を製造
した（比較品２）。Next, as a comparison, in the process shown in FIG.
A semiconductor device was manufactured by performing the same steps as in the above-described example except that the through hole 23 was not formed in the EOS-P-SiO film 22 (Comparative product 1). Further, as a comparison, in the process shown in FIG. 7, a semiconductor device was manufactured by performing the same process as that of the above example except that the heat treatment was not performed after the through hole 23 was opened (Comparative product 2).

【００２７】次に、発明品、比較品１及び比較品２につ
いて、ホットキャリア寿命を以下の条件で測定した。 （条件）ＤＣストレスを一定時間印加した後、電圧（Ｖ
ｄ）＝０．１Ｖで、相互コンダクタンス（Ｇｍ）を測定
して、その最大値を求め、Ｇｍの最大値が無負荷時の値
の９０％になるまでのＤＣストレスの印加時間からホッ
トキャリア寿命を算出する。次に、各ストレス電圧での
ホットキャリア寿命をストレス電圧の逆数に対してプロ
ットして外挿することにより、実動作電圧である３．６
Ｖでのホットキャリア寿命を算出する。Next, the hot carrier lifetimes of the invention product, comparative product 1 and comparative product 2 were measured under the following conditions. (Condition) After applying DC stress for a certain time, voltage (V
d) = 0.1V, the mutual conductance (Gm) is measured, the maximum value is obtained, and the DC carrier stress application time until the maximum value of Gm reaches 90% of the value without load To calculate. Next, the hot carrier life at each stress voltage is plotted against the reciprocal of the stress voltage and extrapolated to obtain an actual operating voltage of 3.6.
The hot carrier lifetime at V is calculated.

【００２８】この結果を表１に示す。The results are shown in Table 1.

【００２９】[0029]

【表１】 [Table 1]

【００３０】表１から、発明品は、ホットキャリア寿命
が１５年であるのに対し、比較品１及び比較品２は、ホ
ットキャリア寿命が極めて短いことが確認された。ま
た、比較品２は、比較品１に比べ、ホットキャリア寿命
が向上していることが確認できるが、発明品と比較する
と十分ではない。これは、ＴＥＯＳ−Ｐ−ＳｉＯ膜２２
に貫通孔２３を開口することにより、ＳＯＧ膜２１に含
有されている水分を蒸発させることができ、第２層間絶
縁膜４０中の水分が、ゲート酸化膜５中にトラップを形
成することを防止できたためであるが、貫通孔２３を開
口した後に、連続して熱処理を行わないと、ＳＯＧ膜２
１に含有されている水分を十分に蒸発させることができ
ず、ホットキャリア寿命を十分に向上させることができ
ないためである。From Table 1, it was confirmed that the invention product has a hot carrier life of 15 years, whereas the comparative products 1 and 2 have a very short hot carrier life. Further, it can be confirmed that the comparative product 2 has a longer hot carrier life than the comparative product 1, but it is not sufficient when compared with the invention product. This is the TEOS-P-SiO film 22.
By opening the through hole 23 in the through hole 23, the water contained in the SOG film 21 can be evaporated, and the water in the second interlayer insulating film 40 is prevented from forming a trap in the gate oxide film 5. This is because the SOG film 2 is formed unless the heat treatment is continuously performed after the through hole 23 is opened.
This is because the water contained in 1 cannot be evaporated sufficiently and the hot carrier life cannot be sufficiently improved.

【００３１】このように、本実施例に係る半導体装置
は、第２層間絶縁膜４０として、ＴＥＯＳ−Ｐ−ＳｉＯ
膜を使用しても、ホットキャリア寿命を向上することが
できるため、平坦化を向上することも可能となる。な
お、本実施例では、ｎ型半導体装置を製造する場合につ
いて説明したが、本発明は、ｐ型半導体装置を製造する
場合や、ＣＭＯＳを有する半導体装置、あるいは、シン
グルドレイン構造を有する半導体装置等を製造する場合
にも応用できることは勿論である。As described above, in the semiconductor device according to the present embodiment, TEOS-P-SiO is used as the second interlayer insulating film 40.
Even if a film is used, the hot carrier life can be improved, and thus planarization can also be improved. In this embodiment, the case of manufacturing an n-type semiconductor device has been described, but the present invention is applicable to a case of manufacturing a p-type semiconductor device, a semiconductor device having a CMOS, a semiconductor device having a single drain structure, or the like. Needless to say, it can be applied to the case of manufacturing.

【００３２】そして、ｐ型半導体装置を製造する場合に
は、図１に示す工程で、ボロン（Ｂ）をイオン注入し
て、ｐウエル３を形成した代わりに、例えば、リン
（Ｐ）を、ドーズ量＝１．３５×１０¹³ｃｍ^-2程度でイ
オン注入して、ｎウエルを形成すればよい。また、ｐ型
半導体装置を製造する場合には、図１に示す工程で、リ
ン（Ｐ）をイオン注入して、ｎ^- 拡散層７及びｎ^- 拡散
層８を形成した代わりに、例えば、フッカボロン（ＢＦ
₂ ）を、ドーズ量＝５．０×１０¹²ｃｍ^-2程度でイオン
注入して、ｐ^- 拡散層を形成すればよい。In the case of manufacturing a p-type semiconductor device, boron (B) is ion-implanted in the step shown in FIG. Ions may be implanted at a dose of about 1.35 × 10 ¹³ cm ^-2 to form an n-well. In the case of manufacturing a p-type semiconductor device, phosphorus (P) is ion-implanted to form the n ⁻ diffusion layer 7 and the n ⁻ diffusion layer 8 in the process shown in FIG. (BF
₂ ) may be ion-implanted at a dose amount of about 5.0 × 10 ¹² cm ⁻² to form a p ⁻ diffusion layer.

【００３３】また、ｐ型半導体装置を製造する場合に
は、図４に示す工程で、ヒ素（Ａｓ）をイオン注入し
て、ｎ⁺ 拡散層１２及びｎ⁺ 拡散層１４を形成した代わ
りに、例えば、フッカボロン（ＢＦ₂ ）を、ドーズ量＝
１．５×１０¹⁵ｃｍ^-2程度でイオン注入して、ｐ⁺ 拡散
層を形成すればよい。そして本実施例では、ＴＥＯＳ−
Ｐ−ＳｉＯ膜２０、Ｏ₃ −ＴＥＯＳ膜２７、ＳＯＧ膜２
１及びＴＥＯＳ−Ｐ−ＳｉＯ膜２２からなる第２層間絶
縁膜４０を形成したが、これに限らず、ＴＥＯＳ−Ｐ−
ＳｉＯ膜の代わりに、ＳｉＨ₄ −Ｐ−ＳｉＯ膜等、他の
絶縁膜を使用する等、第２の層間絶縁膜４０は、少なく
ともＳＯＧ膜上に、ＳＯＧ膜以外の絶縁膜が形成されて
いればよい。When manufacturing a p-type semiconductor device, instead of forming the n ⁺ diffusion layer 12 and the n ⁺ diffusion layer 14 by ion-implanting arsenic (As) in the step shown in FIG. For example, the amount of fucabolone (BF ₂ ) is
Ions may be implanted at about 1.5 × 10 ¹⁵ cm ⁻² to form the p ⁺ diffusion layer. In this embodiment, TEOS-
P-SiO film 20, O ₃ -TEOS film 27, SOG film 2
1 and the second interlayer insulating film 40 made of the TEOS-P-SiO film 22 is formed, but not limited to this, TEOS-P-
Instead of the SiO film, another insulating film such as a SiH ₄ -P-SiO film is used. For the second interlayer insulating film 40, an insulating film other than the SOG film is formed at least on the SOG film. Good.

【００３４】そして、この場合も、ＳＯＧ膜上に形成さ
れた絶縁膜に、ＳＯＧ膜上表面に到達する貫通孔を複数
形成することは勿論である。また、本実施例では、前記
四層構造からなる第２の層間絶縁膜４０を形成したが、
第２の層間絶縁膜４０は、少なくともＳＯＧ膜上に、Ｓ
ＯＧ膜以外の絶縁膜が形成され、且つ、ＳＯＧ膜上に形
成された絶縁膜に、複数の貫通孔２３が開口されていれ
ば、四層構造以外の複数層構造としてもよい。Also in this case, it goes without saying that a plurality of through holes reaching the upper surface of the SOG film are formed in the insulating film formed on the SOG film. Further, in the present embodiment, the second interlayer insulating film 40 having the four-layer structure is formed,
The second interlayer insulating film 40 is formed on the SOG film at least on the S layer.
If an insulating film other than the OG film is formed and a plurality of through holes 23 are opened in the insulating film formed on the SOG film, a multi-layer structure other than the four-layer structure may be used.

【００３５】さらに、貫通孔２３の大きさ及び開口数
は、所望により決定してよい。そして、本実施例では、
貫通孔２３を開口した後に、連続して行う熱処理を窒素
雰囲気中で行ったが、これに限らず、不活性雰囲気中で
あれば、アルゴン（Ａｒ）雰囲気中等、雰囲気ガスは、
所望により選択してよい。そしてまた、本実施例では、
本発明に係る構造を備えた層間絶縁膜を、第２層間絶縁
膜４０に適用したが、これに限らず、本発明に係る構造
を備えた層間絶縁膜は、第３層間絶縁膜やそれ以降に形
成される層間絶縁膜等、所望により適用することができ
る。そして、場合によっては、第１層間絶縁膜として使
用しても差し支えない。Further, the size and numerical aperture of the through hole 23 may be determined as desired. And in this embodiment,
After the through hole 23 is opened, the heat treatment continuously performed is performed in a nitrogen atmosphere. However, the heat treatment is not limited to this, and in an inert atmosphere, an atmosphere gas such as an argon (Ar) atmosphere is
It may be selected as desired. And again, in this embodiment,
Although the interlayer insulating film having the structure according to the present invention is applied to the second interlayer insulating film 40, the present invention is not limited to this, and the interlayer insulating film having the structure according to the present invention is not limited to the third interlayer insulating film or later. An interlayer insulating film formed in the above can be applied as desired. In some cases, it may be used as the first interlayer insulating film.

【００３６】[0036]

【発明の効果】以上説明したように、請求項１記載の半
導体装置は、ＳＯＧ膜上に形成された他の絶縁膜に、前
記ＳＯＧ膜表面に達する複数の貫通孔が形成されている
ため、ＳＯＧ膜に含有されている水分を、前記貫通孔か
ら蒸発させることができる。従って、前記ＳＯＧ膜中に
含まれる水分量を低下させることができ、第二層間絶縁
膜形成後の熱処理工程時に拡散する水分量を減少させる
ことができる。この結果、ゲート酸化膜中にトラップが
形成されることが防止でき、優れた平坦性を得ることが
できると共に、ホットキャリア耐性を大幅に向上するこ
とが可能となる。そして、前記ＳＯＧ膜の下地として、
Ｏ₃ −ＴＥＯＳ膜が形成されている場合には、Ｏ₃ −Ｔ
ＥＯＳ膜中に含有されている水分も蒸発させることがで
きる。As described above, in the semiconductor device according to the first aspect, a plurality of through holes reaching the surface of the SOG film are formed in another insulating film formed on the SOG film. Moisture contained in the SOG film can be evaporated from the through holes. Therefore, the amount of water contained in the SOG film can be reduced, and the amount of water diffused during the heat treatment process after the formation of the second interlayer insulating film can be reduced. As a result, traps can be prevented from being formed in the gate oxide film, excellent flatness can be obtained, and hot carrier resistance can be significantly improved. Then, as a base of the SOG film,
When the O ₃ -TEOS film is formed, O ₃ -T
Moisture contained in the EOS film can also be evaporated.

【００３７】また、請求項２記載の半導体装置の製造方
法は、ＳＯＧ膜上に形成した他の絶縁膜に、前記ＳＯＧ
膜表面に達する貫通孔を開口するため、ＳＯＧ膜に含有
されている水分を、前記貫通孔から蒸発させることがで
きる。また、前記貫通孔を開口した後、連続して不活性
な雰囲気中で熱処理を行うため、前記ＳＯＧ膜に含有さ
れている水分の蒸発をさらに促進することができる。従
って、前記ＳＯＧ膜に含まれる水分量を十分に低下させ
ることができるため、第二層間絶縁膜形成後の熱処理工
程時に拡散する水分量を十分に減少することができる。
この結果、ゲート酸化膜中にトラップが形成させること
が防止でき、優れた平坦性を備え且つホットキャリア耐
性が大幅に向上した半導体装置を製造することが可能と
なる。そして、前記ＳＯＧ膜の下地として、Ｏ₃ −ＴＥ
ＯＳ膜が形成されている場合には、Ｏ₃ −ＴＥＯＳ膜中
に含有されている水分も蒸発させることができる。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the SOG film is formed on another insulating film.
Since the through hole reaching the surface of the film is opened, the moisture contained in the SOG film can be evaporated from the through hole. In addition, since the heat treatment is continuously performed in an inert atmosphere after the through holes are opened, evaporation of water contained in the SOG film can be further promoted. Therefore, since the amount of water contained in the SOG film can be sufficiently reduced, the amount of water diffused during the heat treatment process after the formation of the second interlayer insulating film can be sufficiently reduced.
As a result, it is possible to prevent the formation of traps in the gate oxide film, and it is possible to manufacture a semiconductor device having excellent flatness and greatly improved hot carrier resistance. Then, as a base of the SOG film, O ₃ -TE
When the OS film is formed, the water contained in the O ₃ -TEOS film can also be evaporated.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 1 is a partial cross-sectional view showing a part of a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 3 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図４】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 4 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図５】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 5 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図６】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 6 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図７】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 7 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図８】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 8 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ 半導体基板 ２ フィールド酸化膜 ３ ｐウエル ４ チャネルストッパ ５ ゲート酸化膜 ６ ゲート電極 ７ ｎ^- 拡散層 ８ ｎ^- 拡散層 １０ サイドウォール １１ シリコン酸化膜 １２ ｎ⁺ 拡散層 １３ ソース １４ ｎ⁺ 拡散層 １５ ドレイン １６ シリコン酸化膜 １７ ＢＰＳＧ膜 １８ コンタクト孔 １９ 配線 ２０ ＴＥＯＳ−Ｐ−ＳｉＯ膜 ２１ ＳＯＧ膜 ２２ ＴＥＯＳ−Ｐ−ＳｉＯ膜 ２３ 貫通孔 ２４ 配線 ２５ ＰＳＧ膜 ２６ パッシベーション膜 ２７ Ｏ₃ −ＴＥＯＳ膜 ３０ 第１層間絶縁膜 ４０ 第２層間絶縁膜1 semiconductor substrate 2 field oxide film 3 p well 4 channel stopper 5 gate oxide film 6 gate electrode 7 n ^- diffusion layer 8 n ^- diffusion layer 10 sidewall 11 silicon oxide film 12 n ⁺ diffusion layer 13 source 14 n ⁺ diffusion layer 15 drain 16 silicon oxide film 17 BPSG film 18 contact hole 19 wiring 20 TEOS-P-SiO film 21 SOG film 22 TEOS-P-SiO film 23 through hole 24 wiring 25 PSG film 26 a passivation film 27 O ₃ -TEOS film 30 first Interlayer insulating film 40 Second interlayer insulating film

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 少なくとも、ＳＯＧ膜上に他の絶縁膜が
形成されてなる多層構造を有する層間絶縁膜を備えた半
導体装置において、 前記ＳＯＧ膜上に形成された絶縁膜に、前記ＳＯＧ膜表
面に達する複数の貫通孔が形成されてなることを特徴と
する半導体装置。1. A semiconductor device having at least an interlayer insulating film having a multi-layer structure in which another insulating film is formed on an SOG film, wherein the insulating film formed on the SOG film has a surface of the SOG film. A semiconductor device having a plurality of through-holes reaching to the. 【請求項２】 ＳＯＧ膜を形成する工程と、前記ＳＯＧ
膜上に他の絶縁膜を形成する工程と、前記絶縁膜に、前
記ＳＯＧ膜表面に達する貫通孔を開口する工程と、前記
貫通孔を開口した後、連続して不活性な雰囲気中で熱処
理を行う工程と、を含むことを特徴とする半導体装置の
製造方法。2. A step of forming an SOG film, and the SOG
A step of forming another insulating film on the film, a step of forming a through hole reaching the surface of the SOG film in the insulating film, and a heat treatment in an inert atmosphere continuously after opening the through hole. A method of manufacturing a semiconductor device, comprising: