JPH10173171A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JPH10173171A JPH10173171A JP32559096A JP32559096A JPH10173171A JP H10173171 A JPH10173171 A JP H10173171A JP 32559096 A JP32559096 A JP 32559096A JP 32559096 A JP32559096 A JP 32559096A JP H10173171 A JPH10173171 A JP H10173171A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- gate electrode
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はシリコン基板上にモ
ノリシックに形成される半導体装置の製造方法および半
導体装置に関し、特にシリコン基板に絶縁膜を介してゲ
ート電極を形成する半導体装置の製造方法および半導体
装置に関する。The present invention relates to a method of manufacturing a semiconductor device monolithically formed on a silicon substrate and a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which a gate electrode is formed on a silicon substrate via an insulating film and a semiconductor device. Related to the device.
【０００２】[0002]
【従来の技術】シリコン基板上にモノリシックに形成さ
れる半導体装置は、より高性能化が求められており、そ
れに伴って、動作の低電圧化や低消費電力化が求められ
ている。このため、Ｐ型ＭＯＳトランジスタでは、Ｐ+
型ゲート電極構造を有する表面チャネル型が主流となっ
てきている。Ｐ+ 型ゲート電極は、ポリシリコンにホウ
素を導入して形成するのが一般的である。2. Description of the Related Art A semiconductor device formed monolithically on a silicon substrate is required to have higher performance, and accordingly, lower operation voltage and lower power consumption are required. Therefore, in a P-type MOS transistor, P +
A surface channel type having a gate electrode structure is becoming mainstream. The P + type gate electrode is generally formed by introducing boron into polysilicon.
【０００３】このような低消費電力化が求められる一方
で、半導体装置は高集積化も求められている。このた
め、半導体素子を構成する各要素の微細化が要求されて
おり、そのため、ＭＯＳトランジスタでは、ゲート絶縁
膜の薄膜化が図られている。例えば、ゲート長が０．１
８μｍのＭＯＳトランジスタでは、今後、ゲート絶縁膜
厚が４．５〜５．０ｎｍにまで薄膜化することが予想さ
れる。[0003] While such low power consumption is required, high integration of semiconductor devices is also required. For this reason, miniaturization of each element constituting a semiconductor element is required, and therefore, in a MOS transistor, a gate insulating film is reduced in thickness. For example, if the gate length is 0.1
In the case of an 8 μm MOS transistor, it is expected that the thickness of the gate insulating film will be reduced to 4.5 to 5.0 nm in the future.
【０００４】したがって、これからのＰ型ＭＯＳトラン
ジスタは、ホウ素を導入したＰ+ 型ゲート電極構造を有
し、かつ膜厚を薄くでき、その一方で、より高信頼性を
維持できることが要求されている。Therefore, a future P-type MOS transistor is required to have a P.sup. + -Type gate electrode structure in which boron is introduced, to be thinner, and to be able to maintain higher reliability. .
【０００５】ただし、Ｐ+ 型ゲート電極構造では、ホウ
素原子の突き抜け現象が起きるという問題がある。この
ホウ素原子の突き抜け現象とは、熱処理をうけたＰ+ 型
ゲート電極中のホウ素が、ポリシリコンの結晶粒界に沿
って拡散し、ゲート絶縁膜に侵入するというものであ
る。このゲート絶縁膜に侵入したホウ素は、さらに拡散
してシリコン基板に到達し、そこで浅いＰ層を形成す
る。その結果、Ｐ型ＭＯＳトランジスタのしきい値電圧
が変動し、さらにゲート絶縁膜の信頼性も低下すること
が報告されている（例えばK.Uwasawa et al.,IEDM Tec
h. Digest,p.895(1993)）。However, the P + type gate electrode structure has a problem that a penetration phenomenon of boron atoms occurs. This penetration phenomenon of boron atoms means that the boron in the P + -type gate electrode that has been subjected to the heat treatment diffuses along the crystal grain boundaries of polysilicon and enters the gate insulating film. The boron that has invaded the gate insulating film further diffuses and reaches the silicon substrate, where a shallow P layer is formed. As a result, it has been reported that the threshold voltage of the P-type MOS transistor fluctuates and the reliability of the gate insulating film also decreases (for example, K. Uwasawa et al., IEDM Tec).
h. Digest, p. 895 (1993)).
【０００６】これまで、ホウ素原子の突き抜けを抑制す
る方法として、様々な報告がなされている。これらはい
ずれも、窒素原子によるホウ素原子の拡散防止効果を利
用しており、大きく分類すると、ゲート電極に窒素を導
入する方法と、ゲート絶縁膜に窒素を導入する方法があ
る。Until now, various reports have been made on methods for suppressing the penetration of boron atoms. Each of these uses the effect of preventing the diffusion of boron atoms by nitrogen atoms, and is roughly classified into a method of introducing nitrogen into a gate electrode and a method of introducing nitrogen into a gate insulating film.
【０００７】図４は従来の方法により形成されたＰ型Ｍ
ＯＳトランジスタのゲート電極部分の一部断面図であ
り、以下、これに基づいて、それぞれの方法の具体例を
説明する。FIG. 4 shows a P-type M formed by a conventional method.
FIG. 4 is a partial cross-sectional view of a gate electrode portion of an OS transistor. Hereinafter, specific examples of each method will be described based on the cross-sectional view.
【０００８】まず、ゲート電極４２に窒素を導入する方
法としては、 （１）窒素をポリシリコンからなるゲート電極４２にイ
オン注入する方法（文献例 T.Kuroi et al.,Jpn.J.App
l.Phys.,Vol.,p.771(1995)）。 （２）ゲート電極４２のＣＶＤ（Chemical Vapor Depos
ition ）時に窒素をドープする、いわゆるin-situ N-do
ped ＣＶＤ法（文献例 中山 諭 信学技報 ＳＤＭ94
-42 p.55(1994)）。First, the method of introducing nitrogen into the gate electrode 42 is as follows: (1) A method of ion-implanting nitrogen into the gate electrode 42 made of polysilicon (T. Kuroi et al., Jpn. J. App.
l.Phys., Vol., p. 771 (1995)). (2) CVD (Chemical Vapor Depos) of the gate electrode 42
so-called in-situ N-do
ped CVD method (literature example Satoshi Nakayama IEICE Technical Report SDM94
-42 p.55 (1994)).
【０００９】がある。これらの方法では、図４に示すよ
うに、ゲート電極４２内のシリコン酸化膜（ゲート絶縁
膜）４１との境界部分４２ａに、窒素が導入される。そ
して、これらの方法では、ゲート電極４２を形成するポ
リシリコンの結晶粒界に窒素が偏析し、この偏析した窒
素が、ポリシリコンに導入されているホウ素が結晶粒界
に沿って拡散するのを遅くしているものと考えられてい
る。[0009] There is. In these methods, as shown in FIG. 4, nitrogen is introduced into a boundary 42a between the gate electrode 42 and the silicon oxide film (gate insulating film) 41. In these methods, nitrogen segregates at the crystal grain boundary of the polysilicon forming the gate electrode 42, and the segregated nitrogen prevents boron introduced into the polysilicon from diffusing along the crystal grain boundary. It is thought to be slow.
【００１０】一方、ゲート絶縁膜に窒素を導入する方法
としては、 （３）シリコン酸化膜４１に窒化処理を施してシリコン
酸窒化膜を形成する方法（文献例 E.Hasegawa et al.,
IEDM Tech. Digest,p.327(1995) 、H.S.Momose et al.,
IEEE Trans.Electron Devices,Vol.41,No.4(1994) ）。 （４）予め窒素をイオン注入したシリコン基板４０を熱
酸化して、ゲート絶縁膜４１を形成する方法（文献例
C.T.Lui et al.,Digest of the International Symposi
um on VLSI Technology,p.18,1996 ）。 （５）シリコン基板４０にＣＶＤ法でシリコン酸窒化膜
を堆積した後、わずかに熱酸化する方法（文献例 L.Ma
nchanda et al.,IEDM Tech. Digest, p.459(1993) ）。On the other hand, the method of introducing nitrogen into the gate insulating film is as follows: (3) A method of forming a silicon oxynitride film by performing a nitriding treatment on the silicon oxide film 41 (reference example: E. Hasegawa et al.,
IEDM Tech.Digest, p.327 (1995), HSMomose et al.,
IEEE Trans. Electron Devices, Vol. 41, No. 4 (1994)). (4) A method of forming a gate insulating film 41 by thermally oxidizing a silicon substrate 40 into which nitrogen has been ion-implanted in advance (reference example)
CTLui et al., Digest of the International Symposi
um on VLSI Technology, p. 18, 1996). (5) A method in which a silicon oxynitride film is deposited on the silicon substrate 40 by the CVD method and then slightly thermally oxidized (reference example L. Ma
nchanda et al., IEDM Tech. Digest, p.459 (1993)).
【００１１】がある。これら（３），（４），（５）の
方法では、シリコン酸化膜４１中の窒素濃度が高い領域
によって、ホウ素の拡散を遅くしているものと考えられ
ている。[0011] There is. In these methods (3), (4) and (5), it is considered that the diffusion of boron is slowed down by the region where the nitrogen concentration in the silicon oxide film 41 is high.
【００１２】[0012]
【発明が解決しようとする課題】しかし、（１）の方法
では、過度に窒素を導入した場合、負のゲート電圧の印
加時にゲート電極４２を形成しているポリシリコンが空
乏化してしまうという問題がある。また、（２）の方法
では、過度に窒素を導入した場合、ポリシリコンの抵抗
率が増加し、シリコン酸化膜４１の蓄積容量が減少して
しまうという問題がある。However, in the method (1), when nitrogen is excessively introduced, the polysilicon forming the gate electrode 42 is depleted when a negative gate voltage is applied. There is. Further, in the method (2), when nitrogen is introduced excessively, there is a problem that the resistivity of polysilicon increases and the storage capacity of the silicon oxide film 41 decreases.
【００１３】一方、（３）の方法では、シリコン酸化膜
４１とシリコン基板４０の境界面付近４０ａ，４１ａに
できる窒化層により、Ｐ型ＭＯＳトランジスタのトラン
スコンダクタンスが低下するという問題がある。On the other hand, the method (3) has a problem that the transconductance of the P-type MOS transistor is reduced due to the nitride layer formed near the boundary surface 40a between the silicon oxide film 41 and the silicon substrate 40.
【００１４】また、（４）の方法では、シリコン酸化膜
４１とシリコン基板４０の境界面付近４０ａ，４１ａに
窒化層ができないという報告がある一方で、できるとい
う報告もある(A. Furukawa et al.,Digest of the inte
rnational Symposium on VLSI Tech. p.62,1996)。窒化
層ができる場合には、（３）の場合と同様に、トランス
コンダクタンスの劣化が生じることが容易に推測でき
る。In the method (4), while there is a report that a nitride layer cannot be formed near the boundary surface 40a, 41a between the silicon oxide film 41 and the silicon substrate 40, there is also a report that a nitride layer can be formed (A. Furukawa et al.). ., Digest of the inte
rnational Symposium on VLSI Tech. p.62, 1996). When a nitride layer is formed, it can be easily estimated that the transconductance deteriorates as in the case (3).
【００１５】さらに、（５）の方法では、窒素の導入さ
れたシリコン酸化膜４１の大部分がＣＶＤ法によって形
成されたものであり、熱酸化した膜はわずか（文献の報
告では全体の１／５程度）であるため、絶縁破壊耐性が
弱いであろうことが容易に推測される。Further, in the method (5), most of the silicon oxide film 41 into which nitrogen is introduced is formed by the CVD method, and only a small amount of the thermally oxidized film is reported (1/1 of the total in the literature reports). 5), it is easily assumed that the dielectric breakdown resistance will be weak.
【００１６】本発明はこのような点に鑑みてなされたも
のであり、窒素原子によるホウ素原子の拡散防止効果を
得ながら、素子の性能劣化を防止することのできる半導
体装置の製造方法および半導体装置を提供することを目
的とする。The present invention has been made in view of the above points, and a method of manufacturing a semiconductor device and a semiconductor device capable of preventing performance degradation of an element while obtaining an effect of preventing diffusion of boron atoms by nitrogen atoms. The purpose is to provide.
【００１７】[0017]
【課題を解決するための手段】本発明では上記課題を解
決するために、シリコン基板に絶縁膜を介してゲート電
極を形成する半導体装置の製造方法において、前記シリ
コン基板を熱酸化することによって上面にシリコン酸化
膜を形成する工程と、前記シリコン酸化膜の上に、窒素
を導入させたシリコン酸窒化膜を形成する工程と、前記
シリコン酸窒化膜上にシリコンを堆積し、前記堆積した
シリコンにホウ素を導入させてゲート電極を形成する工
程と、を有することを特徴とする半導体装置の製造方法
が提供される。According to the present invention, there is provided a method of manufacturing a semiconductor device in which a gate electrode is formed on a silicon substrate with an insulating film interposed therebetween by thermally oxidizing the silicon substrate. Forming a silicon oxide film on the silicon oxide film, forming a silicon oxynitride film into which nitrogen is introduced, on the silicon oxide film, and depositing silicon on the silicon oxynitride film. And a step of forming a gate electrode by introducing boron.
【００１８】このように、ゲート絶縁層としてのシリコ
ン酸化膜の上面部分に、窒素を導入させたシリコン酸窒
化膜を形成し、シリコン酸窒化膜の上に堆積したシリコ
ンにホウ素を導入させてゲート電極を形成することによ
り、ゲート電極のゲート絶縁層側部分、シリコン基板の
上面側部分、およびシリコン酸化膜のシリコン基板側部
分への分布をさけて窒素を導入することができる。これ
により、窒素原子によるホウ素原子の拡散防止効果を得
ながら、素子の性能劣化が防止される。As described above, a silicon oxynitride film into which nitrogen is introduced is formed on the upper surface portion of a silicon oxide film as a gate insulating layer, and boron is introduced into silicon deposited on the silicon oxynitride film to form a gate. By forming the electrode, nitrogen can be introduced while avoiding distribution of the gate electrode on the gate insulating layer side, the upper surface of the silicon substrate, and the silicon oxide film on the silicon substrate. Thus, the performance of the device is prevented from deteriorating while the effect of preventing the diffusion of boron atoms by nitrogen atoms is obtained.
【００１９】[0019]
【発明の実施の形態】以下、本発明の一形態を図面を参
照して説明する。図２は本形態のＰ型ＭＯＳトランジス
タの製造方法のステップＳ１〜Ｓ３を示す図である。ま
た、図３は本形態のＰ型ＭＯＳトランジスタの製造方法
のステップＳ４およびステップＳ５を示す図である。こ
の製造方法では、まず、図２のステップＳ１に示すよう
に、Ｎ型のシリコン基板１上に素子分離酸化膜２を形成
し、さらに通常のパイロジェニック酸化法によって、厚
さ４ｎｍのシリコン酸化膜３を形成する。ここで、パイ
ロジェニック酸化法の条件は、例えば以下のようにする
ことができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing steps S1 to S3 of the method for manufacturing a P-type MOS transistor according to the present embodiment. FIG. 3 is a view showing steps S4 and S5 of the method for manufacturing a P-type MOS transistor according to the present embodiment. In this manufacturing method, first, as shown in step S1 of FIG. 2, an element isolation oxide film 2 is formed on an N-type silicon substrate 1, and a silicon oxide film having a thickness of 4 nm is formed by a usual pyrogenic oxidation method. Form 3 Here, the conditions of the pyrogenic oxidation method can be, for example, as follows.
【００２０】酸化温度 ７５０°Ｃ ガス比 Ｈ2 ：Ｏ2 ＝１：２ 次に、ステップＳ２に示すように、ＣＶＤ法により、厚
さ２ｎｍのシリコン酸窒化膜４を形成する。ここで、Ｃ
ＶＤの条件は、例えば以下のようにすることができる。Oxidation temperature: 750 ° C. Gas ratio: H 2 : O 2 = 1: 2 Next, as shown in step S2, a silicon oxynitride film 4 having a thickness of 2 nm is formed by the CVD method. Where C
The condition of VD can be, for example, as follows.
【００２１】装置 ＬＰＣＶＤ（Low Pressure CVD） 基板温度 ８２０°Ｃ 圧力 ２６．７Ｐａ ガス比 ＳｉＨ2 Ｃｌ2 ：Ｎ2 Ｏ：ＮＨ3＝２５：７
２：３ 平均成長速度 １．４ｎｍ／ｍｉｎ なお、形成されたシリコン酸窒化膜４中の窒素濃度は、
３０ａｔｍ％程度である。Apparatus LPCVD (Low Pressure CVD) Substrate temperature 820 ° C. Pressure 26.7 Pa Gas ratio SiH 2 Cl 2 : N 2 O: NH 3 = 25: 7
2: 3 Average growth rate 1.4 nm / min The nitrogen concentration in the formed silicon oxynitride film 4 is:
It is about 30 atm%.
【００２２】次いで、熱処理を行う。熱処理の条件は、
例えば以下のようにすることができる。 処理温度 ８５０°Ｃ 処理時間 ２０分 雰囲気 窒素 さらに、ＣＶＤ法により、図示されていない２００ｎｍ
程度のポリシリコン膜を形成後、フォトリソグラフィと
異方性エッチングを用いてポリシリコン膜をゲート電極
の形状にパターニングし、ステップＳ３に示すようにゲ
ート電極５を形成する。Next, heat treatment is performed. The heat treatment conditions are
For example, the following can be performed. Processing temperature 850 ° C. Processing time 20 minutes Atmosphere Nitrogen Further, by CVD method, 200 nm (not shown)
After the formation of the polysilicon film, the polysilicon film is patterned into the shape of the gate electrode using photolithography and anisotropic etching, and the gate electrode 5 is formed as shown in step S3.
【００２３】そして、ＣＶＤ法により、図示されていな
い１００ｎｍ程度のシリコン酸化膜を堆積し、エッチバ
ックすることにより、図３のステップＳ４に示すように
サイドウォール酸化膜６を形成する。次いで、ホウ素イ
オンを５ｋｅＶ、４×１０15ｃｍ-2の条件で注入後、１
１００°Ｃ、１０秒程度の急速熱処理を加えて注入され
た不純物を活性化させることにより、ステップＳ５に示
すように、ゲート電極５をＰ+ 型とし、同時にシリコン
基板１にＰ+ 型のソース／ドレイン領域７，８を形成す
る。これにより、Ｐ型ＭＯＳトランジスタが完成する。Then, a silicon oxide film (not shown) of about 100 nm is deposited by CVD and etched back to form a sidewall oxide film 6 as shown in step S4 of FIG. Then, after boron ions are implanted under the conditions of 5 keV and 4 × 10 15 cm −2 ,
By activating the implanted impurities by applying a rapid heat treatment at 100 ° C. for about 10 seconds, the gate electrode 5 is made to be a P + type, and at the same time, a P + type source is / Drain regions 7 and 8 are formed. Thus, a P-type MOS transistor is completed.
【００２４】図１は本形態の製造方法により形成された
Ｐ型ＭＯＳトランジスタのゲート電極部分の一部断面図
である。このＰ型ＭＯＳトランジスタでは、シリコン酸
化膜３およびシリコン酸窒化膜４によって、ゲート絶縁
膜１０が形成されている。これにより、ゲート電極５か
らのホウ素原子の拡散、突き抜けを防止することができ
る。よって、Ｐ型ＭＯＳトランジスタのしきい値電圧の
変動を防止でき、ゲート絶縁膜１０の信頼性を維持でき
る。FIG. 1 is a partial cross-sectional view of a gate electrode portion of a P-type MOS transistor formed by the manufacturing method of the present embodiment. In this P-type MOS transistor, a silicon oxide film 3 and a silicon oxynitride film 4 form a gate insulating film 10. Thereby, diffusion and penetration of boron atoms from the gate electrode 5 can be prevented. Therefore, fluctuation of the threshold voltage of the P-type MOS transistor can be prevented, and the reliability of the gate insulating film 10 can be maintained.
【００２５】また、ゲート絶縁膜１０においては、シリ
コン酸窒化膜４がシリコン酸化膜３の上側に形成されて
いるので、図４で示した従来の構造のように、ポリシリ
コンの空乏化やトランスコンダクタの低下等の素子の性
能劣化を防止することができる。In the gate insulating film 10, since the silicon oxynitride film 4 is formed on the upper side of the silicon oxide film 3, the depletion of polysilicon and the formation of a transformer are prevented as in the conventional structure shown in FIG. It is possible to prevent the performance of the element from deteriorating such as a decrease in the conductor.
【００２６】さらに、本形態では、シリコン酸窒化膜４
の厚さが２ｎｍに対してシリコン酸化膜３の厚さを４ｎ
ｍというように、シリコン酸窒化膜４側を薄く形成した
ので、ゲート絶縁膜１０の破壊耐圧の劣化を抑制するこ
とができる。Further, in this embodiment, the silicon oxynitride film 4
The thickness of the silicon oxide film 3 is 4 n for a thickness of 2 nm.
Since the silicon oxynitride film 4 side is formed thin as m, the deterioration of the breakdown voltage of the gate insulating film 10 can be suppressed.
【００２７】また、本形態では、シリコン酸窒化膜４の
堆積後に熱処理を行うようにしたので、シリコン酸窒化
膜４の堆積時に発生するシリコン酸化膜３とシリコン酸
窒化膜４との境界面１０ａにおける格子歪み等を減少さ
せることができる。In this embodiment, the heat treatment is performed after the silicon oxynitride film 4 is deposited. Therefore, the boundary surface 10a between the silicon oxide film 3 and the silicon oxynitride film 4 generated when the silicon oxynitride film 4 is deposited. Can be reduced.
【００２８】なお、本形態では、シリコン酸化膜３の形
成方法として、パイロジェニック酸化法を用いる例を示
したが、ドライ酸化法、超ドライ酸化法、高圧酸化法、
減圧酸化法、オゾン酸化法、水バブルによる水蒸気酸化
法、塩酸酸化法等、他のいかなる酸化法でもよい。In this embodiment, an example in which a pyrogenic oxidation method is used as a method for forming the silicon oxide film 3 has been described. However, a dry oxidation method, an ultra-dry oxidation method, a high-pressure oxidation method,
Any other oxidation method such as a reduced pressure oxidation method, an ozone oxidation method, a steam oxidation method using a water bubble, and a hydrochloric acid oxidation method may be used.
【００２９】また、ゲート絶縁膜１０の熱処理におい
て、本形態では雰囲気として窒素を用いたが、この他
に、アルゴン、酸素、またはハロゲン元素を添加した不
活性ガス等を選ぶことができる。In the heat treatment of the gate insulating film 10, in this embodiment, nitrogen is used as an atmosphere. Alternatively, an inert gas to which argon, oxygen, or a halogen element is added can be selected.
【００３０】さらに、シリコン酸窒化膜４のＣＶＤ条件
や熱処理の温度、Ｐ型ＭＯＳトランジスタの形状、細部
の製造工程については、本形態で例示したものに限られ
ることはない。Further, the CVD conditions of the silicon oxynitride film 4, the temperature of the heat treatment, the shape of the P-type MOS transistor, and the detailed manufacturing process are not limited to those exemplified in this embodiment.
【００３１】[0031]
【発明の効果】以上説明したように本発明では、ゲート
絶縁層としてのシリコン酸化膜の上に、窒素を導入させ
たシリコン酸窒化膜を形成し、シリコン酸窒化膜の上に
堆積したシリコンにホウ素を導入させてゲート電極を形
成するようにしたので、ゲート電極のゲート絶縁層側部
分、シリコン基板の上面側部分、およびシリコン酸化膜
のシリコン基板側部分への分布を避けて窒素を導入する
ことができる。これにより、窒素原子によるホウ素原子
の拡散防止効果を得ながら、ポリシリコンの空乏化やト
ランスコンダクタの低下等の素子の性能劣化を防止する
ことができる。As described above, according to the present invention, a silicon oxynitride film into which nitrogen is introduced is formed on a silicon oxide film as a gate insulating layer, and the silicon deposited on the silicon oxynitride film is Since the gate electrode is formed by introducing boron, nitrogen is introduced while avoiding the distribution of the gate electrode to the gate insulating layer side portion, the upper surface side portion of the silicon substrate, and the silicon oxide film to the silicon substrate side portion. be able to. Accordingly, it is possible to prevent the performance of the device from deteriorating due to the depletion of the polysilicon and the decrease in the transconductor while obtaining the effect of preventing the diffusion of the boron atom by the nitrogen atom.
【図１】本形態の製造方法により形成されたＰ型ＭＯＳ
トランジスタのゲート電極部分の一部断面図である。FIG. 1 shows a P-type MOS formed by a manufacturing method according to an embodiment of the present invention.
FIG. 3 is a partial cross-sectional view of a gate electrode portion of a transistor.
【図２】本形態のＰ型ＭＯＳトランジスタの製造方法の
ステップＳ１〜Ｓ３を示す図である。FIG. 2 is a view showing steps S1 to S3 of the method for manufacturing a P-type MOS transistor according to the embodiment.
【図３】本形態のＰ型ＭＯＳトランジスタの製造方法の
ステップＳ４およびステップＳ５を示す図である。FIG. 3 is a view showing steps S4 and S5 of the method for manufacturing a P-type MOS transistor according to the embodiment.
【図４】従来の方法により形成されたＰ型ＭＯＳトラン
ジスタのゲート電極部分の一部断面図である。FIG. 4 is a partial cross-sectional view of a gate electrode portion of a P-type MOS transistor formed by a conventional method.
１・・・シリコン基板、２・・・素子分離酸化膜、３・
・・シリコン酸化膜、４・・・シリコン酸窒化膜、５・
・・ゲート電極、１０・・・ゲート絶縁膜。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Element isolation oxide film, 3
..Silicon oxide film, 4 ... Silicon oxynitride film, 5
..Gate electrode, 10 ... Gate insulating film.
Claims (4)
極を形成する半導体装置の製造方法において、 前記シリコン基板を熱酸化することによって上面にシリ
コン酸化膜を形成する工程と、 前記シリコン酸化膜の上に、窒素を導入させたシリコン
酸窒化膜を形成する工程と、 前記シリコン酸窒化膜上にシリコンを堆積し、前記堆積
したシリコンにホウ素を導入させてゲート電極を形成す
る工程と、 を有することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device in which a gate electrode is formed on a silicon substrate with an insulating film interposed therebetween, the method comprising: thermally oxidizing the silicon substrate to form a silicon oxide film on an upper surface; Forming a silicon oxynitride film into which nitrogen has been introduced, and depositing silicon on the silicon oxynitride film and introducing boron into the deposited silicon to form a gate electrode. A method for manufacturing a semiconductor device, comprising:
化膜よりも薄く形成することを特徴とする請求項１記載
の半導体装置の製造方法。2. The method according to claim 1, wherein said silicon oxynitride film is formed thinner than said silicon oxide film.
を施すことを特徴とする請求項１記載の半導体装置の製
造方法。3. The method according to claim 1, wherein a heat treatment is performed after the formation of the silicon oxynitride film.
板に形成される半導体装置において、 前記シリコン基板の上面に形成されたシリコン酸化膜
と、 前記シリコン酸化膜の上に、窒素を導入させることによ
り形成されたシリコン酸窒化膜と、 前記シリコン酸窒化膜上にシリコンを堆積し、前記堆積
したシリコンにホウ素を導入させることにより形成され
たゲート電極と、 を有することを特徴とする半導体装置。4. A semiconductor device in which a gate electrode is formed on a silicon substrate via an insulating film, wherein nitrogen is introduced on the silicon oxide film formed on the upper surface of the silicon substrate and on the silicon oxide film. A silicon oxynitride film formed by: and a gate electrode formed by depositing silicon on the silicon oxynitride film and introducing boron into the deposited silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32559096A JPH10173171A (en) | 1996-12-05 | 1996-12-05 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32559096A JPH10173171A (en) | 1996-12-05 | 1996-12-05 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173171A true JPH10173171A (en) | 1998-06-26 |
Family
ID=18178588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32559096A Pending JPH10173171A (en) | 1996-12-05 | 1996-12-05 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173171A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347295A (en) * | 2004-05-31 | 2005-12-15 | Shin Etsu Chem Co Ltd | Compound piezoelectric substrate |
| JP2022094904A (en) * | 2020-12-15 | 2022-06-27 | ウォニク アイピーエス カンパニー リミテッド | Thin film formation method and device |
-
1996
- 1996-12-05 JP JP32559096A patent/JPH10173171A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347295A (en) * | 2004-05-31 | 2005-12-15 | Shin Etsu Chem Co Ltd | Compound piezoelectric substrate |
| JP2022094904A (en) * | 2020-12-15 | 2022-06-27 | ウォニク アイピーエス カンパニー リミテッド | Thin film formation method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1361614B1 (en) | Semiconductor device manufacturing method | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US7138692B2 (en) | Semiconductor device | |
| US7238996B2 (en) | Semiconductor device | |
| US7759744B2 (en) | Semiconductor device having high dielectric constant layers of different thicknesses | |
| JP2008053283A (en) | Manufacturing method for semiconductor device | |
| JP3513018B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| JP4582837B2 (en) | Manufacturing method of semiconductor device | |
| US20070138573A1 (en) | Semiconductor device and manufacturing method of the same | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3050165B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1167760A (en) | Method for manufacturing semiconductor device | |
| JP2889295B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008205065A (en) | Semiconductor device and manufacturing method therefor | |
| US6890831B2 (en) | Method of fabricating semiconductor device | |
| JPH10173171A (en) | Semiconductor device and manufacturing method therefor | |
| JP2000243960A (en) | Insulated-gate transistor and its manufacture | |
| JP2010123669A (en) | Semiconductor device and method of manufacturing same | |
| JP4241650B2 (en) | Gate oxide film formation method | |
| JP3644682B2 (en) | Manufacturing method of semiconductor device | |
| JPH07161988A (en) | Manufacture of semiconductor device | |
| JP2005019885A (en) | Semiconductor device and manufacturing method therefor | |
| KR100806136B1 (en) | Method for fabricating semiconductor device having meta-gate electrode | |
| JP2968548B2 (en) | Semiconductor device and manufacturing method thereof |