JPH0758149A - チップ部品の実装方法 - Google Patents
チップ部品の実装方法Info
- Publication number
- JPH0758149A JPH0758149A JP5199411A JP19941193A JPH0758149A JP H0758149 A JPH0758149 A JP H0758149A JP 5199411 A JP5199411 A JP 5199411A JP 19941193 A JP19941193 A JP 19941193A JP H0758149 A JPH0758149 A JP H0758149A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- solder bump
- bumps
- sub
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】はんだバンプのリフローによる光素子のセルフ
アライメント実装において、光素子を高精度に位置決め
する。 【構成】光素子実装用サブ基盤１に設けたサブ基板側電
極パッド２上にＡｕＳｎはんだバンプ３を形成し、これ
に光素子側電極パッド４を設けた発光ダイオードチップ
５を載せる（分図ａ）。次に、加熱ステージ６により光
素子実装用サブ基板１を加熱してＡｕＳｎはんだバンプ
３を溶融し、光素子実装用サブ基板１と発光ダイオード
チップ５に荷重を加えるとＡｕＳｎはんだバンプ３が変
形し、はんだバンプ表面の酸化膜が分断破壊される（分
図ｂ）。これにより、セルフアライメントに必要な溶融
はんだの表面張力が得られ（分図ｃ）、発光ダイオード
チップ５が高精度に位置決めされる（分図ｄ）。
アライメント実装において、光素子を高精度に位置決め
する。 【構成】光素子実装用サブ基盤１に設けたサブ基板側電
極パッド２上にＡｕＳｎはんだバンプ３を形成し、これ
に光素子側電極パッド４を設けた発光ダイオードチップ
５を載せる（分図ａ）。次に、加熱ステージ６により光
素子実装用サブ基板１を加熱してＡｕＳｎはんだバンプ
３を溶融し、光素子実装用サブ基板１と発光ダイオード
チップ５に荷重を加えるとＡｕＳｎはんだバンプ３が変
形し、はんだバンプ表面の酸化膜が分断破壊される（分
図ｂ）。これにより、セルフアライメントに必要な溶融
はんだの表面張力が得られ（分図ｃ）、発光ダイオード
チップ５が高精度に位置決めされる（分図ｄ）。
Description
【０００１】
【産業上の利用分野】本発明は、チップ部品の実装方法
に関し、特に光通信，電送装置に用いられる光素子をリ
フローによりサブ基板に接合する実装方法に関する。
に関し、特に光通信，電送装置に用いられる光素子をリ
フローによりサブ基板に接合する実装方法に関する。
【０００２】
【従来の技術】光通信はこれまで主に幹線系の伝送に実
用化されていたが、近年、加入者系伝送や民生機器等へ
の広範な普及の兆しがある。これに応じて加入者向けの
光伝送用モジュールの開発において、小型化，低コスト
化，薄型化が進められている。これらを実現するための
技術として、光伝送用モジュールのパッケージングにお
いて、光素子をサブ基板にフリップチップ接合する方法
が有効である。
用化されていたが、近年、加入者系伝送や民生機器等へ
の広範な普及の兆しがある。これに応じて加入者向けの
光伝送用モジュールの開発において、小型化，低コスト
化，薄型化が進められている。これらを実現するための
技術として、光伝送用モジュールのパッケージングにお
いて、光素子をサブ基板にフリップチップ接合する方法
が有効である。
【０００３】フリップチップ接合は、素子とサブ基板と
を微小のバンプを介して接合する方法であり、モジュー
ルの小型化が可能である。このフリップチップ接合は、
バンプをリフロー時に溶融したバンプの表面張力に起因
するセルフアライメント効果によって、高精度の接合位
置精度が得られるという特徴がある。
を微小のバンプを介して接合する方法であり、モジュー
ルの小型化が可能である。このフリップチップ接合は、
バンプをリフロー時に溶融したバンプの表面張力に起因
するセルフアライメント効果によって、高精度の接合位
置精度が得られるという特徴がある。
【０００４】この効果を利用することにより、光素子と
光導波路，光ファイバー等の光部品との光軸の無調整化
が可能であり、モジュールの実装コストの低減、さらに
はモジュールの低コスト化をはかることができる。ま
た、これらの特徴を利用して光素子のフリップチップ実
装が行われている。
光導波路，光ファイバー等の光部品との光軸の無調整化
が可能であり、モジュールの実装コストの低減、さらに
はモジュールの低コスト化をはかることができる。ま
た、これらの特徴を利用して光素子のフリップチップ実
装が行われている。
【０００５】
【発明が解決しようとする課題】バンプのセルフアライ
メント効果を利用して光素子の高精度位置決めを行うに
は、セルフアライメントに必要な溶融はんだの表面張力
が十分に得られることが重要である。光素子実装用サブ
基板にバンプを、光素子に電極パッドをそれぞれ設け、
セルフアライメント接合を行う場合、表面張力を得て光
素子を高精度に規定の接合位置に引き寄せるには、溶融
したバンプが光素子側の電極パッドに十分に濡れ広がる
ことが重要である。
メント効果を利用して光素子の高精度位置決めを行うに
は、セルフアライメントに必要な溶融はんだの表面張力
が十分に得られることが重要である。光素子実装用サブ
基板にバンプを、光素子に電極パッドをそれぞれ設け、
セルフアライメント接合を行う場合、表面張力を得て光
素子を高精度に規定の接合位置に引き寄せるには、溶融
したバンプが光素子側の電極パッドに十分に濡れ広がる
ことが重要である。
【０００６】この“濡れ”を確保するには、はんだバン
プの表面に存在する酸化膜を除去または破壊し、光素子
側の電極パッドに新鮮な溶融はんだを接触させる必要が
ある。これに対して、図２に示したように、溶融したは
んだバンプの酸化膜８の除去または破壊が不十分である
と、溶融はんだが電極に濡れ広がらず、セルフアライメ
ント効果が十分に得られない。
プの表面に存在する酸化膜を除去または破壊し、光素子
側の電極パッドに新鮮な溶融はんだを接触させる必要が
ある。これに対して、図２に示したように、溶融したは
んだバンプの酸化膜８の除去または破壊が不十分である
と、溶融はんだが電極に濡れ広がらず、セルフアライメ
ント効果が十分に得られない。
【０００７】このように接合精度は、はんだバンプの表
面酸化状態に左右されるため、従来の技術では、はんだ
バンプの酸化の度合いが大きい場合には精度が得られな
いという欠点がある。
面酸化状態に左右されるため、従来の技術では、はんだ
バンプの酸化の度合いが大きい場合には精度が得られな
いという欠点がある。
【０００８】また、このような酸化膜を除去するための
方法として、フラックスを用いる方法も考えられるが、
光素子の実装の場合には、フラックスの活性作用によっ
て長期信頼性が低下するため、光素子のセルフアライメ
ント接合はフラックスレスで行う必要がある。
方法として、フラックスを用いる方法も考えられるが、
光素子の実装の場合には、フラックスの活性作用によっ
て長期信頼性が低下するため、光素子のセルフアライメ
ント接合はフラックスレスで行う必要がある。
【０００９】さらに、特開平２−２５６２９７号公報に
開示されたように、溶融したはんだバンプに超音波を印
加することによって酸化膜の破壊をはかる方法もある
が、光素子を実装する場合には、超音波によって光素子
が損傷を受けやすいという欠点がある。
開示されたように、溶融したはんだバンプに超音波を印
加することによって酸化膜の破壊をはかる方法もある
が、光素子を実装する場合には、超音波によって光素子
が損傷を受けやすいという欠点がある。
【００１０】
【課題を解決するための手段】本発明は、チップ部品お
よびこのチップ部品を実装するサブ基板の少なくともい
ずれか一方に形成するはんだバンプをリフローにより前
記チップ部品と前記サブ基板とを接合するとともに、前
記はんだバンプのセルフアライメント効果により前記チ
ップ部品を位置決めするチップ部品の実装方法におい
て、前記リフロー時に前記チップ部品に荷重を加えて変
形させ、前記はんだバンプ表面の酸化膜を破壊する工程
を付加することを特徴とする。
よびこのチップ部品を実装するサブ基板の少なくともい
ずれか一方に形成するはんだバンプをリフローにより前
記チップ部品と前記サブ基板とを接合するとともに、前
記はんだバンプのセルフアライメント効果により前記チ
ップ部品を位置決めするチップ部品の実装方法におい
て、前記リフロー時に前記チップ部品に荷重を加えて変
形させ、前記はんだバンプ表面の酸化膜を破壊する工程
を付加することを特徴とする。
【００１１】
【作用】リフロー時に光素子に荷重を与えると、はんだ
バンプは変形し、はんだバンプの高さが減少すると同時
に、はんだバンプの表面積が変化する。ここで、はんだ
バンプの高さの減少量と表面積との相関を求めるため
に、図３に示すようなモデルを用いて解析する。
バンプは変形し、はんだバンプの高さが減少すると同時
に、はんだバンプの表面積が変化する。ここで、はんだ
バンプの高さの減少量と表面積との相関を求めるため
に、図３に示すようなモデルを用いて解析する。
【００１２】まず、図３に示すように、はんだバンプ形
状は、はんだバンプの表面積が最小となる球を平面で切
りとった形状とすると、はんだバンプの断面プロファイ
ル曲線は次のように仮定できる。
状は、はんだバンプの表面積が最小となる球を平面で切
りとった形状とすると、はんだバンプの断面プロファイ
ル曲線は次のように仮定できる。
【００１３】
【００１４】ここで、ｒは球面の曲率半径、ｂは球面の
中心となる点のｚ座標である。このプロファイルによる
はんだバンプの体積は電極パッド半径をｒp とすると、
中心となる点のｚ座標である。このプロファイルによる
はんだバンプの体積は電極パッド半径をｒp とすると、
【００１５】
【００１６】と表される。（２），（３）式より、
（１）式で仮定したはんだバンプのプロファイルはＶ，
ｈおよびｒp を用いて、次式のように表せる。
（１）式で仮定したはんだバンプのプロファイルはＶ，
ｈおよびｒp を用いて、次式のように表せる。
【００１７】
【００１８】はんだバンプが光素子側電極パッドに接触
している部分の円の半径ｒc は（４）式にｚ＝ｈを代入
して、次式のように求められる。
している部分の円の半径ｒc は（４）式にｚ＝ｈを代入
して、次式のように求められる。
【００１９】
【００２０】よって、はんだバンプの表面積は次式によ
り求めることができる。
り求めることができる。
【００２１】
【００２２】（６）式において、はんだバンプ体積Ｖを
電極パッド半径ｒp とをそれぞれＶ＝１２３７０００μ
ｍ３，ｒｐ＝７５μｍとしたときの、はんだバンプの高
さｈと表面積Ｓとの相関を求めた解析結果を図４に示
す。この図から判るように、はんだバンプ溶融時に光素
子に荷重を印加し、はんだバンプ高さを減少させること
によって、はんだバンプ表面積は増加する。これによ
り、はんだバンプ表面の酸化膜が分断破壊され、溶融は
んだの新鮮面が拡大するため、溶融はんだが光素子側の
電極パッドに対して十分に濡れるとともに、セルフアラ
イメントに必要な溶融はんだの表面張力が得られる。
電極パッド半径ｒp とをそれぞれＶ＝１２３７０００μ
ｍ３，ｒｐ＝７５μｍとしたときの、はんだバンプの高
さｈと表面積Ｓとの相関を求めた解析結果を図４に示
す。この図から判るように、はんだバンプ溶融時に光素
子に荷重を印加し、はんだバンプ高さを減少させること
によって、はんだバンプ表面積は増加する。これによ
り、はんだバンプ表面の酸化膜が分断破壊され、溶融は
んだの新鮮面が拡大するため、溶融はんだが光素子側の
電極パッドに対して十分に濡れるとともに、セルフアラ
イメントに必要な溶融はんだの表面張力が得られる。
【００２３】従って、高精度なセルフアライメント接合
が実現できる。また、はんだバンプ高さ減少量が大きい
ほど表面積の増加の割合は大きくなり、酸化膜破壊の効
果も大きくなる。
が実現できる。また、はんだバンプ高さ減少量が大きい
ほど表面積の増加の割合は大きくなり、酸化膜破壊の効
果も大きくなる。
【００２４】
【実施例】次に、本発明について図面を参照して説明す
る。なお、本実施例では、チップ部品として、特に光通
信，伝送装置等に用いられる光素子をサブ基板に接合す
る場合を例に挙げて説明する。
る。なお、本実施例では、チップ部品として、特に光通
信，伝送装置等に用いられる光素子をサブ基板に接合す
る場合を例に挙げて説明する。
【００２５】図１は、本発明の一実施例を実現する光素
子のセルフアライメント接合による工程を示す図であ
り、具体的には面発光型の発光ダイオードチップをＡｕ
Ｓｎ共晶合金はんだバンプを介して実装用のサブ基板に
セルフアライメント接合する工程を示している。
子のセルフアライメント接合による工程を示す図であ
り、具体的には面発光型の発光ダイオードチップをＡｕ
Ｓｎ共晶合金はんだバンプを介して実装用のサブ基板に
セルフアライメント接合する工程を示している。
【００２６】まず、ＡｕＳｎはんだバンプ３をＳｉ製サ
ブ基板１上に設けられたＡｕ電極パッド２上にプレス打
ち抜き法で形成する。プレス打ち抜き法によるバンプの
形成方法は、図５に示すように、微小なポンチ５１とダ
イ５２とを用いてＡｕＳｎ共晶合金箔５３を打ち抜き、
そのままサブ基板１上の所望の位置にＡｕＳｎ打ち抜き
型５４を仮固定する。
ブ基板１上に設けられたＡｕ電極パッド２上にプレス打
ち抜き法で形成する。プレス打ち抜き法によるバンプの
形成方法は、図５に示すように、微小なポンチ５１とダ
イ５２とを用いてＡｕＳｎ共晶合金箔５３を打ち抜き、
そのままサブ基板１上の所望の位置にＡｕＳｎ打ち抜き
型５４を仮固定する。
【００２７】次に、これにフラックス５５を塗布し、加
熱ステージ６を用いてＡｕＳｎ共晶合金の融点である２
８０℃よりも高く３００℃程度にまで加熱し、ウェット
バック、すなわちＡｕＳｎ打ち抜き片５４を電極バッド
２上で溶融することによってＡｕＳｎはんだバンプ３を
形成する。
熱ステージ６を用いてＡｕＳｎ共晶合金の融点である２
８０℃よりも高く３００℃程度にまで加熱し、ウェット
バック、すなわちＡｕＳｎ打ち抜き片５４を電極バッド
２上で溶融することによってＡｕＳｎはんだバンプ３を
形成する。
【００２８】ここで、ポンチの直径は１４０μｍ、ダイ
の内径は１５０μｍ、ＡｕＳｎ箔の厚さは７０μｍと
し、電極パッド２は直径１５０μｍとする。この条件に
より、ウェットバック後のＡｕＳｎはんだバンプ３は高
さ約８０μｍとなる。また、ＡｕＳｎはんだバンプの個
数，形成位置，間隔等は接合する発光ダイオードチップ
の寸法や形状に適したものとする。
の内径は１５０μｍ、ＡｕＳｎ箔の厚さは７０μｍと
し、電極パッド２は直径１５０μｍとする。この条件に
より、ウェットバック後のＡｕＳｎはんだバンプ３は高
さ約８０μｍとなる。また、ＡｕＳｎはんだバンプの個
数，形成位置，間隔等は接合する発光ダイオードチップ
の寸法や形状に適したものとする。
【００２９】次に、図１（ａ）に示すように、ＡｕＳｎ
はんだバンプに発光ダイオードチップ５を仮搭載する。
このとき、仮搭載位置のずれ量は正規の位置から１０μ
ｍ以内とする。これを図１（ｂ）に示すように加熱ステ
ージ６上で加熱し、ＡｕＳｎはんだバンプ３をリフロー
するとともに、図中、上方から加圧治具７を用いて荷重
を加えると、与えた荷重および発光ダイオードチップ５
自身の重量によりＡｕＳｎはんだバンプ３が溶融し、変
形することによりＡｕＳｎはんだバンプ３表面の酸化膜
８が破壊される。これにより光素子側電極パッド４に濡
れ広がる。
はんだバンプに発光ダイオードチップ５を仮搭載する。
このとき、仮搭載位置のずれ量は正規の位置から１０μ
ｍ以内とする。これを図１（ｂ）に示すように加熱ステ
ージ６上で加熱し、ＡｕＳｎはんだバンプ３をリフロー
するとともに、図中、上方から加圧治具７を用いて荷重
を加えると、与えた荷重および発光ダイオードチップ５
自身の重量によりＡｕＳｎはんだバンプ３が溶融し、変
形することによりＡｕＳｎはんだバンプ３表面の酸化膜
８が破壊される。これにより光素子側電極パッド４に濡
れ広がる。
【００３０】最後に、図１（ｃ）に示すように荷重を除
去すると、溶融したＡｕＳｎはんだバンプ３のセルフア
ライメント作用によって発光ダイオードチップ５が正規
の実装位置に引き寄せられ、図１（ｄ）に示すように高
精度に接合される。
去すると、溶融したＡｕＳｎはんだバンプ３のセルフア
ライメント作用によって発光ダイオードチップ５が正規
の実装位置に引き寄せられ、図１（ｄ）に示すように高
精度に接合される。
【００３１】なお、以上に述べた本発明の実施例におい
て、バンプの形成方法としてプレス打ち抜き法を用いた
が、蒸着，スパッタリング，メッキ等，他のバンプ形成
方法を用いてもよく、はんだバンプ材料としてＰｂＳｎ
等、ＡｕＳｎ以外の材料、また、基板材料としてＳｉ以
外の材料を用いてもよい。
て、バンプの形成方法としてプレス打ち抜き法を用いた
が、蒸着，スパッタリング，メッキ等，他のバンプ形成
方法を用いてもよく、はんだバンプ材料としてＰｂＳｎ
等、ＡｕＳｎ以外の材料、また、基板材料としてＳｉ以
外の材料を用いてもよい。
【００３２】加熱手段としては加熱ステージを用いた
が、赤外線加熱装置等の放射加熱や高温ガスの対流によ
る方法など、他の加熱手段を用いてもよい。また、はん
だバンプ溶融時に加圧ツールを発光ダイオードチップに
溶融させることにより、溶融したはんだが固化するのを
加圧治具を加熱することによって防ぐことができる。
が、赤外線加熱装置等の放射加熱や高温ガスの対流によ
る方法など、他の加熱手段を用いてもよい。また、はん
だバンプ溶融時に加圧ツールを発光ダイオードチップに
溶融させることにより、溶融したはんだが固化するのを
加圧治具を加熱することによって防ぐことができる。
【００３３】さらに、加熱された加圧ツールをはんだバ
ンプ溶融のための加熱手段としてもよく、酸化防止のた
めに窒素や他の非酸化性ガス，水素等の還元性ガス雰囲
気、もしくは真空リフロー等を用いてもよい。また、光
素子として発光ダイオードを例に挙げたが、本発明は半
導体レーザやフォトダイオードと光ファイバや光導波路
との光結合にも応用可能である。
ンプ溶融のための加熱手段としてもよく、酸化防止のた
めに窒素や他の非酸化性ガス，水素等の還元性ガス雰囲
気、もしくは真空リフロー等を用いてもよい。また、光
素子として発光ダイオードを例に挙げたが、本発明は半
導体レーザやフォトダイオードと光ファイバや光導波路
との光結合にも応用可能である。
【００３４】
【発明の効果】以上説明したように本発明は、光素子の
セルフアライメント接合において、はんだバンプに荷重
を加えてはんだバンプ表面の酸化膜を破壊することによ
り、リフロー時に溶融したはんだの光素子に設けた電極
パッドに対する濡れが十分に確保できるため、光素子の
セルフアライメント接合に必要な溶融はんだの表面張力
が得られ、光素子が高精度に位置決めされるという効果
を有する。
セルフアライメント接合において、はんだバンプに荷重
を加えてはんだバンプ表面の酸化膜を破壊することによ
り、リフロー時に溶融したはんだの光素子に設けた電極
パッドに対する濡れが十分に確保できるため、光素子の
セルフアライメント接合に必要な溶融はんだの表面張力
が得られ、光素子が高精度に位置決めされるという効果
を有する。
【図１】本発明の一実施例を実現する光素子のセルフア
ライメント接合の工程を示す図である。
ライメント接合の工程を示す図である。
【図２】従来のセルフアライメント接合において、はん
だバンプ表面の酸化膜破壊が不十分な状態を示す図であ
る。
だバンプ表面の酸化膜破壊が不十分な状態を示す図であ
る。
【図３】はんだバンプの変形量とはんだバンプの表面積
との相関を求めるためのモデルを示す図である。
との相関を求めるためのモデルを示す図である。
【図４】光素子に加える荷重によるはんだバンプの高さ
とはんだバンプの表面積との相関を示す図である。
とはんだバンプの表面積との相関を示す図である。
【図５】プレス打ち抜き法によりはんだバンプを形成す
る工程を示す図である。
る工程を示す図である。
１ 光素子実装用サブ基板 ２ サブ基板側電極パッド ３ ＡｕＳｎはんだバンプ ４ 光素子側電極パッド ５ 発光ダイオードチップ ６ 加熱ステージ ７ 加圧治具 ８ 酸化膜 ５１ ポンチ ５２ ダイ ５３ ＡｕＳｎ箔 ５４ ＡｕＳｎ打ち抜き片 ５５ フラックス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金山 義信 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (1)
- 【請求項１】 チップ部品およびこのチップ部品を実装
するサブ基板の少なくともいずれか一方に形成するはん
だバンプをリフローにより前記チップ部品と前記サブ基
板とを接合するとともに、前記はんだバンプのセルフア
ライメント効果により前記チップ部品を位置決めするチ
ップ部品の実装方法において、前記リフロー時に前記チ
ップ部品に荷重を加えて変形させ、前記はんだバンプ表
面の酸化膜を破壊する工程を付加することを特徴とする
チップ部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5199411A JPH0758149A (ja) | 1993-08-11 | 1993-08-11 | チップ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5199411A JPH0758149A (ja) | 1993-08-11 | 1993-08-11 | チップ部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758149A true JPH0758149A (ja) | 1995-03-03 |
Family
ID=16407361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5199411A Pending JPH0758149A (ja) | 1993-08-11 | 1993-08-11 | チップ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758149A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997002596A1 (fr) * | 1995-06-30 | 1997-01-23 | Kabushiki Kaisha Toshiba | Composant electronique et son procede de fabrication |
| JPH1056039A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electric Ind Co Ltd | バンプ付きワークのボンディング方法 |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
| JP2011077193A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| US8403202B1 (en) * | 2012-03-30 | 2013-03-26 | Hon Hai Precision Industry Co., Ltd. | Method for soldering surface mounting LED to circuit board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356922A (ja) * | 1986-08-28 | 1988-03-11 | Yokogawa Electric Corp | Ｉｃチツプの基板への取付け方法 |
| JPH03241755A (ja) * | 1990-02-19 | 1991-10-28 | Hitachi Ltd | 電子回路装置の製造方法 |
| JPH03276750A (ja) * | 1990-03-27 | 1991-12-06 | Nec Corp | ハイブリッド素子及びその製造方法 |
-
1993
- 1993-08-11 JP JP5199411A patent/JPH0758149A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356922A (ja) * | 1986-08-28 | 1988-03-11 | Yokogawa Electric Corp | Ｉｃチツプの基板への取付け方法 |
| JPH03241755A (ja) * | 1990-02-19 | 1991-10-28 | Hitachi Ltd | 電子回路装置の製造方法 |
| JPH03276750A (ja) * | 1990-03-27 | 1991-12-06 | Nec Corp | ハイブリッド素子及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997002596A1 (fr) * | 1995-06-30 | 1997-01-23 | Kabushiki Kaisha Toshiba | Composant electronique et son procede de fabrication |
| US6262513B1 (en) | 1995-06-30 | 2001-07-17 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
| US6628043B2 (en) | 1995-06-30 | 2003-09-30 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
| US6754950B2 (en) | 1995-06-30 | 2004-06-29 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
| JPH1056039A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electric Ind Co Ltd | バンプ付きワークのボンディング方法 |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
| JP2011077193A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| US8403202B1 (en) * | 2012-03-30 | 2013-03-26 | Hon Hai Precision Industry Co., Ltd. | Method for soldering surface mounting LED to circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3028791B2 (ja) | チップ部品の実装方法 | |
| JP2817778B2 (ja) | 光モジュール及びその製造方法 | |
| US7667324B2 (en) | Systems, devices, components and methods for hermetically sealing electronic modules and packages | |
| US6478906B1 (en) | Method for bonding a flexible substrate to a chip | |
| US6393171B2 (en) | Optical module for optical transmission and manufacturing process therefor | |
| US5275970A (en) | Method of forming bonding bumps by punching a metal ribbon | |
| EP1369912A3 (en) | Method of mounting a Flip chip using a laser beam | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JPH08179154A (ja) | 光モジュールの実装方法および構造 | |
| JPH0758149A (ja) | チップ部品の実装方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JPH05190601A (ja) | フリップチップ接合方法 | |
| JPH06196486A (ja) | バンプ形成方法およびバンプ形成装置 | |
| JP2002111113A (ja) | 光モジュール | |
| JP2586811B2 (ja) | はんだバンプ形成方法 | |
| Nangalia et al. | Fluxless, no clean assembly of optoelectronic devices with PADS | |
| JPH06246479A (ja) | 接合金属シート | |
| JPH0437137A (ja) | 半導体チップ又は半導体装置及びその製造方法 | |
| JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
| JP2002043677A (ja) | 光素子実装構造及びその実装方法 | |
| JP3793648B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH10223690A (ja) | 光素子の実装方法 | |
| JPH0964093A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960521 |