JP2002111113A - 光モジュール - Google Patents
光モジュールInfo
- Publication number
- JP2002111113A JP2002111113A JP2000300557A JP2000300557A JP2002111113A JP 2002111113 A JP2002111113 A JP 2002111113A JP 2000300557 A JP2000300557 A JP 2000300557A JP 2000300557 A JP2000300557 A JP 2000300557A JP 2002111113 A JP2002111113 A JP 2002111113A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- solder
- optical element
- substrate
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】光素子のパッシブアライメント実装において、
はんだを溶融させた時の光素子の位置、高さ、水平度の
ずれを抑制することで、光結合不良を低減し、低コスト
な光モジュールを提供する。 【解決手段】基板あるいは光素子のどちらか一方あるい
は両方の電極メタライズ上にはんだ膜が形成されてお
り、前記はんだ膜とは別に仮接続用のバンプを介して光
素子と基板を仮接続して固定させる構造が形成されてお
り、仮接続後にはんだの融点以上に加熱して前記はんだ
を溶融させて光素子との接続を行う接続構造であって、
バンプと光素子メタライズが仮接続されていることによ
り、はんだの溶融時に光素子の位置、高さ、水平度が変
化することがないことを特徴とする接続構造を含む光モ
ジュールが提供される。
はんだを溶融させた時の光素子の位置、高さ、水平度の
ずれを抑制することで、光結合不良を低減し、低コスト
な光モジュールを提供する。 【解決手段】基板あるいは光素子のどちらか一方あるい
は両方の電極メタライズ上にはんだ膜が形成されてお
り、前記はんだ膜とは別に仮接続用のバンプを介して光
素子と基板を仮接続して固定させる構造が形成されてお
り、仮接続後にはんだの融点以上に加熱して前記はんだ
を溶融させて光素子との接続を行う接続構造であって、
バンプと光素子メタライズが仮接続されていることによ
り、はんだの溶融時に光素子の位置、高さ、水平度が変
化することがないことを特徴とする接続構造を含む光モ
ジュールが提供される。
Description
【０００１】
【発明の属する技術分野】本発明は光モジュールおよび
光回路基板における光素子および光学部品の実装に関す
る。
光回路基板における光素子および光学部品の実装に関す
る。
【０００２】
【従来の技術】光モジュールとは、光導波路あるいは光
ファイバと光素子が光学的に結合した状態で実装されて
おり、光素子から出射した光信号が光導波路あるいは光
ファイバを通って外部に送信されたり、外部からの光信
号を光素子により受信することのできる装置である。光
信号の送信は、レーザダイオード（以下LD）に通電して
発光させることにより行われ、受信は、光信号をフォト
ダイオード（以下PD）で受け、光電流として取り出すこ
とにより行われる。光導波路あるいは光ファイバと光素
子の間には、光学結合の効率を高めるためにレンズを入
れたり、余分な光を除去するためにフィルタあるいは光
アイソレータを入れたりすることがある。このような実
装構造は対象とする光通信の経路により異なり、例えば
大都市間を結ぶ幹線系の光通信用のモジュールでは、光
素子、光ファイバとともに、レンズ、光アイソレータな
どの光学部品が実装され、加入者系の光モジュールで
は、低コスト化のために、レンズなどは使用されないこ
とがある。
ファイバと光素子が光学的に結合した状態で実装されて
おり、光素子から出射した光信号が光導波路あるいは光
ファイバを通って外部に送信されたり、外部からの光信
号を光素子により受信することのできる装置である。光
信号の送信は、レーザダイオード（以下LD）に通電して
発光させることにより行われ、受信は、光信号をフォト
ダイオード（以下PD）で受け、光電流として取り出すこ
とにより行われる。光導波路あるいは光ファイバと光素
子の間には、光学結合の効率を高めるためにレンズを入
れたり、余分な光を除去するためにフィルタあるいは光
アイソレータを入れたりすることがある。このような実
装構造は対象とする光通信の経路により異なり、例えば
大都市間を結ぶ幹線系の光通信用のモジュールでは、光
素子、光ファイバとともに、レンズ、光アイソレータな
どの光学部品が実装され、加入者系の光モジュールで
は、低コスト化のために、レンズなどは使用されないこ
とがある。
【０００３】ところで、光素子を実装する場合、光導波
路を有する基板上に光素子をはんだで固定したり、基板
上に光素子をはんだ固定した後に光ファイバを基板上に
固定したりする。この時、光導波路あるいは光ファイバ
と光素子の光学的結合を得るためには、光素子の位置や
高さや水平度などが重要である。特に加入者系光通信で
は低コストで光モジュールを組み立てることが必須であ
り、レンズを介さず光素子と導波路で直接、光を結合さ
せる場合、±1mm程度の位置精度が要求される。
路を有する基板上に光素子をはんだで固定したり、基板
上に光素子をはんだ固定した後に光ファイバを基板上に
固定したりする。この時、光導波路あるいは光ファイバ
と光素子の光学的結合を得るためには、光素子の位置や
高さや水平度などが重要である。特に加入者系光通信で
は低コストで光モジュールを組み立てることが必須であ
り、レンズを介さず光素子と導波路で直接、光を結合さ
せる場合、±1mm程度の位置精度が要求される。
【０００４】加入者系の光モジュールでは、従来、Si基
板上に導波路を形成し、導波路端部の光素子搭載部に電
極メタライズを形成した後、その上に厚さ数mmの薄膜
のAu-Snはんだが蒸着により形成された基板が使用され
ている。そして、あらかじめ光素子および基板に形成さ
れたインデックスにより位置合わせを行い、蒸着はんだ
膜上に光素子を押しつけて仮固定し、複数の光素子を仮
固定した後に、基板をはんだの融点以上に加熱して一括
で複数の光素子を接続していた。このように、インデッ
クスにより素子の位置合わせを行い接続することを、パ
ッシブアライメント実装とよぶ。
板上に導波路を形成し、導波路端部の光素子搭載部に電
極メタライズを形成した後、その上に厚さ数mmの薄膜
のAu-Snはんだが蒸着により形成された基板が使用され
ている。そして、あらかじめ光素子および基板に形成さ
れたインデックスにより位置合わせを行い、蒸着はんだ
膜上に光素子を押しつけて仮固定し、複数の光素子を仮
固定した後に、基板をはんだの融点以上に加熱して一括
で複数の光素子を接続していた。このように、インデッ
クスにより素子の位置合わせを行い接続することを、パ
ッシブアライメント実装とよぶ。
【０００５】これに対し、溶融したはんだの表面張力に
より、光素子の位置、高さ、水平度を制御しようとする
のがセルフアライメント実装である。しかしセルフアラ
イメント実装では、搭載精度は雰囲気に依存する。これ
は、雰囲気に酸素が存在すると溶融したはんだの表面が
酸化して、溶融はんだ本来の表面張力が発生しなくなる
ためである。通常、酸化防止のためにはフラックスが使
用されるが、フラックスにより光素子の表面が汚染され
ると、光学的結合がとれなくなる場合があるため、光素
子の接続ではフラックスは使用されない。そこで、特殊
な還元性の雰囲気（ギ酸など）を使用したり、水素と窒
素の混合雰囲気などを使用してはんだ表面の酸化を防止
する技術が報告されている。しかし、このような雰囲気
の置換を行う場合、厳密な排気設備が必要になること、
さらに本質的な問題として、素子の高さがはんだ供給量
に依存すること、などの問題も残されている。
より、光素子の位置、高さ、水平度を制御しようとする
のがセルフアライメント実装である。しかしセルフアラ
イメント実装では、搭載精度は雰囲気に依存する。これ
は、雰囲気に酸素が存在すると溶融したはんだの表面が
酸化して、溶融はんだ本来の表面張力が発生しなくなる
ためである。通常、酸化防止のためにはフラックスが使
用されるが、フラックスにより光素子の表面が汚染され
ると、光学的結合がとれなくなる場合があるため、光素
子の接続ではフラックスは使用されない。そこで、特殊
な還元性の雰囲気（ギ酸など）を使用したり、水素と窒
素の混合雰囲気などを使用してはんだ表面の酸化を防止
する技術が報告されている。しかし、このような雰囲気
の置換を行う場合、厳密な排気設備が必要になること、
さらに本質的な問題として、素子の高さがはんだ供給量
に依存すること、などの問題も残されている。
【０００６】パッシブアライメント実装は、セルフアラ
イメント実装に比べると、高精度で光素子を位置合わせ
しなければならない。しかし、今後、加入者系光通信モ
ジュールのみならず、幹線系モジュールにおいても、低
コスト化のために部品数が少なくなると予想され、レン
ズなしで光ファイバと光素子を光結合させる、あるいは
安価なレンズを介して光結合させることが必要となって
くる。このような場合、光素子の位置、高さ、水平度に
は、非常に高い精度が要求される。また、幹線系モジュ
ールでは波長多重通信などの普及が予想され、通常の光
送信モジュールに比べて、光モジュール内の光学部品の
点数が増えることも考えられる。波長多重通信を行うた
めには、光をファイバに入れて送信するための機構の他
に、光の波長を一定に制御するための機構が必要であ
り、多くの光学部品が光モジュール内に実装されること
が考えられる。このような場合も、光学部品の位置精度
が悪いと、光学結合が悪くなってしまう。
イメント実装に比べると、高精度で光素子を位置合わせ
しなければならない。しかし、今後、加入者系光通信モ
ジュールのみならず、幹線系モジュールにおいても、低
コスト化のために部品数が少なくなると予想され、レン
ズなしで光ファイバと光素子を光結合させる、あるいは
安価なレンズを介して光結合させることが必要となって
くる。このような場合、光素子の位置、高さ、水平度に
は、非常に高い精度が要求される。また、幹線系モジュ
ールでは波長多重通信などの普及が予想され、通常の光
送信モジュールに比べて、光モジュール内の光学部品の
点数が増えることも考えられる。波長多重通信を行うた
めには、光をファイバに入れて送信するための機構の他
に、光の波長を一定に制御するための機構が必要であ
り、多くの光学部品が光モジュール内に実装されること
が考えられる。このような場合も、光学部品の位置精度
が悪いと、光学結合が悪くなってしまう。
【０００７】したがって、光素子および光学部品の実装
では、位置や高さや水平度などの精度が極めて重要であ
り、今後ますます高い精度、歩留りで光素子および光学
部品を搭載する技術が必要となる。
では、位置や高さや水平度などの精度が極めて重要であ
り、今後ますます高い精度、歩留りで光素子および光学
部品を搭載する技術が必要となる。
【０００８】
【発明が解決しようとする課題】しかしながらパッシブ
アライメント実装において、光素子あるいは光学部品を
基板のはんだ膜上に仮接続し、その後はんだを溶融させ
るという技術では、はんだ溶融時に光素子あるいは光学
部品が動いてしまい、歩留りが低下することが懸念され
る。
アライメント実装において、光素子あるいは光学部品を
基板のはんだ膜上に仮接続し、その後はんだを溶融させ
るという技術では、はんだ溶融時に光素子あるいは光学
部品が動いてしまい、歩留りが低下することが懸念され
る。
【０００９】本発明は、上述したような状況を鑑み成さ
れたものであり、パッシブアライメント実装において、
光素子や光学部品の搭載精度を向上させた光モジュール
を提供することを目的とする。
れたものであり、パッシブアライメント実装において、
光素子や光学部品の搭載精度を向上させた光モジュール
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、特許請求の範囲に記載の通りに構成した
ものである。これによって、半田接続時であってもバン
プにより高さ等の位置精度を確保できるので、搭載精度
を向上させた光モジュールを提供することができる。
成するために、特許請求の範囲に記載の通りに構成した
ものである。これによって、半田接続時であってもバン
プにより高さ等の位置精度を確保できるので、搭載精度
を向上させた光モジュールを提供することができる。
【００１１】
【発明の実施の形態】本発明の第一の実施の形態を図１
から図５を用いて説明する。
から図５を用いて説明する。
【００１２】図１は、クラッド層２とコア層３から構成
される光導波路が形成されている基板１において、導波
路端部にLD素子２０、ＰＤ素子２１、ｍＰＤ素子２２を
搭載するための光素子搭載部があり、各光素子の搭載部
には、電気的・機械的接続を行うためのAu-Snはんだ膜
１２、それにつながる配線５およびワイヤーボンディン
グパッド６があり、その他には光素子と基板の位置合わ
せを行うためのインデックス４と仮接続を行うためのバ
ンプ９が形成されている光モジュール基板と、各光素子
を図示したものである。はんだ膜１２あるいは仮接続用
バンプ９の下には、図４に示すように、電極メタライズ
７あるいは仮接続用バンプメタライズ８が形成されてい
る。特にはんだ膜１２は、電極メタライズ７の外側には
み出すように形成されている。
される光導波路が形成されている基板１において、導波
路端部にLD素子２０、ＰＤ素子２１、ｍＰＤ素子２２を
搭載するための光素子搭載部があり、各光素子の搭載部
には、電気的・機械的接続を行うためのAu-Snはんだ膜
１２、それにつながる配線５およびワイヤーボンディン
グパッド６があり、その他には光素子と基板の位置合わ
せを行うためのインデックス４と仮接続を行うためのバ
ンプ９が形成されている光モジュール基板と、各光素子
を図示したものである。はんだ膜１２あるいは仮接続用
バンプ９の下には、図４に示すように、電極メタライズ
７あるいは仮接続用バンプメタライズ８が形成されてい
る。特にはんだ膜１２は、電極メタライズ７の外側には
み出すように形成されている。
【００１３】通常、このような光モジュール基板は、Si
ウェハなどに光導波路を形成し、その後電極メタライズ
形成、はんだ膜蒸着、という工程で作られる。本実施例
の仮接続用バンプ９はAuであり、はんだ蒸着前の電極形
成の工程でスパッタ、蒸着などにより堆積させて形成す
る、あるいははんだ蒸着後に、Auのボールを仮接続用バ
ンプメタライズ８に押しつけて形成することもできる。
仮接続用バンプ９の高さは、はんだ膜１２よりも高く、
搭載精度を向上させるためにバンプ９は光素子を搭載す
る前に平坦化処理される。この時、後工程の光素子の仮
接続時のバンプ高さ変化も考慮して、最終的に光素子と
導波路が光学的に結合するように、バンプ９の高さを調
節しておく。
ウェハなどに光導波路を形成し、その後電極メタライズ
形成、はんだ膜蒸着、という工程で作られる。本実施例
の仮接続用バンプ９はAuであり、はんだ蒸着前の電極形
成の工程でスパッタ、蒸着などにより堆積させて形成す
る、あるいははんだ蒸着後に、Auのボールを仮接続用バ
ンプメタライズ８に押しつけて形成することもできる。
仮接続用バンプ９の高さは、はんだ膜１２よりも高く、
搭載精度を向上させるためにバンプ９は光素子を搭載す
る前に平坦化処理される。この時、後工程の光素子の仮
接続時のバンプ高さ変化も考慮して、最終的に光素子と
導波路が光学的に結合するように、バンプ９の高さを調
節しておく。
【００１４】図２は光素子のはんだ接続面側を示すもの
で、ＰＤ素子２１では、位置合わせ用インデックス２
７、仮接続用メタライズ２４、はんだ接続用電極２６、
およびはんだ接続用メタライズ２８が形成されている。
ＬＤ素子２０では、インデックス２７、仮接続用メタラ
イズ２４、およびはんだ接続用電極２５が形成されてい
る。本実施例では、これらのメタライズの表面は全てAu
である。なお、ｍＰＤ素子２２のはんだ接続面側のメタ
ライズ位置などはＰＤ素子２１と同一であるので図示し
ていない。ＰＤ素子およびｍＰＤ素子では、電極部の電
気容量を小さくして高周波特性を向上させるために、電
極メタライズの面積は電極２６のように小さいほうが好
ましい。これに対しLD素子では、発光に伴い活性層から
発生する熱を基板に放熱させるため、活性層下を完全に
はんだで充填させ、基板と接続させる必要がある。その
ため、ＬＤ素子の電極２５は活性層を完全に覆うように
形成されている。
で、ＰＤ素子２１では、位置合わせ用インデックス２
７、仮接続用メタライズ２４、はんだ接続用電極２６、
およびはんだ接続用メタライズ２８が形成されている。
ＬＤ素子２０では、インデックス２７、仮接続用メタラ
イズ２４、およびはんだ接続用電極２５が形成されてい
る。本実施例では、これらのメタライズの表面は全てAu
である。なお、ｍＰＤ素子２２のはんだ接続面側のメタ
ライズ位置などはＰＤ素子２１と同一であるので図示し
ていない。ＰＤ素子およびｍＰＤ素子では、電極部の電
気容量を小さくして高周波特性を向上させるために、電
極メタライズの面積は電極２６のように小さいほうが好
ましい。これに対しLD素子では、発光に伴い活性層から
発生する熱を基板に放熱させるため、活性層下を完全に
はんだで充填させ、基板と接続させる必要がある。その
ため、ＬＤ素子の電極２５は活性層を完全に覆うように
形成されている。
【００１５】基板１のインデックス４と光素子のインデ
ックス２７を合わせるようにして各光素子を仮接続用バ
ンプ９に押し当てる。この時、各光素子の高さは仮接続
用バンプ９の高さによって決定されるとともに、各光素
子の仮接続用メタライズ２４と仮接続用バンプ９が密着
し、各光素子は固定される。この状態が図３および図４
である。図４は、図３のＡ−Ａ‘断面での接続構造を示
すものである。仮接続の強度は、仮接続用バンプ９と光
素子の仮接続用メタライズ２４の密着力により決まる
が、バンプ９を軟らかいAuとすることで、光素子を押し
当てたときにAuが塑性変形して接続面積が増大し、数グ
ラムから数十グラムの接続強度が得られる。なおより高
い仮接続強度を得るために、光素子を仮接続用バンプ９
に押し当てる時に、はんだ膜１２の融点（２７８℃）以
下で加熱を行ってもよいし、超音波を併用してもよい。
ックス２７を合わせるようにして各光素子を仮接続用バ
ンプ９に押し当てる。この時、各光素子の高さは仮接続
用バンプ９の高さによって決定されるとともに、各光素
子の仮接続用メタライズ２４と仮接続用バンプ９が密着
し、各光素子は固定される。この状態が図３および図４
である。図４は、図３のＡ−Ａ‘断面での接続構造を示
すものである。仮接続の強度は、仮接続用バンプ９と光
素子の仮接続用メタライズ２４の密着力により決まる
が、バンプ９を軟らかいAuとすることで、光素子を押し
当てたときにAuが塑性変形して接続面積が増大し、数グ
ラムから数十グラムの接続強度が得られる。なおより高
い仮接続強度を得るために、光素子を仮接続用バンプ９
に押し当てる時に、はんだ膜１２の融点（２７８℃）以
下で加熱を行ってもよいし、超音波を併用してもよい。
【００１６】全ての光素子の仮接続が終わったら、基板
１全体を加熱して、図５のようにはんだ膜１２を溶融さ
せる。この時の雰囲気は還元性である必要はなく、窒素
雰囲気で十分である。ただし、窒素雰囲気の酸素濃度は
1000ppm以下であることが望ましい。はんだ膜１２は、
電極メタライズ７の外側にはみ出して形成されていたた
め、電極メタライズ７の外側で溶融したはんだは、基板
１の表面にはじかれて電極メタライズ７の上に集まって
くる。その結果、溶融はんだ１３の高さが大きくなり、
ＰＤ素子の電極メタライズ２６あるいはＬＤ素子の活性
層下の電極メタライズ２５に接触する。溶融はんだ１３
が光素子側のメタライズ２５および２６に濡れ広がると
きには、溶融はんだの表面張力が光素子に働くが、バン
プ９により各光素子は固定されているため、位置、高
さ、水平度などが変化することは無い。したがって、こ
の状態で冷却することにより、光素子の高さなどが変化
することなく、基板側電極メタライズ７と光素子側電極
メタライズ２５および２６は接続され、各光素子は基板
１上にはんだ固定される。
１全体を加熱して、図５のようにはんだ膜１２を溶融さ
せる。この時の雰囲気は還元性である必要はなく、窒素
雰囲気で十分である。ただし、窒素雰囲気の酸素濃度は
1000ppm以下であることが望ましい。はんだ膜１２は、
電極メタライズ７の外側にはみ出して形成されていたた
め、電極メタライズ７の外側で溶融したはんだは、基板
１の表面にはじかれて電極メタライズ７の上に集まって
くる。その結果、溶融はんだ１３の高さが大きくなり、
ＰＤ素子の電極メタライズ２６あるいはＬＤ素子の活性
層下の電極メタライズ２５に接触する。溶融はんだ１３
が光素子側のメタライズ２５および２６に濡れ広がると
きには、溶融はんだの表面張力が光素子に働くが、バン
プ９により各光素子は固定されているため、位置、高
さ、水平度などが変化することは無い。したがって、こ
の状態で冷却することにより、光素子の高さなどが変化
することなく、基板側電極メタライズ７と光素子側電極
メタライズ２５および２６は接続され、各光素子は基板
１上にはんだ固定される。
【００１７】本実施例のように、仮接続用のバンプを用
いなかった従来技術では、光素子の下面の大部分をはん
だ固定していた。この時の接続強度は、せん断で数百グ
ラム以上もあった。しかし実際には、後工程で光素子上
面のメタライズ２３をワイヤーボンディングで接続する
際に、光素子がはずれない程度の接続強度があればよ
く、５０グラム程度の接続強度があれば問題ない。した
がって本実施例では、ＬＤ素子２０では活性層下の部分
のみはんだ固定しているが、この状態でも５０グラム以
上の接続強度が得られるためワイヤーボンディングによ
る素子はずれは起こらない。さらにＬＤが発光する際の
放熱も、活性層下がはんだで基板１とつながっているた
め問題はないが、さらに仮接続用のバンプ９も基板側へ
の放熱を助ける効果がある。ＰＤ素子２１およびｍＰＤ
素子２３の場合は、光素子電極部２６のみでは強度が足
りないため、光素子後方にはんだ接続用のメタライズ２
８を設けている。このＰＤおよびｍＰＤ素子後方のはん
だ膜１２の下にも図４と同様に、接続用のメタライズ７
が形成され、かつはんだはメタライズの外側にはみ出し
た状態になっている。したがって、図５のように、はん
だがメタライズ７上に集まることでこの部分もはんだで
固定され、ＰＤおよびｍＰＤ素子の場合も５０グラム以
上の接続強度が得られる。
いなかった従来技術では、光素子の下面の大部分をはん
だ固定していた。この時の接続強度は、せん断で数百グ
ラム以上もあった。しかし実際には、後工程で光素子上
面のメタライズ２３をワイヤーボンディングで接続する
際に、光素子がはずれない程度の接続強度があればよ
く、５０グラム程度の接続強度があれば問題ない。した
がって本実施例では、ＬＤ素子２０では活性層下の部分
のみはんだ固定しているが、この状態でも５０グラム以
上の接続強度が得られるためワイヤーボンディングによ
る素子はずれは起こらない。さらにＬＤが発光する際の
放熱も、活性層下がはんだで基板１とつながっているた
め問題はないが、さらに仮接続用のバンプ９も基板側へ
の放熱を助ける効果がある。ＰＤ素子２１およびｍＰＤ
素子２３の場合は、光素子電極部２６のみでは強度が足
りないため、光素子後方にはんだ接続用のメタライズ２
８を設けている。このＰＤおよびｍＰＤ素子後方のはん
だ膜１２の下にも図４と同様に、接続用のメタライズ７
が形成され、かつはんだはメタライズの外側にはみ出し
た状態になっている。したがって、図５のように、はん
だがメタライズ７上に集まることでこの部分もはんだで
固定され、ＰＤおよびｍＰＤ素子の場合も５０グラム以
上の接続強度が得られる。
【００１８】電気的な接続状態に関しては、パッド６お
よび２３にワイヤーボンディングにより外部から接続さ
れ、配線５、基板側電極メタライズ７、はんだ１３、光
素子側電極メタライズ２５あるいは２６を通して電流が
流れる。仮接続用バンプ９およびＰＤ素子の後方メタラ
イズ２８は、本実施例では電気的接続には関与しない。
ただし、ＰＤ素子後方のメタライズ２８の接続部は、場
合によっては、基板上に配線を形成し、電気的に接続さ
せることも可能である。
よび２３にワイヤーボンディングにより外部から接続さ
れ、配線５、基板側電極メタライズ７、はんだ１３、光
素子側電極メタライズ２５あるいは２６を通して電流が
流れる。仮接続用バンプ９およびＰＤ素子の後方メタラ
イズ２８は、本実施例では電気的接続には関与しない。
ただし、ＰＤ素子後方のメタライズ２８の接続部は、場
合によっては、基板上に配線を形成し、電気的に接続さ
せることも可能である。
【００１９】本実施例においては、接続用バンプを基板
側に形成したが、これは光素子に比べて基板の方が強度
が大きく、バンプ形成（バンプを押しつけても）時に壊
れにくいからである。光素子は、発光する活性層にはｐ
ｎ接合のための結晶が形成されていることから、例えば
大きなバンプを形成しようとして大きな力でＡｕのボー
ルを押しつけると、素子が壊れてしまう恐れがある。
側に形成したが、これは光素子に比べて基板の方が強度
が大きく、バンプ形成（バンプを押しつけても）時に壊
れにくいからである。光素子は、発光する活性層にはｐ
ｎ接合のための結晶が形成されていることから、例えば
大きなバンプを形成しようとして大きな力でＡｕのボー
ルを押しつけると、素子が壊れてしまう恐れがある。
【００２０】しかしながら、光素子を破壊しない力でバ
ンプを形成するのであれば、ダイシングする前のウェハ
の状態でバンプを形成ことができることを考えると、光
素子側に形成すると全体としての生産効率を向上させる
ことができる。
ンプを形成するのであれば、ダイシングする前のウェハ
の状態でバンプを形成ことができることを考えると、光
素子側に形成すると全体としての生産効率を向上させる
ことができる。
【００２１】なお、接続用バンプを構成する材料として
は、光素子を押しつけた際に、仮接続の強度が高いこと
が重要である。またバンプは軟らかく、変形しやすいも
のであることが重要である。仮接続は、バンプの変形に
よるアンカー効果（表面の凹凸がかみ合うことにより強
度が発生する）が重要であるため、バンプ材料としては
軟らかいＡｕが好適である。
は、光素子を押しつけた際に、仮接続の強度が高いこと
が重要である。またバンプは軟らかく、変形しやすいも
のであることが重要である。仮接続は、バンプの変形に
よるアンカー効果（表面の凹凸がかみ合うことにより強
度が発生する）が重要であるため、バンプ材料としては
軟らかいＡｕが好適である。
【００２２】また、本実施例においては、半田膜を基板
側に形成したが、これはその後の熱処理がレジスト残さ
除去のためのアッシング処理だけであるからである。従
って、はんだ膜にあまり熱が加えられないので、はんだ
膜の表面酸化を抑制できるので好ましい。ちなみに、光
素子側にはんだ膜を形成する場合、現状の工程では、ウ
ェハから劈開でバー状の光素子アレイを作り、この劈開
面をARコート（反射防止膜）、あるいはHRコート（反射
膜）するので、この時、高温で長時間の熱履歴がかか
る。したがって、ダイシング前のウェハ状態の光素子に
はんだを形成した場合、この熱履歴によりはんだ表面が
酸化して濡れ性が悪くなりやすい。
側に形成したが、これはその後の熱処理がレジスト残さ
除去のためのアッシング処理だけであるからである。従
って、はんだ膜にあまり熱が加えられないので、はんだ
膜の表面酸化を抑制できるので好ましい。ちなみに、光
素子側にはんだ膜を形成する場合、現状の工程では、ウ
ェハから劈開でバー状の光素子アレイを作り、この劈開
面をARコート（反射防止膜）、あるいはHRコート（反射
膜）するので、この時、高温で長時間の熱履歴がかか
る。したがって、ダイシング前のウェハ状態の光素子に
はんだを形成した場合、この熱履歴によりはんだ表面が
酸化して濡れ性が悪くなりやすい。
【００２３】しかしながら、基板と光素子のサイズの大
小関係からして光素子の方がサイズが小さく一枚のウェ
ハから取得できる数が多い。従って、光素子側にはんだ
膜を形成した方が一回の蒸着で取得できる個数が多く、
すなわち所望個数を得るために少ない蒸着回数で済み、
全体としての生産効率向上につながる。
小関係からして光素子の方がサイズが小さく一枚のウェ
ハから取得できる数が多い。従って、光素子側にはんだ
膜を形成した方が一回の蒸着で取得できる個数が多く、
すなわち所望個数を得るために少ない蒸着回数で済み、
全体としての生産効率向上につながる。
【００２４】また、本実施例では、はんだ膜をＳｎ層と
Ａｕ層との積層構造としたが、これはＳｎが表面に露出
するとＳｎが酸化してはんだの濡れ性が悪くなるためで
あり、Ａｕ層でＳｎ層を包み込むような積層構造とする
ことで酸化防止を狙っている。光素子の接続では、フラ
ックスを使用すると、残さにより光路が閉ざされる恐れ
があるため、フラックスレスで接続する。したがって、
はんだ表面に酸化膜が形成されていると濡れ不良が起こ
り易くなる。
Ａｕ層との積層構造としたが、これはＳｎが表面に露出
するとＳｎが酸化してはんだの濡れ性が悪くなるためで
あり、Ａｕ層でＳｎ層を包み込むような積層構造とする
ことで酸化防止を狙っている。光素子の接続では、フラ
ックスを使用すると、残さにより光路が閉ざされる恐れ
があるため、フラックスレスで接続する。したがって、
はんだ表面に酸化膜が形成されていると濡れ不良が起こ
り易くなる。
【００２５】また、本実施例では、主にＡｎ−Ｓｎはん
だを用いたが、これはＡｕ−Ｓｎはんだがクリープ特性
に優れるからである。クリープとは、小さな荷重がはん
だに長期間かかっていると、金属が次第に変形していく
現象で、温度が高いほど顕著に起こる。光素子は発光に
伴い発熱するので、はんだはクリープ変形に強くなけれ
ばならず、したがってＡｕ−Ｓｎはんだが好適というこ
ととなる。Ａｕ−Ｓｎはんだの代表的な組成は、Ａｕ−
２０重量％Ｓｎ（Ａｕ−Ｓｎ共晶組成）であり、この近
傍の組成のＡｕ−Ｓｎはんだが光素子の接続で多く使用
される。接続後のはんだの組成は、素子および基板の電
極メタライズのＡｕ厚により変化するが、Ａｕ−１０重
量％ＳｎからＡｕ−３７重量％Ｓｎの間であることが多
い。この組成範囲のＡｕ−Ｓｎはんだは、クリープ特性
に優れる反面、他のＰｂ−Ｓｎ共晶はんだなどに比べて
硬いという特徴を持つ。してがって、接続に伴い光素子
に比較的大きな応力が発生する場合があり（光素子と基
板の熱膨張率の差に起因する残留応力）、これを低減す
るため軟らかいＳｎ−Ａｇはんだを使っても良い。この
場合クリープによる光素子の位置ずれを考慮する必要が
ある。
だを用いたが、これはＡｕ−Ｓｎはんだがクリープ特性
に優れるからである。クリープとは、小さな荷重がはん
だに長期間かかっていると、金属が次第に変形していく
現象で、温度が高いほど顕著に起こる。光素子は発光に
伴い発熱するので、はんだはクリープ変形に強くなけれ
ばならず、したがってＡｕ−Ｓｎはんだが好適というこ
ととなる。Ａｕ−Ｓｎはんだの代表的な組成は、Ａｕ−
２０重量％Ｓｎ（Ａｕ−Ｓｎ共晶組成）であり、この近
傍の組成のＡｕ−Ｓｎはんだが光素子の接続で多く使用
される。接続後のはんだの組成は、素子および基板の電
極メタライズのＡｕ厚により変化するが、Ａｕ−１０重
量％ＳｎからＡｕ−３７重量％Ｓｎの間であることが多
い。この組成範囲のＡｕ−Ｓｎはんだは、クリープ特性
に優れる反面、他のＰｂ−Ｓｎ共晶はんだなどに比べて
硬いという特徴を持つ。してがって、接続に伴い光素子
に比較的大きな応力が発生する場合があり（光素子と基
板の熱膨張率の差に起因する残留応力）、これを低減す
るため軟らかいＳｎ−Ａｇはんだを使っても良い。この
場合クリープによる光素子の位置ずれを考慮する必要が
ある。
【００２６】なお、はんだ膜を構成する材料としては、
酸化しにくいこと、厚さを制御できること、組成を制御
できること、クリープ変形に強いことが重要であり、こ
れらを考慮すると蒸着によるAu/Sn/Auの積層構造のはん
だ膜が好適となる。なお、クリープがあまり問題となら
ない光学部品（ガラスなどの部品で発熱しないもの）で
は、前述の通り、Ｓｎ−Ａｇなどでも良い。
酸化しにくいこと、厚さを制御できること、組成を制御
できること、クリープ変形に強いことが重要であり、こ
れらを考慮すると蒸着によるAu/Sn/Auの積層構造のはん
だ膜が好適となる。なお、クリープがあまり問題となら
ない光学部品（ガラスなどの部品で発熱しないもの）で
は、前述の通り、Ｓｎ−Ａｇなどでも良い。
【００２７】以上のような接続構造および接続方法によ
り、図１〜図５に示す光モジュールが製造されるが、こ
こで本実施例の光モジュールの動作に関して説明する。
図３のように各光素子２０〜２２は基板上に仮接続さ
れ、その後はんだ接続が行われる。ＬＤ素子２３前方か
ら出射した光は、導波路３に入射し導波路３を通って外
部へ送信される。またＬＤ素子２３後方から出射した光
は、ｍＰＤ素子２２により受信されＬＤ素子２３の出力
の制御に利用される。一方、外部から送信されてきた光
信号は、導波路３を通って、ＰＤ素子２１で受信され
る。ＰＤ素子２１により、光信号は電気信号に変換され
る。以上のようにして、本実施例のように送信および受
信機能を有する光モジュールを製造することができる。
り、図１〜図５に示す光モジュールが製造されるが、こ
こで本実施例の光モジュールの動作に関して説明する。
図３のように各光素子２０〜２２は基板上に仮接続さ
れ、その後はんだ接続が行われる。ＬＤ素子２３前方か
ら出射した光は、導波路３に入射し導波路３を通って外
部へ送信される。またＬＤ素子２３後方から出射した光
は、ｍＰＤ素子２２により受信されＬＤ素子２３の出力
の制御に利用される。一方、外部から送信されてきた光
信号は、導波路３を通って、ＰＤ素子２１で受信され
る。ＰＤ素子２１により、光信号は電気信号に変換され
る。以上のようにして、本実施例のように送信および受
信機能を有する光モジュールを製造することができる。
【００２８】本発明の第二の実施の形態を図６を用いて
説明する。仮接続用バンプの内部に、銀、銅、ニッケ
ル、白金、鉛、アルミニウムなどの軟質な金属、あるい
はポリイミド樹脂で核１３を作り、その表面にAu層１４
を形成したものである。このような構成にすることで、
高価なAuの消費を抑制し、低コスト化することができ
る。本実施例はＬＤ素子の場合を図示しているが、ｍＰ
Ｄ素子およびＰＤ素子の場合も仮接続用バンプは同じ構
造とすることができる。粘着性のある樹脂を使用すれ
ば、樹脂だけでも仮接続することはできるが、仮接続バ
ンプの高さで光素子の高さが決まるため、仮接続バンプ
の高さは正確に制御しなければならない。Ａｕバンプ
は、平坦化処理により正確に高さを調節することができ
るので、バンプの核に樹脂を使った場合も、表面にＡｕ
層１４を形成することで容易に高さ調節が行える。
説明する。仮接続用バンプの内部に、銀、銅、ニッケ
ル、白金、鉛、アルミニウムなどの軟質な金属、あるい
はポリイミド樹脂で核１３を作り、その表面にAu層１４
を形成したものである。このような構成にすることで、
高価なAuの消費を抑制し、低コスト化することができ
る。本実施例はＬＤ素子の場合を図示しているが、ｍＰ
Ｄ素子およびＰＤ素子の場合も仮接続用バンプは同じ構
造とすることができる。粘着性のある樹脂を使用すれ
ば、樹脂だけでも仮接続することはできるが、仮接続バ
ンプの高さで光素子の高さが決まるため、仮接続バンプ
の高さは正確に制御しなければならない。Ａｕバンプ
は、平坦化処理により正確に高さを調節することができ
るので、バンプの核に樹脂を使った場合も、表面にＡｕ
層１４を形成することで容易に高さ調節が行える。
【００２９】本発明の第三の実施の形態を図７を用いて
説明する。これは、基板1と光素子２０の両方に仮接続
用Auバンプ９および１５を形成し、これらを仮接続した
後にはんだ接続した状態である。基板上に厚いAuバンプ
を形成できない場合、このように素子側にAuバンプを形
成させてもよく、他の実施例と同様にはんだ溶融時に光
素子が位置ずれを起こすことはない。また、本実施例も
ＬＤ素子の場合を図示してあるが、ｍＰＤ素子およびＰ
Ｄ素子の場合も仮接続用バンプを同じ構造とすること
で、同様の本実施例と同様の効果を得ることができる。
説明する。これは、基板1と光素子２０の両方に仮接続
用Auバンプ９および１５を形成し、これらを仮接続した
後にはんだ接続した状態である。基板上に厚いAuバンプ
を形成できない場合、このように素子側にAuバンプを形
成させてもよく、他の実施例と同様にはんだ溶融時に光
素子が位置ずれを起こすことはない。また、本実施例も
ＬＤ素子の場合を図示してあるが、ｍＰＤ素子およびＰ
Ｄ素子の場合も仮接続用バンプを同じ構造とすること
で、同様の本実施例と同様の効果を得ることができる。
【００３０】このように接続用バンプを基板と光素子の
両側に形成すると、光素子と基板の間に必要十分なギャ
ップを形成することができ、仮接続の時に光素子が基板
側のはんだ膜に接触して、バンプによる仮接続が不十分
となるを防ぐことができる。片側に大きなバンプを形成
することができない場合、両側に形成することで、基板
と素子の間に十分な隙間を作ることができる。
両側に形成すると、光素子と基板の間に必要十分なギャ
ップを形成することができ、仮接続の時に光素子が基板
側のはんだ膜に接触して、バンプによる仮接続が不十分
となるを防ぐことができる。片側に大きなバンプを形成
することができない場合、両側に形成することで、基板
と素子の間に十分な隙間を作ることができる。
【００３１】本発明の第四の実施の形態を図８および図
９を用いて説明する。本実施例では、Au-Snはんだ１２
は基板側ではなく、ＬＤ素子２０側に形成されている。
この状態で加熱してAu-Snはんだ１２を溶融させること
で、溶融したはんだは素子２０の表面にはじかれて電極
メタライズ２５に濡れて球状になり、図6のように、基
板側の電極メタライズ７にも接触して接続される。本実
施例もＬＤ素子の場合を図示してあるが、ｍＰＤ素子お
よびＰＤ素子の場合も電極メタライズ２６上にはんだ膜
１２を形成し、ＬＤ素子と同じ構造とすることで、同様
の本実施例と同様の効果を得ることができる。
９を用いて説明する。本実施例では、Au-Snはんだ１２
は基板側ではなく、ＬＤ素子２０側に形成されている。
この状態で加熱してAu-Snはんだ１２を溶融させること
で、溶融したはんだは素子２０の表面にはじかれて電極
メタライズ２５に濡れて球状になり、図6のように、基
板側の電極メタライズ７にも接触して接続される。本実
施例もＬＤ素子の場合を図示してあるが、ｍＰＤ素子お
よびＰＤ素子の場合も電極メタライズ２６上にはんだ膜
１２を形成し、ＬＤ素子と同じ構造とすることで、同様
の本実施例と同様の効果を得ることができる。
【００３２】本発明の第五の実施の形態を図１０を用い
て説明する。本実施例の接続構造は、第一の実施例の接
続構造と同様であるが、この接続構造を幹線系光通信モ
ジュールに適用したものである。幹線系のモジュールで
は、遠距離の通信を行うため高い効率で光をファイバに
入れる必要があり、レンズが使用される場合が多い。本
実施例は、基板上３０にボールレンズ３２を搭載するた
めの逆ピラミッド型の溝３１を形成し、ボールレンズ３
２を溝内に固定し、ＬＤ素子２０およびｍＰＤ素子２２
を基板上に固定するものである。第一の実施例と同様
に、まず基板側インデックス４と光素子のインデックス
を合わせてから、２０および２２の光素子を仮接続用バ
ンプ９に押しつけて仮接続し、次に基板全体をはんだ１
２の融点以上に加熱してはんだ１２を溶融させ、図５と
同じ原理により接続を行う。ボールレンズ３２は、本実
施例の場合は、接着剤などにより逆ピラミッド型の溝３
１内に固定される。なお、ボールレンズの固定方法は、
接着剤に限定されるものではなく、はんだによる固定、
あるいはＡｌメタライズへの圧着により固定することも
可能である。この場合、あらかじめはんだ接続用のメタ
ライズを溝３１およびボールレンズ３２に形成したり、
溝３１内にＡｌメタライズを形成しておく必要がある。
本実施例の光モジュールでは、ＬＤ素子２０前方から出
射された光信号は、ボールレンズ３２によって集光さ
れ、ファイバに入射される。一方、ＬＤ素子２０後方か
ら出射された光信号は、ｍＰＤ素子２２により受信さ
れ、ＬＤ素子２０の制御に利用される。
て説明する。本実施例の接続構造は、第一の実施例の接
続構造と同様であるが、この接続構造を幹線系光通信モ
ジュールに適用したものである。幹線系のモジュールで
は、遠距離の通信を行うため高い効率で光をファイバに
入れる必要があり、レンズが使用される場合が多い。本
実施例は、基板上３０にボールレンズ３２を搭載するた
めの逆ピラミッド型の溝３１を形成し、ボールレンズ３
２を溝内に固定し、ＬＤ素子２０およびｍＰＤ素子２２
を基板上に固定するものである。第一の実施例と同様
に、まず基板側インデックス４と光素子のインデックス
を合わせてから、２０および２２の光素子を仮接続用バ
ンプ９に押しつけて仮接続し、次に基板全体をはんだ１
２の融点以上に加熱してはんだ１２を溶融させ、図５と
同じ原理により接続を行う。ボールレンズ３２は、本実
施例の場合は、接着剤などにより逆ピラミッド型の溝３
１内に固定される。なお、ボールレンズの固定方法は、
接着剤に限定されるものではなく、はんだによる固定、
あるいはＡｌメタライズへの圧着により固定することも
可能である。この場合、あらかじめはんだ接続用のメタ
ライズを溝３１およびボールレンズ３２に形成したり、
溝３１内にＡｌメタライズを形成しておく必要がある。
本実施例の光モジュールでは、ＬＤ素子２０前方から出
射された光信号は、ボールレンズ３２によって集光さ
れ、ファイバに入射される。一方、ＬＤ素子２０後方か
ら出射された光信号は、ｍＰＤ素子２２により受信さ
れ、ＬＤ素子２０の制御に利用される。
【００３３】以上のように、本発明は加入者系および幹
線系光モジュールの両方に適用することができ、高い歩
留まりで光モジュールを製造し、低コストの光モジュー
ルを提供することができる。
線系光モジュールの両方に適用することができ、高い歩
留まりで光モジュールを製造し、低コストの光モジュー
ルを提供することができる。
【００３４】なお、これまで説明した光素子と基板を固
定するはんだ材は、Au-Snはんだに限定されるものでは
なく、図１から図１０に示した実施例において、SnとAg
を主成分とし必要に応じてCuを添加したはんだ材、ある
いはSnとBiを主成分とし必要に応じてAgを添加したはん
だ材、などで構成されるはんだ膜でもよい。Au-Sn以外
のはんだ材を使用する場合の実施例を以下に説明する。
定するはんだ材は、Au-Snはんだに限定されるものでは
なく、図１から図１０に示した実施例において、SnとAg
を主成分とし必要に応じてCuを添加したはんだ材、ある
いはSnとBiを主成分とし必要に応じてAgを添加したはん
だ材、などで構成されるはんだ膜でもよい。Au-Sn以外
のはんだ材を使用する場合の実施例を以下に説明する。
【００３５】本発明の第六の実施の形態を図１１を用い
て説明する。図１１はレンズ、フィルタ、アイソレータ
などの光学部品３３を基板１上に仮接続用バンプ９によ
り仮固定し、次にSn-3.5Agはんだ１７を溶融して接続す
るための構造を図示したものである。図１２は光学部品
３３を仮接続用バンプ９に仮固定した状態を示す。光学
部品３３の下面にも仮接続用メタライズ３４とはんだ接
続用メタライズ３５が形成されており、図１２では、仮
接続用メタライズ３４と仮接続用バンプ９が密着するこ
とで固定されている。この状態で、Sn-3.5Agはんだ１７
の融点２２１℃以上に加熱すると、Sn-3.5Agはんだ１７
は溶融して、基板の接続用メタライズ１８上に集まる。
これは溶融したはんだは、メタライズ以外のところでは
はじかれてしまうためである。その結果、第一の実施例
で説明したように、図５と全く同じ原理によりはんだの
高さが高くなり、光学部品側のメタライズ３５にはんだ
が濡れて、光学部品３３は基板１上にはんだ固定され
る。はんだ材１７は、Sn-3.5Agに限定されるものではな
く、必要に応じてCuを添加したり、あるいはSnとBiを主
成分とし必要に応じてAgを添加したはんだ材を使用する
ことができる。例えば、Sn-(3〜5)Ag-(0〜0.8)Cuなど、
あるいはSn-57Bi-(０〜5)Agなどのはんだ材が好適であ
る。
て説明する。図１１はレンズ、フィルタ、アイソレータ
などの光学部品３３を基板１上に仮接続用バンプ９によ
り仮固定し、次にSn-3.5Agはんだ１７を溶融して接続す
るための構造を図示したものである。図１２は光学部品
３３を仮接続用バンプ９に仮固定した状態を示す。光学
部品３３の下面にも仮接続用メタライズ３４とはんだ接
続用メタライズ３５が形成されており、図１２では、仮
接続用メタライズ３４と仮接続用バンプ９が密着するこ
とで固定されている。この状態で、Sn-3.5Agはんだ１７
の融点２２１℃以上に加熱すると、Sn-3.5Agはんだ１７
は溶融して、基板の接続用メタライズ１８上に集まる。
これは溶融したはんだは、メタライズ以外のところでは
はじかれてしまうためである。その結果、第一の実施例
で説明したように、図５と全く同じ原理によりはんだの
高さが高くなり、光学部品側のメタライズ３５にはんだ
が濡れて、光学部品３３は基板１上にはんだ固定され
る。はんだ材１７は、Sn-3.5Agに限定されるものではな
く、必要に応じてCuを添加したり、あるいはSnとBiを主
成分とし必要に応じてAgを添加したはんだ材を使用する
ことができる。例えば、Sn-(3〜5)Ag-(0〜0.8)Cuなど、
あるいはSn-57Bi-(０〜5)Agなどのはんだ材が好適であ
る。
【００３６】これまでに述べた実施例は、光通信用のモ
ジュールの実装に関するものであったが、本発明は光モ
ジュールの実装にとどまらず、基板上に光回路を形成す
る場合にも極めて有効である。
ジュールの実装に関するものであったが、本発明は光モ
ジュールの実装にとどまらず、基板上に光回路を形成す
る場合にも極めて有効である。
【００３７】本発明の第七の実施の形態を図１３および
図１４を用いて説明する。あらかじめクラッド層２およ
びコア３から構成される光導波路が形成されたウェハ３
６上において、光素子３７を仮接続用のバンプ９を介し
て基板３６上に固定し、その後、はんだ３８を溶融させ
ると、図４および図５と全く同じ原理により、はんだ３
９により光素子３７とウェハ３６は接続される。本実施
例のように、光導波路が形成されている基板上に光素子
を搭載し、光回路を形成することにより、情報伝送を高
速化、大容量化することができる。したがって、電子回
路装置の基板の一部に本実施例のような光回路を形成
し、これを他の電子回路装置と結ぶことで、電子回路装
置間の情報伝送を高速化、大容量化することができる。
図１４を用いて説明する。あらかじめクラッド層２およ
びコア３から構成される光導波路が形成されたウェハ３
６上において、光素子３７を仮接続用のバンプ９を介し
て基板３６上に固定し、その後、はんだ３８を溶融させ
ると、図４および図５と全く同じ原理により、はんだ３
９により光素子３７とウェハ３６は接続される。本実施
例のように、光導波路が形成されている基板上に光素子
を搭載し、光回路を形成することにより、情報伝送を高
速化、大容量化することができる。したがって、電子回
路装置の基板の一部に本実施例のような光回路を形成
し、これを他の電子回路装置と結ぶことで、電子回路装
置間の情報伝送を高速化、大容量化することができる。
【００３８】以上のような基板上での多数の光素子の実
装では、全ての光素子と導波路が光学的に結合していな
ければならないが、従来技術では、このような大型の光
回路基板を作ろうとしても、どこかの光素子で結合不良
が起こることが多く、大幅に歩留まりが低下する。しか
し本発明では、光素子をウェハ上に仮固定して、そのま
ま光素子が動くことなくはんだ固定できるため、このよ
うな光回路を歩留まり良く製造することが可能である。
さらに、このような光回路を切断して小さな回路にする
場合も、ウェハ上で一括して光素子を接続することがで
きるため、実装工程でかかる時間・労力を大幅に低減す
ることができ、光回路を低コスト化することができる。
装では、全ての光素子と導波路が光学的に結合していな
ければならないが、従来技術では、このような大型の光
回路基板を作ろうとしても、どこかの光素子で結合不良
が起こることが多く、大幅に歩留まりが低下する。しか
し本発明では、光素子をウェハ上に仮固定して、そのま
ま光素子が動くことなくはんだ固定できるため、このよ
うな光回路を歩留まり良く製造することが可能である。
さらに、このような光回路を切断して小さな回路にする
場合も、ウェハ上で一括して光素子を接続することがで
きるため、実装工程でかかる時間・労力を大幅に低減す
ることができ、光回路を低コスト化することができる。
【００３９】以上のように、光素子あるいは光学部品を
基板上に仮接続用バンプで一旦固定し、次にはんだ接続
により固定を行うことで、はんだ溶融時に光素子あるい
は光学部品は位置、高さ、水平度などが変化することな
くこれらを高い精度で実装することができる。その結
果、実装工程での歩留まりが向上し、低コストの光モジ
ュールを提供することができる。さらに、Siなどのウェ
ハ上に光回路を形成し、多数の光素子および光学部品を
はんだ固定する場合にも、Siウェハ上に光素子および光
学部品を仮固定し、その後ウェハを一括して加熱するこ
とで光回路を形成することができる。また、一括で光素
子の固定を行うことでができるため、製造工程でかかる
時間を短縮することができ、低コストの光モジュールを
提供することができる。
基板上に仮接続用バンプで一旦固定し、次にはんだ接続
により固定を行うことで、はんだ溶融時に光素子あるい
は光学部品は位置、高さ、水平度などが変化することな
くこれらを高い精度で実装することができる。その結
果、実装工程での歩留まりが向上し、低コストの光モジ
ュールを提供することができる。さらに、Siなどのウェ
ハ上に光回路を形成し、多数の光素子および光学部品を
はんだ固定する場合にも、Siウェハ上に光素子および光
学部品を仮固定し、その後ウェハを一括して加熱するこ
とで光回路を形成することができる。また、一括で光素
子の固定を行うことでができるため、製造工程でかかる
時間を短縮することができ、低コストの光モジュールを
提供することができる。
【００４０】
【発明の効果】本発明によれば、パッシブアライメント
実装において、光素子や光学部品の搭載精度を向上させ
た光モジュールを提供することができる。
実装において、光素子や光学部品の搭載精度を向上させ
た光モジュールを提供することができる。
【図１】本発明の一実施の形態を示す図である。
【図２】本発明の一実施の形態を示す図である。
【図３】本発明の一実施の形態を示す図である。
【図４】本発明の一実施の形態を示す図である。
【図５】本発明の一実施の形態を示す図である。
【図６】本発明の一実施の形態を示す図である。
【図７】本発明の一実施の形態を示す図である。
【図８】本発明の一実施の形態を示す図である。
【図９】本発明の一実施の形態を示す図である。
【図１０】本発明の一実施の形態を示す図である。
【図１１】本発明の一実施の形態を示す図である。
【図１２】本発明の一実施の形態を示す図である。
【図１３】本発明の一実施の形態を示す図である。
【図１４】本発明の一実施の形態を示す図である。
１…基板、２…光導波路クラッド層、３…光導波路コ
ア、４…基板側インデックス、５…電気配線、６…ワイ
ヤーボンディングパッド、７…基板側電極メタライズ、
８…基板側仮接続バンプ用メタライズ、９…仮接続用バ
ンプ、１０…はんだ材Au膜、１１…はんだ材Sn膜、１２
…はんだ膜、１３…溶融したAu-Snはんだ、１４…銀、
銅、ニッケル、白金、鉛、アルミニウムなどの軟質な金
属、あるいはポリイミド樹脂でつくられた仮接続用バン
プの核、１５…表面のAu層、１６…光素子側仮接続用バ
ンプ、１７…Sn-3.5Agはんだ、１８…接続用メタライ
ズ、２０…ＬＤ素子、２１…ＰＤ素子、２２…ｍＰＤ素
子、２３…光素子側ワイヤーボンディングパッド、２４
…光素子側仮接続用メタライズ、２５…ＬＤ素子電極メ
タライズ、２６…ＰＤ素子電極メタライズ、３０…光学
部品の搭載部を有する基板、３１…ボールレンズ搭載の
ための逆ピラミッド型溝、３２…ボールレンズ、３３…
光学部品、３４…光学部品側仮接続用メタライズ、３５
…光学部品側はんだ接続用メタライズ、３６…Siウェ
ハ、３７…光素子、３８…溶融前のはんだ、３９…溶融
後のはんだ
ア、４…基板側インデックス、５…電気配線、６…ワイ
ヤーボンディングパッド、７…基板側電極メタライズ、
８…基板側仮接続バンプ用メタライズ、９…仮接続用バ
ンプ、１０…はんだ材Au膜、１１…はんだ材Sn膜、１２
…はんだ膜、１３…溶融したAu-Snはんだ、１４…銀、
銅、ニッケル、白金、鉛、アルミニウムなどの軟質な金
属、あるいはポリイミド樹脂でつくられた仮接続用バン
プの核、１５…表面のAu層、１６…光素子側仮接続用バ
ンプ、１７…Sn-3.5Agはんだ、１８…接続用メタライ
ズ、２０…ＬＤ素子、２１…ＰＤ素子、２２…ｍＰＤ素
子、２３…光素子側ワイヤーボンディングパッド、２４
…光素子側仮接続用メタライズ、２５…ＬＤ素子電極メ
タライズ、２６…ＰＤ素子電極メタライズ、３０…光学
部品の搭載部を有する基板、３１…ボールレンズ搭載の
ための逆ピラミッド型溝、３２…ボールレンズ、３３…
光学部品、３４…光学部品側仮接続用メタライズ、３５
…光学部品側はんだ接続用メタライズ、３６…Siウェ
ハ、３７…光素子、３８…溶融前のはんだ、３９…溶融
後のはんだ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/02 Ｈ０５Ｋ 3/34 ５１２Ｃ Ｈ０１Ｓ 5/026 Ｈ０１Ｌ 21/92 ６０２Ｅ Ｈ０５Ｋ 3/34 ５０５ ６０３Ｂ ５１２ 23/12 Ｆ 31/02 Ｂ Ｆターム(参考） 2H037 AA01 BA02 BA03 BA11 BA12 BA21 DA03 DA12 DA17 DA18 5E319 BB01 BB04 CC33 5F044 KK16 KK18 QQ01 QQ03 5F073 CB23 FA02 FA08 FA22 FA27 5F088 AA01 BA16 EA09 EA16 JA09
Claims (9)
- 【請求項１】基板と、該基板に実装する光素子とを備え
た光モジュールにおいて、 該基板もしくは該光素子の少なくともどちらか一方に形
成されたはんだ層と、該基板もしくは該光素子の少なく
ともどちらか一方に形成されたバンプとを備え、該バン
プを介して該基板と該光素子とを接続させた後、該はん
だ層を溶融させて該基板と該光素子とをはんだ接続した
ことを特徴とする光モジュール。 - 【請求項２】前記光素子の代わりに光学部品を前記基板
に実装したことを特徴とする請求項１記載の光モジュー
ル。 - 【請求項３】前記バンプが前記はんだ層を構成するはん
だ材料よりも高融点の材料であることを特徴とする請求
項１または２記載の光モジュール。 - 【請求項４】前記光素子もしくは光学部品が、前記バン
プとの接続するメタライズと、前記はんだ層と接続する
メタライズとを備えたことを特徴とする請求項１〜３の
いずれかに記載の光モジュール。 - 【請求項５】前記バンプが、金、銀、銅、ニッケル、白
金、鉛、アルミニウムのいずれかの金属、もしくはこれ
らの金属を主成分とする合金で構成されることを特徴と
する請求項１〜４のいずれかに記載の光モジュール。 - 【請求項６】前記バンプの表面にAu層が形成されている
ことを特徴とする請求項５記載の光モジュール。 - 【請求項７】前記バンプが耐熱性の有機物の表面にAu層
を形成したもの、もしくはAuの中に少なくとも他の金属
もしくは有機物もしくは無機物が分散されたものである
ことを特徴とする請求項１〜４のいずれかに記載の光モ
ジュール。 - 【請求項８】前記はんだ層が、Au層とSn層とを積層させ
たものであることを特徴とする請求項１〜７のいずれか
に記載の光モジュール。 - 【請求項９】前記はんだ接続されたはんだが、Ａｎ−Ｓ
ｎ系はんだ、もしくはＳｎ−Ａｇ系はんだ、もしくはＳ
ｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだで
あることを特徴とする請求項１〜８のいずれかに記載の
光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300557A JP2002111113A (ja) | 2000-09-28 | 2000-09-28 | 光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300557A JP2002111113A (ja) | 2000-09-28 | 2000-09-28 | 光モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111113A true JP2002111113A (ja) | 2002-04-12 |
Family
ID=18782223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000300557A Pending JP2002111113A (ja) | 2000-09-28 | 2000-09-28 | 光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111113A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524778B1 (ko) * | 2003-10-06 | 2005-10-31 | 엘지전자 주식회사 | 실리콘 광벤치 제조 방법 |
| KR100973287B1 (ko) * | 2003-07-18 | 2010-07-30 | 삼성테크윈 주식회사 | 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법 |
| WO2010106995A1 (ja) | 2009-03-17 | 2010-09-23 | 日本電気株式会社 | 光導波路デバイス及びその製造方法 |
| JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
| JP2012198295A (ja) * | 2011-03-18 | 2012-10-18 | Citizen Holdings Co Ltd | 光モジュールの製造方法 |
| JP2016115694A (ja) * | 2014-12-11 | 2016-06-23 | 日本電気株式会社 | 光モジュールの実装構造および製造方法 |
| JP2018525668A (ja) * | 2015-07-23 | 2018-09-06 | フィニサー コーポレイション | 部品のアライメント |
-
2000
- 2000-09-28 JP JP2000300557A patent/JP2002111113A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973287B1 (ko) * | 2003-07-18 | 2010-07-30 | 삼성테크윈 주식회사 | 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법 |
| KR100524778B1 (ko) * | 2003-10-06 | 2005-10-31 | 엘지전자 주식회사 | 실리콘 광벤치 제조 방법 |
| WO2010106995A1 (ja) | 2009-03-17 | 2010-09-23 | 日本電気株式会社 | 光導波路デバイス及びその製造方法 |
| CN102356337A (zh) * | 2009-03-17 | 2012-02-15 | 日本电气株式会社 | 光波导装置及其制造方法 |
| JPWO2010106995A1 (ja) * | 2009-03-17 | 2012-09-20 | 日本電気株式会社 | 光導波路デバイス及びその製造方法 |
| US8594477B2 (en) | 2009-03-17 | 2013-11-26 | Nec Corporation | Optical waveguide device and method of manufacturing thereof |
| JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
| JP2012198295A (ja) * | 2011-03-18 | 2012-10-18 | Citizen Holdings Co Ltd | 光モジュールの製造方法 |
| US9214446B2 (en) | 2011-03-18 | 2015-12-15 | Citizen Holdings Co., Ltd. | Method of manufacturing optical module |
| JP2016115694A (ja) * | 2014-12-11 | 2016-06-23 | 日本電気株式会社 | 光モジュールの実装構造および製造方法 |
| JP2018525668A (ja) * | 2015-07-23 | 2018-09-06 | フィニサー コーポレイション | 部品のアライメント |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566842B2 (ja) | 半導体受光装置、半導体受光装置の製造方法、双方向光半導体装置及び光伝送システム | |
| EP0699931A1 (en) | Passive alignment and packaging of optoelectronic components to optical waveguides using flip-chip bonding technology | |
| JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
| JP2005043622A (ja) | 光半導体モジュール及びその製造方法 | |
| GB2230647A (en) | Electro-optical transducer module and method of fabricating such a module | |
| US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
| CN101907753B (zh) | 一种多路并行光电模块装配方法 | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| JP2004012803A (ja) | 光伝送用プリント板ユニット及び実装方法 | |
| US6963676B2 (en) | Optical module and method of assembling the optical module | |
| JP2002111113A (ja) | 光モジュール | |
| JP5898916B2 (ja) | 光モジュールおよびその実装構造および光モジュールの製造方法 | |
| US20050013557A1 (en) | Optical packages and methods for controlling a standoff height in optical packages | |
| JP4104889B2 (ja) | 光半導体装置 | |
| US6913399B2 (en) | Metallized optical fibers and ferrules for optical fibers for direct attachment to photodiodes | |
| JP5534155B2 (ja) | デバイス、及びデバイス製造方法 | |
| JP2618475B2 (ja) | Ｌｅｄアレイチップとヒートシンク基板との接合方法 | |
| JP2001007352A (ja) | 光・電気混載モジュール | |
| JP2825365B2 (ja) | Ｌｅｄアレイチップとヒートシンク基板との接合方法 | |
| JPH11170083A (ja) | 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法 | |
| JP2020077715A (ja) | 光モジュール、光通信機器および製造方法 | |
| KR100680997B1 (ko) | 플립칩 본딩방법 및 이를 이용한 광모듈 | |
| JPH05152605A (ja) | アレイ状光素子及びその実装基板 | |
| JP2002043677A (ja) | 光素子実装構造及びその実装方法 | |
| JP2005311109A (ja) | 光デバイスの実装方法及び光モジュール |