JPH06196486A - バンプ形成方法およびバンプ形成装置 - Google Patents

バンプ形成方法およびバンプ形成装置

Info

Publication number
JPH06196486A
JPH06196486A JP33264192A JP33264192A JPH06196486A JP H06196486 A JPH06196486 A JP H06196486A JP 33264192 A JP33264192 A JP 33264192A JP 33264192 A JP33264192 A JP 33264192A JP H06196486 A JPH06196486 A JP H06196486A
Authority
JP
Japan
Prior art keywords
bump
substrate
bumps
ausn
protect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33264192A
Other languages
English (en)
Inventor
Junichi Sasaki
純一 佐々木
Masataka Ito
正隆 伊藤
Hiroshi Honmo
宏 本望
Yoshinobu Kanayama
義信 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33264192A priority Critical patent/JPH06196486A/ja
Publication of JPH06196486A publication Critical patent/JPH06196486A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【構成】 基板1上にバンプ2を形成したものを載せる
加熱ステージ3とこれらに超音波等の振動を与える加振
器4、およびこれらを入れるチャンバー5から構成され
る。バンプに振動を与える事によりバンプ表面の酸化被
膜を破壊する。また、チャンバー内に窒素ガス7等の非
酸化性ガスを導入する事によりバンプの酸化を防ぐ。 【効果】 ウェットバックを非酸化性ガス雰囲気中で行
い、振動により酸化被膜を破壊する事によりウェットバ
ック時のバンプ表面酸化を防ぐことができるので、この
バンプにより基板と電子部品や光素子との接合を行った
場合の接合部の信頼性を高める事ができる。また、ウェ
ットバックの段階でバンプに振動を与える事によりバン
プの表面酸化を除去する事ができるので、接合時に超音
波振動を与える必要がなくなり、電子部品や光素子の超
音波による損傷を防ぐ事ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は光部品または電子部品の
実装に用いられるバンプを形成する、バンプ形成方法お
よびバンプ形成装置に関する。
【0002】
【従来の技術】光通信はこれまで主に幹線系の伝送に実
用化されてきたが、近年、加入者系伝送や民生機器等へ
の広範な普及の兆しがある。これに応じて加入者向けの
光伝送用モジュールの開発において、小型化、低コスト
化、薄型化が進められている。これらを実現するための
技術として、光素子を基板にフリップチップ接合する方
法が有効である。フリップチップ接合は素子と基板とを
微小なバンプを介して接合する方法であり、モジュール
の小型化が可能である。これと同時にフリップチップ接
合には、バンプをリフローした時に、溶融したバンプの
表面張力に起因するセルフアライメント効果によって、
高精度な接合位置精度が得られるという特徴があるた
め、光素子と光導波路、光ファイバー等の光部品との光
軸の無調整化が可能である事からモジュールの実装コス
ト低減、ひいてはモジュールの低コスト化を図る事がで
きる。また、このフリップチップ接合は半導体素子のベ
アチップ実装にも実用化されている。
【0003】光素子または半導体素子を基板にフリップ
チップ接合する場合、基板および素子のいずれか一方ま
た両方にバンプを形成する必要がある。このバンプを形
成する方法として、基板上に設けられた電極パッドに、
メッキ、蒸着、スパッタリング、半田ペースト印刷、転
写バンプ方式、またプレス打ち抜き法すなわちリボン状
の薄い材料を微小なポンチとダイで打ち抜き、その余力
で打ち抜いた金属部材を基板上に転写する方法等で形成
したバンプを、図4に示したように、バンプ材料の融点
以上に加熱して溶融し、これによってバンプを基板上の
電極パッド6に固定する方法が行われている(特願平2
−278088号「アレイ状光素子用サブ基板の作成方
法」、あるいは「ハイブリッド・マイクロエレクトロニ
クス・ハンドブック」初版487頁参照)。この溶融プ
ロセスはウェットバックと呼ばれる。 フリップチップ
接合を行う場合に、信頼性の高い、接合不良の無い良好
な接合を実現するためには、リフロー時に溶融したバン
プ材料がチップまたは基板上に設けられた電極パッドに
良好にぬれ広がる事が重要な条件である。
【0004】
【発明が解決しようとする課題】図4に示したような従
来方法では、メッキ、プレス打ち抜き等でバンプを形成
したときに生じたバンプ表面の酸化膜がウェットバック
後も残留していたり、ウェットバック時の高温度により
酸化膜が生じたりするために、このバンプを用いてフリ
ップチップ接合する際に、溶融したバンプ材料の電極パ
ッドに対するぬれ広がり性が著しく低下するという不都
合が生じる。これにより接合不良が生じたり、セルフア
ライメントに必要な溶融バンプの表面張力が不十分とな
り、接合位置精度が低下するという問題があった。
【0005】また、ソルダフラックスによってバンプの
酸化膜を除去、あるいは酸化を防止し、溶融半田の電極
パッッド対するぬれを促進する方法もあるが、この方法
だとソルダフラックスの残渣やアウトガスが素子や基板
上の電極を劣化させ、装置の信頼性に悪影響を与えると
いう問題があった。
【0006】バンプの表面酸化膜除去のために、形成し
たバンプをリフローして基板と電子部品を接合する段階
において超音波振動を与える方法(実開平2−1380
61号公報、実開昭63−157475号公報参照)も
あるが、超音波によって電子部品や光素子が損傷を受け
るという欠点があった。
【0007】本発明の目的は上記課題を解決し、接合す
る電子部品や光素子に損傷を与えることなくバンプの溶
融時にバンプ表面酸化を防止する、バンプ形成方法およ
び装置を提供することにある。
【0008】
【課題を解決するための手段】本発明は、バンプ形成方
法であって、予め何らかの方法で基板上に形成したバン
プを溶融して前記バンプを前記基板に固定するプロセ
ス、すなわちウェットバックの段階において、バンプに
振動を与えながらウェットバックを行うことを特徴とす
る。また、この方法を行う装置として、基板を載せる手
段と、前記基板上に形成されたバンプを加熱する手段
と、前記バンプに振動を与える手段とを設けたことを特
徴とするバンプ形成装置を提供する。さらにこの装置
に、前記溶融プロセス、すなわちウェットバックを非酸
化性ガス雰囲気中で行う手段を設けた事を特徴とする。
【0009】
【作用】本発明によるバンプ形成方法においては、ウェ
ットバックする前の段階でバンプ表面に存在する酸化膜
を振動を与える事によって破壊する。また、バンプのウ
ェトバックを非酸化性雰囲気中で行うことによりバンプ
表面に酸化膜が生じるのを防ぐ事ができる。これによ
り、溶融したバンプ材料が電極パッドに良好にぬれ広が
り、良好な接合が得られ、光素子の接合においてはセル
フアライメントによる高精度な無調整接合が得られる。
【0010】また、超音波等の振動をバンプ形成段階で
与えることにより酸化膜をこの段階で除去するので、電
子部品や光素子を接合する段階で超音波等の振動を与え
る必要が無くなり、電子部品や光素子の、超音波による
損傷を防ぐ事ができる。
【0011】
【実施例】次に本発明について図面を参照して説明す
る。
【0012】図1は本発明のバンプ形成装置の構成の第
1の実施例であり、請求項2に対応する。セラミック基
板1に設けられた電極パッド6上にAuSn共晶合金バ
ンプ2を形成したものを載せる加熱ステージ3、および
これらに超音波振動を与える加振器4から構成される。
まずAuSnバンプ2は基板1上に設けられたAu電極
パッド6にプレス打ち抜き法で形成される。次に、形成
されたバンプに表面酸化防止のためにソルダフラックス
8を塗布する。このセラミック基板1を加熱ステージ3
上でAuSnの融点である280℃より高い300℃に
まで加熱し、AuSnバンプをウェットバックする。こ
の時、超音波加振器4によってバンプに振動が与えられ
る。ここで基板1の寸法は約10mm□、電極パッド6
は175×150μm、プレス打ち抜きによる形成後の
AuSnバンプはφ150μm×厚さ70μm、ウェッ
トバック後のAuSnバンプは高さ65μmの半球形状
となる。
【0013】図2は本発明のバンプ形成装置の構成の第
2の実施例であり、請求項3に対応する。セラミック基
板に設けられた電極パッド6にAuSn共晶合金バンプ
2を形成したものを載せる加熱ステージ3とこれらに超
音波振動を与える加振器4、およびこれら全体を窒素雰
囲気に保つチャンバー5から構成される。まずAuSn
共晶合金バンプ2は基板1上に設けられたAu電極パッ
ド6にプレス打ち抜き法で形成される。また、チャンバ
ー内には窒素ガス7を導入する。次に、このセラミック
基板1を加熱ステージ3上でAuSnの融点である28
0℃より高い300℃にまで加熱し、AuSnバンプを
ウェットバックする。この時、超音波加振器4によって
バンプに振動が与えられる。ここで基板1の寸法は約1
0mm□、電極パッド6は175×150μm、プレス
打ち抜きによる形成後のAuSnバンプはφ150μm
×厚さ70μm、ウェットバック後のAuSnバンプは
高さ65μmの半球形状となる。
【0014】図3は本発明の第3の実施例であり、請求
項3に対応する。まずチャンバー5左端の入口ドア33
が開き、AuSn共晶合金バンプ2を形成した基板1は
搬送レール31上を移動する搬送トレイ32に搭載さ
れ、チャンバー5に入り、入口ドア33が閉じる。次に
基板1は窒素雰囲気に保たれたチャンバー5中で赤外線
加熱器34によって300℃にまで加熱され、ウェット
バックが行われる。ここで、超音波加振器4によってバ
ンプに振動が与えられる。その後、出口ドア35からチ
ャンバー5の外に出る。ここで基板1の寸法は約10m
m□、電極パッド6は175×150μm、プレス打ち
抜きによる形成後のAuSnバンプはφ150μm×厚
さ70μm、ウェットバック後のAuSnバンプは高さ
65μmの半球形状となる。
【0015】バンプを溶融する加熱手段として、第1お
よび第2の実施例では加熱ステージを、第3の実施例で
は赤外線加熱器を用いたが、他の放射伝熱、高温雰囲気
による対流伝熱等の、これら以外の加熱方法を用いても
良い。また、バンプ表面の酸化膜を破壊するために超音
波加振器を用いているが、振動は超音波でなくても良
く、振動の伝達手段はステージを直接振動させるその他
の方法や、音波によって伝達する方法等を用いても良
い。
【0016】ウェットバックの前の段階でバンプを形成
する方法はプレス打ち抜き法の他にメッキ、蒸着、スパ
ッタリング、半田ペースト印刷、転写バンプ方式等を用
いても良く、基板1上に電極パッド6を介さずにバンプ
2を形成する方法を用いても良い。またチャンバー5内
はウェットバックを行う前に基板1表面やチャンバー5
内の構造物に吸着した水蒸気、酸素等の酸化性ガスを除
去するためにチャンバー5を密閉し、真空引きしても良
い。またチャンバー内をアルゴン等の窒素以外の非酸化
性ガスで置換しても良く、水素等の還元性ガスで置換す
れば酸化膜の除去効果が得られる。チャンバー内を真空
にした状態でウェットバックを行っても良い。
【0017】第2、第3の実施例共に、ウェットバック
後、窒素雰囲気で冷却する事により冷却中におけるバン
プの表面酸化を防ぐ事ができる。また、第3の実施例に
おいて、チャンバー5内にバンプをウェットバックする
溶融加熱部の他に基板の温度分布を均一にするための予
備加熱部、窒素雰囲気のまま基板を冷却する冷却部を設
けても良い。
【0018】バンプの材料は第1〜第3の実施例に示し
たAuSn共晶半田以外の材料でも良く、基板の材料も
ここに示したセラミック以外の物でも良い。
【0019】
【発明の効果】以上説明したように本発明は、振動によ
り酸化被膜を破壊する事によりバンプの溶融時にバンプ
表面酸化を防ぐことができるので、この方法で形成した
バンプにより接合を行った場合の接合部の信頼性を高
め、さらにセルフアライメントによる無調整接合位置合
わせを行った場合の接合位置精度を向上させるという効
果を有する。バンプの溶融を非酸化性ガス雰囲気中で行
った場合には、一層バンプの表面酸化を防ぐことができ
る。また、バンプ形成の段階で超音波等の振動を与える
事により酸化膜を除去できるので、電子部品や光素子を
基板に接合する段階で超音波等の振動を与える必要がな
くなるため、超音波による、電子部品や光素子の損傷を
防ぐ事ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例によるバンプ形成装置を
示す図である。
【図2】本発明の第2の実施例によるバンプ形成装置を
示す図である。
【図3】本発明の第3の実施例によるバンプ形成装置を
示す図である。
【図4】従来のバンプ形成方法を示す図である。
【符号の説明】 1 基板 2 AuSn共晶合金 3 加熱ステージ 4 超音波加振器 5 チャンバー 6 電極パッド 7 窒素ガス 8 ソルダフラックス 31 搬送レール 32 搬送トレイ 33 入口ドア 34 赤外線加熱器 35 出口ドア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金山 義信 東京都港区芝五丁目7番1号日本電気株式 会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 予め基板上に形成したバンプを溶融して
    前記バンプを前記基板に固定する、ウェットバックプロ
    セスを行うバンプ形成方法において、バンプに振動を与
    えながらウェットバックプロセスを行うことを特徴とす
    るバンプ形成方法。
  2. 【請求項2】 基板を載せる手段と、前記基板上に形成
    されたバンプを加熱する手段と、前記バンプに振動を与
    える手段とを設けたことを特徴とするバンプ形成装置。
  3. 【請求項3】 基板を載せる手段と、前記基板上に形成
    されたバンプを加熱する手段と、前記バンプに振動を与
    える手段とを包むチャンバーを設けたことを特徴とする
    請求項2記載のバンプ形成装置。
JP33264192A 1992-12-14 1992-12-14 バンプ形成方法およびバンプ形成装置 Pending JPH06196486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33264192A JPH06196486A (ja) 1992-12-14 1992-12-14 バンプ形成方法およびバンプ形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33264192A JPH06196486A (ja) 1992-12-14 1992-12-14 バンプ形成方法およびバンプ形成装置

Publications (1)

Publication Number Publication Date
JPH06196486A true JPH06196486A (ja) 1994-07-15

Family

ID=18257230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33264192A Pending JPH06196486A (ja) 1992-12-14 1992-12-14 バンプ形成方法およびバンプ形成装置

Country Status (1)

Country Link
JP (1) JPH06196486A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997004910A1 (de) * 1995-07-25 1997-02-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flussmittelfreie kontaktierung von bauelementen
WO2006082909A1 (ja) * 2005-02-03 2006-08-10 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とその実装方法及びバンプ形成方法
JP2009094370A (ja) * 2007-10-11 2009-04-30 Hitachi Ltd はんだ付け方法及びリフローはんだ付け装置
JP2012134189A (ja) * 2010-12-01 2012-07-12 Athlete Fa Kk 加熱装置と加熱方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290529A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290529A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997004910A1 (de) * 1995-07-25 1997-02-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flussmittelfreie kontaktierung von bauelementen
WO2006082909A1 (ja) * 2005-02-03 2006-08-10 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とその実装方法及びバンプ形成方法
US7754529B2 (en) 2005-02-03 2010-07-13 Panasonic Corporation Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method
JP2009094370A (ja) * 2007-10-11 2009-04-30 Hitachi Ltd はんだ付け方法及びリフローはんだ付け装置
JP2012134189A (ja) * 2010-12-01 2012-07-12 Athlete Fa Kk 加熱装置と加熱方法

Similar Documents

Publication Publication Date Title
JP2793528B2 (ja) ハンダ付け方法、ハンダ付け装置
JP3028791B2 (ja) チップ部品の実装方法
US7534715B2 (en) Methods including fluxless chip attach processes
JP3381601B2 (ja) バンプ付電子部品の実装方法
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
JP3998484B2 (ja) 電子部品の接続方法
JP2000174059A (ja) 電子部品の実装方法
JPH06196486A (ja) バンプ形成方法およびバンプ形成装置
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JP3423727B2 (ja) フリップチップ接合方法
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JP2586811B2 (ja) はんだバンプ形成方法
JP3344289B2 (ja) バンプ付ワークの実装方法
JP3385943B2 (ja) 金バンプ付電子部品の実装方法
JPH03218645A (ja) 半導体装置の実装方法
JPH0758149A (ja) チップ部品の実装方法
JP3240876B2 (ja) バンプ付きチップの実装方法
JP4590783B2 (ja) はんだボールの形成方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2809207B2 (ja) 半導体装置のリペア方法とリペア装置
JPH05218136A (ja) フリップチップ・ボンディング方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2001085471A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19951107