JPH0756937B2 - 絶縁ゲート素子の駆動回路 - Google Patents
絶縁ゲート素子の駆動回路Info
- Publication number
- JPH0756937B2 JPH0756937B2 JP63129863A JP12986388A JPH0756937B2 JP H0756937 B2 JPH0756937 B2 JP H0756937B2 JP 63129863 A JP63129863 A JP 63129863A JP 12986388 A JP12986388 A JP 12986388A JP H0756937 B2 JPH0756937 B2 JP H0756937B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- main
- drive
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明はモータ制御用インバータ装置などの電力変換装
置における主回路のスイッチング用に用いられる絶縁ゲ
ート素子（即ちゲート印加電圧の有無でオン，オフ駆動
されるパワーMOSFETなどの素子をいう、なおこの種の絶
縁ゲート素子としてはIGBTが代表的なものであり、従っ
て以下ではIGBTとも呼ぶ）のゲート駆動回路であって、
主回路短絡時における短絡電流（素子電流）の制限機能
を高いノイズマージンで持つ駆動回路に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベルHigh,Lowは単に
“H",“L"と記すものとする。
置における主回路のスイッチング用に用いられる絶縁ゲ
ート素子（即ちゲート印加電圧の有無でオン，オフ駆動
されるパワーMOSFETなどの素子をいう、なおこの種の絶
縁ゲート素子としてはIGBTが代表的なものであり、従っ
て以下ではIGBTとも呼ぶ）のゲート駆動回路であって、
主回路短絡時における短絡電流（素子電流）の制限機能
を高いノイズマージンで持つ駆動回路に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベルHigh,Lowは単に
“H",“L"と記すものとする。
第５図はIGBTのゲート電圧しゃ断機能を持つ従来のこの
種の駆動回路を示す。同図において１は主回路に挿入さ
れたIGBT、44はこのIGBT1のゲートを駆動してIGBT1を繰
り返し断続させる駆動回路、42はこのIGBTの主回路電流
iOを検出する電流トタンスである。43は比較回路で、前
記電流トランス42を介して検出された主回路電流iOが所
定値を越えたとき駆動回路44を介してIGBT1をオンさせ
る役割を持つ。このように従来技術では、主回路電流iO
が短絡電流として流れた時にIGBT1を駆動するゲート電
圧をいかに高速にオフするかで主回路短絡保護を行って
いた。
種の駆動回路を示す。同図において１は主回路に挿入さ
れたIGBT、44はこのIGBT1のゲートを駆動してIGBT1を繰
り返し断続させる駆動回路、42はこのIGBTの主回路電流
iOを検出する電流トタンスである。43は比較回路で、前
記電流トランス42を介して検出された主回路電流iOが所
定値を越えたとき駆動回路44を介してIGBT1をオンさせ
る役割を持つ。このように従来技術では、主回路電流iO
が短絡電流として流れた時にIGBT1を駆動するゲート電
圧をいかに高速にオフするかで主回路短絡保護を行って
いた。
しかしながら前述のような主回路短絡保護方式では比較
回路43,駆動回路44の動作を高速化せねばならないが、
反面このような回路はノイズによって誤動作しやすいと
いう問題点がある。 そこでこの発明の課題は負荷短絡時にIGBTに流れる過大
電流を、絶縁ゲート素子のゲート電圧を下げることによ
って抑制し、これによりIGBTが破壊に至るまでの時間を
長くする機能を備えたIGBTの駆動回路を提供し、ノイズ
に強く、かつそれほど高速でなくとも良い、周辺制御回
路を利用できるようにすることにある。 従って、例えば前記の負荷短絡時には、このノイズに強
い周辺制御回路でIGBTのゲート電圧をオフすればよいよ
うにするものである。さらに、IGBTのオフ時の誤ったタ
ーンオンをも防ぐようにするものである。
回路43,駆動回路44の動作を高速化せねばならないが、
反面このような回路はノイズによって誤動作しやすいと
いう問題点がある。 そこでこの発明の課題は負荷短絡時にIGBTに流れる過大
電流を、絶縁ゲート素子のゲート電圧を下げることによ
って抑制し、これによりIGBTが破壊に至るまでの時間を
長くする機能を備えたIGBTの駆動回路を提供し、ノイズ
に強く、かつそれほど高速でなくとも良い、周辺制御回
路を利用できるようにすることにある。 従って、例えば前記の負荷短絡時には、このノイズに強
い周辺制御回路でIGBTのゲート電圧をオフすればよいよ
うにするものである。さらに、IGBTのオフ時の誤ったタ
ーンオンをも防ぐようにするものである。
前記の目的を達成するために本発明の講じた手段は、
『制御用端子（ゲートＧなど）と第１および第２の主端
子（エミッタＥおよびコレクタＣなど）とを備え、前記
制御用端子と第１の主端子との間に駆動回路（補助トラ
ンジスタ8,9など）からの（ゲート駆動電源10などに基
づく）駆動電圧（ゲート電圧egなど）を加えると、前記
第１および第２の主端子間が導通状態となり、前記駆動
電圧を断つと前記主端子間が阻止状態となる絶縁ゲート
素子（IGBT1など）の駆動回路において、 前記主端子間の順方向電圧（ecEなど）に対応する電圧
を検出する電圧検出手段（分圧抵抗2,3など）を前記主
端子間を結ぶ電流路と並列の電流路内に設け、 前記駆動回路からの駆動電圧を阻止する極性に設けら
れ、かつこの駆動電圧よりも低いツェナ電圧を持つツェ
ナダイオード（６など）と、前記駆動電圧を順方向とす
る補助トランジスタ（５など）との直列回路を含む回路
を、前記制御用端子と第１の主端子とに並列に接続し、
さらに 前記電圧検出手段の検出電圧を前記補助トランジスタの
駆動用端子（ベースＢなど）に加え、 前記第１および第２の主端子間の順方向電圧が所定値を
越えたとき前記補助トランジスタがオンし、前記駆動電
圧がツェナ電圧に制限されるように構成し、 さらに、前記絶縁ゲート素子のオフ時に前記制御用端子
と第１の主端子との間に逆バイアス電圧を加えるための
逆バイアス電源（逆バイアス電源11など）を前記第１の
主端子と補助トランジスタとの間に設けてなる』ように
するものとする。
『制御用端子（ゲートＧなど）と第１および第２の主端
子（エミッタＥおよびコレクタＣなど）とを備え、前記
制御用端子と第１の主端子との間に駆動回路（補助トラ
ンジスタ8,9など）からの（ゲート駆動電源10などに基
づく）駆動電圧（ゲート電圧egなど）を加えると、前記
第１および第２の主端子間が導通状態となり、前記駆動
電圧を断つと前記主端子間が阻止状態となる絶縁ゲート
素子（IGBT1など）の駆動回路において、 前記主端子間の順方向電圧（ecEなど）に対応する電圧
を検出する電圧検出手段（分圧抵抗2,3など）を前記主
端子間を結ぶ電流路と並列の電流路内に設け、 前記駆動回路からの駆動電圧を阻止する極性に設けら
れ、かつこの駆動電圧よりも低いツェナ電圧を持つツェ
ナダイオード（６など）と、前記駆動電圧を順方向とす
る補助トランジスタ（５など）との直列回路を含む回路
を、前記制御用端子と第１の主端子とに並列に接続し、
さらに 前記電圧検出手段の検出電圧を前記補助トランジスタの
駆動用端子（ベースＢなど）に加え、 前記第１および第２の主端子間の順方向電圧が所定値を
越えたとき前記補助トランジスタがオンし、前記駆動電
圧がツェナ電圧に制限されるように構成し、 さらに、前記絶縁ゲート素子のオフ時に前記制御用端子
と第１の主端子との間に逆バイアス電圧を加えるための
逆バイアス電源（逆バイアス電源11など）を前記第１の
主端子と補助トランジスタとの間に設けてなる』ように
するものとする。
主回路短絡時に絶縁ゲート素子に過電流が流れ、この過
電流により生じる絶縁ゲート素子の主端子間の過大な順
方向電圧を電圧検出手段により検出し、この検出電圧に
より補助トランジスタをオンして絶縁ゲート素子の駆動
電圧を低下させて過電流を抑制する。このとき絶縁ゲー
ト素子の駆動電圧は補助トランジスタに直列に接続され
たツェナダイオードのツェナ電圧にクランプされるので
ある。このためIGBTの主回路電流が制限されIGBTの破壊
に至るまでの時間が長くなり、さほど高速でない、つま
りノイズに強いゲート電圧しゃ断回路を用いても主回路
短絡を保護することができる。そして、絶縁ゲート素子
のオフ時にはゲートＧとエミッタＥ間に逆バイアス電圧
が加えられることで、誤ったターンオンを防ぐことがで
きる。
電流により生じる絶縁ゲート素子の主端子間の過大な順
方向電圧を電圧検出手段により検出し、この検出電圧に
より補助トランジスタをオンして絶縁ゲート素子の駆動
電圧を低下させて過電流を抑制する。このとき絶縁ゲー
ト素子の駆動電圧は補助トランジスタに直列に接続され
たツェナダイオードのツェナ電圧にクランプされるので
ある。このためIGBTの主回路電流が制限されIGBTの破壊
に至るまでの時間が長くなり、さほど高速でない、つま
りノイズに強いゲート電圧しゃ断回路を用いても主回路
短絡を保護することができる。そして、絶縁ゲート素子
のオフ時にはゲートＧとエミッタＥ間に逆バイアス電圧
が加えられることで、誤ったターンオンを防ぐことがで
きる。
第１図ないし第４図はそれぞれ本発明の異なる実施例と
しての要部構成を示す回路図である。第１図において10
はIGBT1のゲートＧを駆動するための例えば15Vの直流電
源（以下ゲート駆動電源という）、8,9はこのゲート駆
動電源10の電圧を断続するための補助トランジスタ、eD
はIGBT1に対する駆動信号電圧である。 正常時、駆動信号電圧eDが“H"のときは補助トランジス
タ8,9はそれぞれオフ，オンの状態となり、ゲート駆動
電源10の電圧が補助トランジスタ9,抵抗７を介してIGBT
1のゲートＧ・エミッタＥ間に印加され、IGBT1はオン状
態となり、そのコレクタＣ・エミッタＥ間には図外の主
回路電源と主回路負荷とを介してコレクタ電流としての
主回路電流iOが流れる。 また逆に駆動信号電圧eDが“L"のときは補助トランジス
タ8,9はそれぞれオン，オフの状態となり、ゲート駆動
電源10はIGBT1のゲート回路から切り離されると同時
に、IGBT1のゲートＧ・エミッタＥ間は抵抗7,補助トラ
ンジスタ８を介して短絡され、IGBT1はオフ状態とな
る。このようにして駆動信号電圧eDによりIGBT1は繰り
返し断続され主回路負荷に必要な電流iOが流れるように
なる。 ところでIGBT1のコレクタＣ・エミッタＥ間に挿入され
た分圧抵抗２と３およびIGBT1のゲートＧ・エミッタＥ
間に挿入されたツェナダイオード６と補助トランジスタ
５は主回路短絡保護のために本発明において新たに付加
されたものである。 即ち主回路電流iOが正常値であるときは、IGBT1のコレ
クタ・エミッタ間電圧ecEは小さく、この電圧ecEを分圧
抵抗2,3を介して分圧した該抵抗３間の電圧、従って補
助トランジスタ５のベースB,エミッタＥ間の電圧eBEも
充分小さく補助トランジスタ５はオフのままである。こ
れによりツェナダイオード６も不導通のままで、IGBT1
のゲートＧ・エミッタＥ間電圧（以下ゲート電圧と略
す）egはこのツェナダイオード６等によって何等の影響
も受けず、IGBT1はほぼゲート駆動電源10の電圧（この
例では約15V）に等しい充分大きいゲート電圧egによっ
て駆動され、そのコレクタ・エミッタ電圧ecEも充分小
さい値になり得る。 しかし主回路短絡により主回路電流iOが過大となったと
きは、IGBT1のコレクタ・エミッタ間電圧ecEも大にな
り、したがって補助トランジスタ５のベース・エミッタ
電圧eBEも大になってこのトランジスタ５がオン状態に
切り換わる。これによりIGBT1のゲート電圧egはツェナ
ダイオード６のツェナ電圧（この例では約7V）に制限さ
れる。これにより主回路の過大な主回路電流iOはIGBT1
のゲート電圧egの低下に比例して低減され、IGBT1の破
壊に至るまでの時間を長くすることができる。従って第
１図のような構成で、さほど高速でないゲート電圧オフ
回路を用いても、充分，主回路短絡保護を行うことがで
きる。 このように、ゲート電圧egをツェナダイオードのツェナ
電圧にクランプし、IGBT1を完全にオフさせるのでな
く、IGBT1自身が持つ電流制限機能を活用し、過大な主
回路電流iOを低い値に抑えることにり、次のような効果
を奏する。 まず、主回路短絡により主回路電流iOが過大となっ
たときにIGBT1をオフすると、過大な電流をしゃ断する
こととなり、しゃ断時に大きなdi/dtが発生することと
なる。この大きなdi/dtにより、主回路電源の電圧が振
動し、インバータ回路などの場合、この主回路電源電圧
の振動により他のIGBTが破壊してしまうなどの影響を生
ずる。 これを本発明のように過大な主回路電流を低い値に抑え
ることにより、大きなdi/dtが発生することがなく、よ
って主回路電源の電圧が振動することもなく、他のIGBT
に悪影響を与えるおそれがない。 次に、このような絶縁ゲート素子をパワーモジュー
ルとして構成した場合を考えると、過大な主回路電流時
にIGBTがオフする、すなわちモジュール側でしゃ断して
しまうと駆動回路（補助トランジスタ8,9より入力側の
回路）側での保護回路が異常を検出することができない
ので保護動作をすることができない。そして、IGBTがオ
フしたことにより、過電流の異常であるにも関わらず再
度オンさせようと駆動回路が働き、この繰り返しにより
発振してしまう。これに対して、本発明では主回路電流
を低い値に抑えるので、モジュールの出力が低下してい
ることの信号を駆動回路側の保護回路が得ることができ
るので、異常を検出し、アラーム信号を出力するなどの
保護動作が可能である。 なお、本発明ではツェナダイオード６のカソードを補助
トランジスタ8,9の出力とIGBTのゲートＧとの間に接続
しているが、ツェナダイオード６のカソードを補助トラ
ンジスタ8,9の入力側に接続することも考えられる。し
かし、補助トランジスタ8,9の入力側に接続した場合、
主回路短絡により主回路電流iOが過大となり、補助トラ
ンジスタ５がオンし、駆動信号電圧eDをツェナ電圧にク
ランプすると、その電位の低下により、オンしていた補
助トランジスタ９がオフに反転し、同じくオフしていた
補助トランジスタ８がオンに反転してしまう。この補助
トランジスタ8,9の反転により、IGBT1がオフしてしま
う。そして、IGBT1がオフとなったことにより、主回路
短絡の異常時にも関わらず再度IGBT1がオンされること
となり、結局IGBT1が発振状態となってしまう問題があ
る。このため、ツェナダイオード６のカソードは補助ト
ランジスタ8,9の入力側に接続するのは好ましくなく、
本発明のように補助トランジスタ8,9の出力側に接続す
るのが望ましい。 次に第２図，第３図は第１図の回路にさらに、IGBT1の
オフ時のいわゆるdv/dtによる誤ったターンオン（但し
このｖはこの例ではコレクタ・エミッタ電圧ecEに相当
する）を防止するために、このIGBT1のオフ時（つまり
補助トランジスタ８がオン，同９がオフの時）にIGBT1
のゲートＧとエミッタＥ間に逆バイアス電圧（この例で
は３〜4V）が加わるように、逆バイアス電源11を挿入し
た回路例である。第２図では補助トランジスタ８のコレ
クタと補助トランジスタ５のエミッタとの間に逆バイア
ス電源11が接続されており、第３図ではIGBT1のエミッ
タＥと分圧抵抗３との間に逆バイアス電源11が接続され
ている。この第３図の構成の場合、次の利点がある。即
ちスレッシュホールド電圧の低いIGBT1の場合にツェナ
ダイオード６をそれに合わせて低いツェナ電圧のものに
しなければならないが、かようなツェナダイオードは特
殊品となり入手困難である。しかし、IGBT1のエミッタ
Ｅと補助トランジスタ８の間に逆バイアス電源11を設け
た場合、この逆バイアス電源11により逆バイアスされる
ので、ツェナダイオード６のツェナ電圧は下げる必要が
ない。つまり、スレッシュホールド電圧の低いIGBT1で
あっても、それに合わせてツェナ電圧の低い特殊なツェ
ナダイオードを用いる必要がない。 但し第２図のダイオード４は補助トランジスタ5,ツェナ
ダイオード６を介しての逆バイアス電源11からの回り込
み防止用のダイオードである。 次に第４図はIGBT1に流れる過電流を、第１図ないし第
３図に示したような電圧検出手段と異なる手段で検出す
る実施例であり、IGBT1に流れる電流に対応した電流を
補助IGBTで得て、この補助IGBTに流れる電流を電流検出
抵抗を介して取り出すようにした電流検出手段を用いて
IGBT1を保護しようとするものである。21は小電流容量
の補助用絶縁ゲート素子としての補助IGBT、31は電流検
出抵抗である。そしてこの補助IGBT21と電流検出抵抗31
との直列回路は、その抵抗31側の端子がIGBT1のエミッ
タＥに接続される形でIGBT1と並列に接続され、かつIGB
T1および21の各ゲートＧは互いに結合されて一括駆動さ
れるようになっている。 また第４図ではツェナダイオード６は補助トランジスタ
５のエミッタＥ側に挿入されている。 この回路ではIGBT1のオン時には補助IGBT21もオン状態
にあり、主回路電流iO1が流れるとIGBT1の電流iOに対応
する電流が補助IGBTを介して電流検出抵抗31に流れ、こ
の抵抗31の両端には主回路電流iO1に対応した電圧が現
れることになる。 そして主回路電流iO1が増加し、抵抗31の両端に発生す
る電圧が、ツェナダイオード６のツェナ電圧と補助トラ
ンジスタ５のベースＢ・エミッタＥ間電圧eBEとの和よ
りも高くなった時、補助トランジスタ５はオン状態とな
り、IGBT1のゲート電圧egは、ほぼツェナダイオード６
のツェナ電圧まで降下する。この作用によってIGBT1の
主端子間に流れる電流iOを抑え、IGBT1の電力破壊を防
止することができる。 この第４図の回路では電流検出抵抗31によって生ずるジ
ュール熱は第１図ないし第３図の分圧抵抗２のそれより
小さくできるメリットがある。 なお以上の各実施例において補助トランジスタ５はFET
であってもよく、さらにIGBT1,21はMOSFET,さらにBi−M
OSであってもよい。 また第４図においてIGBT1と補助IGBT21とは、１チップ
上に構成されていても、また別チップであっても良い。
しての要部構成を示す回路図である。第１図において10
はIGBT1のゲートＧを駆動するための例えば15Vの直流電
源（以下ゲート駆動電源という）、8,9はこのゲート駆
動電源10の電圧を断続するための補助トランジスタ、eD
はIGBT1に対する駆動信号電圧である。 正常時、駆動信号電圧eDが“H"のときは補助トランジス
タ8,9はそれぞれオフ，オンの状態となり、ゲート駆動
電源10の電圧が補助トランジスタ9,抵抗７を介してIGBT
1のゲートＧ・エミッタＥ間に印加され、IGBT1はオン状
態となり、そのコレクタＣ・エミッタＥ間には図外の主
回路電源と主回路負荷とを介してコレクタ電流としての
主回路電流iOが流れる。 また逆に駆動信号電圧eDが“L"のときは補助トランジス
タ8,9はそれぞれオン，オフの状態となり、ゲート駆動
電源10はIGBT1のゲート回路から切り離されると同時
に、IGBT1のゲートＧ・エミッタＥ間は抵抗7,補助トラ
ンジスタ８を介して短絡され、IGBT1はオフ状態とな
る。このようにして駆動信号電圧eDによりIGBT1は繰り
返し断続され主回路負荷に必要な電流iOが流れるように
なる。 ところでIGBT1のコレクタＣ・エミッタＥ間に挿入され
た分圧抵抗２と３およびIGBT1のゲートＧ・エミッタＥ
間に挿入されたツェナダイオード６と補助トランジスタ
５は主回路短絡保護のために本発明において新たに付加
されたものである。 即ち主回路電流iOが正常値であるときは、IGBT1のコレ
クタ・エミッタ間電圧ecEは小さく、この電圧ecEを分圧
抵抗2,3を介して分圧した該抵抗３間の電圧、従って補
助トランジスタ５のベースB,エミッタＥ間の電圧eBEも
充分小さく補助トランジスタ５はオフのままである。こ
れによりツェナダイオード６も不導通のままで、IGBT1
のゲートＧ・エミッタＥ間電圧（以下ゲート電圧と略
す）egはこのツェナダイオード６等によって何等の影響
も受けず、IGBT1はほぼゲート駆動電源10の電圧（この
例では約15V）に等しい充分大きいゲート電圧egによっ
て駆動され、そのコレクタ・エミッタ電圧ecEも充分小
さい値になり得る。 しかし主回路短絡により主回路電流iOが過大となったと
きは、IGBT1のコレクタ・エミッタ間電圧ecEも大にな
り、したがって補助トランジスタ５のベース・エミッタ
電圧eBEも大になってこのトランジスタ５がオン状態に
切り換わる。これによりIGBT1のゲート電圧egはツェナ
ダイオード６のツェナ電圧（この例では約7V）に制限さ
れる。これにより主回路の過大な主回路電流iOはIGBT1
のゲート電圧egの低下に比例して低減され、IGBT1の破
壊に至るまでの時間を長くすることができる。従って第
１図のような構成で、さほど高速でないゲート電圧オフ
回路を用いても、充分，主回路短絡保護を行うことがで
きる。 このように、ゲート電圧egをツェナダイオードのツェナ
電圧にクランプし、IGBT1を完全にオフさせるのでな
く、IGBT1自身が持つ電流制限機能を活用し、過大な主
回路電流iOを低い値に抑えることにり、次のような効果
を奏する。 まず、主回路短絡により主回路電流iOが過大となっ
たときにIGBT1をオフすると、過大な電流をしゃ断する
こととなり、しゃ断時に大きなdi/dtが発生することと
なる。この大きなdi/dtにより、主回路電源の電圧が振
動し、インバータ回路などの場合、この主回路電源電圧
の振動により他のIGBTが破壊してしまうなどの影響を生
ずる。 これを本発明のように過大な主回路電流を低い値に抑え
ることにより、大きなdi/dtが発生することがなく、よ
って主回路電源の電圧が振動することもなく、他のIGBT
に悪影響を与えるおそれがない。 次に、このような絶縁ゲート素子をパワーモジュー
ルとして構成した場合を考えると、過大な主回路電流時
にIGBTがオフする、すなわちモジュール側でしゃ断して
しまうと駆動回路（補助トランジスタ8,9より入力側の
回路）側での保護回路が異常を検出することができない
ので保護動作をすることができない。そして、IGBTがオ
フしたことにより、過電流の異常であるにも関わらず再
度オンさせようと駆動回路が働き、この繰り返しにより
発振してしまう。これに対して、本発明では主回路電流
を低い値に抑えるので、モジュールの出力が低下してい
ることの信号を駆動回路側の保護回路が得ることができ
るので、異常を検出し、アラーム信号を出力するなどの
保護動作が可能である。 なお、本発明ではツェナダイオード６のカソードを補助
トランジスタ8,9の出力とIGBTのゲートＧとの間に接続
しているが、ツェナダイオード６のカソードを補助トラ
ンジスタ8,9の入力側に接続することも考えられる。し
かし、補助トランジスタ8,9の入力側に接続した場合、
主回路短絡により主回路電流iOが過大となり、補助トラ
ンジスタ５がオンし、駆動信号電圧eDをツェナ電圧にク
ランプすると、その電位の低下により、オンしていた補
助トランジスタ９がオフに反転し、同じくオフしていた
補助トランジスタ８がオンに反転してしまう。この補助
トランジスタ8,9の反転により、IGBT1がオフしてしま
う。そして、IGBT1がオフとなったことにより、主回路
短絡の異常時にも関わらず再度IGBT1がオンされること
となり、結局IGBT1が発振状態となってしまう問題があ
る。このため、ツェナダイオード６のカソードは補助ト
ランジスタ8,9の入力側に接続するのは好ましくなく、
本発明のように補助トランジスタ8,9の出力側に接続す
るのが望ましい。 次に第２図，第３図は第１図の回路にさらに、IGBT1の
オフ時のいわゆるdv/dtによる誤ったターンオン（但し
このｖはこの例ではコレクタ・エミッタ電圧ecEに相当
する）を防止するために、このIGBT1のオフ時（つまり
補助トランジスタ８がオン，同９がオフの時）にIGBT1
のゲートＧとエミッタＥ間に逆バイアス電圧（この例で
は３〜4V）が加わるように、逆バイアス電源11を挿入し
た回路例である。第２図では補助トランジスタ８のコレ
クタと補助トランジスタ５のエミッタとの間に逆バイア
ス電源11が接続されており、第３図ではIGBT1のエミッ
タＥと分圧抵抗３との間に逆バイアス電源11が接続され
ている。この第３図の構成の場合、次の利点がある。即
ちスレッシュホールド電圧の低いIGBT1の場合にツェナ
ダイオード６をそれに合わせて低いツェナ電圧のものに
しなければならないが、かようなツェナダイオードは特
殊品となり入手困難である。しかし、IGBT1のエミッタ
Ｅと補助トランジスタ８の間に逆バイアス電源11を設け
た場合、この逆バイアス電源11により逆バイアスされる
ので、ツェナダイオード６のツェナ電圧は下げる必要が
ない。つまり、スレッシュホールド電圧の低いIGBT1で
あっても、それに合わせてツェナ電圧の低い特殊なツェ
ナダイオードを用いる必要がない。 但し第２図のダイオード４は補助トランジスタ5,ツェナ
ダイオード６を介しての逆バイアス電源11からの回り込
み防止用のダイオードである。 次に第４図はIGBT1に流れる過電流を、第１図ないし第
３図に示したような電圧検出手段と異なる手段で検出す
る実施例であり、IGBT1に流れる電流に対応した電流を
補助IGBTで得て、この補助IGBTに流れる電流を電流検出
抵抗を介して取り出すようにした電流検出手段を用いて
IGBT1を保護しようとするものである。21は小電流容量
の補助用絶縁ゲート素子としての補助IGBT、31は電流検
出抵抗である。そしてこの補助IGBT21と電流検出抵抗31
との直列回路は、その抵抗31側の端子がIGBT1のエミッ
タＥに接続される形でIGBT1と並列に接続され、かつIGB
T1および21の各ゲートＧは互いに結合されて一括駆動さ
れるようになっている。 また第４図ではツェナダイオード６は補助トランジスタ
５のエミッタＥ側に挿入されている。 この回路ではIGBT1のオン時には補助IGBT21もオン状態
にあり、主回路電流iO1が流れるとIGBT1の電流iOに対応
する電流が補助IGBTを介して電流検出抵抗31に流れ、こ
の抵抗31の両端には主回路電流iO1に対応した電圧が現
れることになる。 そして主回路電流iO1が増加し、抵抗31の両端に発生す
る電圧が、ツェナダイオード６のツェナ電圧と補助トラ
ンジスタ５のベースＢ・エミッタＥ間電圧eBEとの和よ
りも高くなった時、補助トランジスタ５はオン状態とな
り、IGBT1のゲート電圧egは、ほぼツェナダイオード６
のツェナ電圧まで降下する。この作用によってIGBT1の
主端子間に流れる電流iOを抑え、IGBT1の電力破壊を防
止することができる。 この第４図の回路では電流検出抵抗31によって生ずるジ
ュール熱は第１図ないし第３図の分圧抵抗２のそれより
小さくできるメリットがある。 なお以上の各実施例において補助トランジスタ５はFET
であってもよく、さらにIGBT1,21はMOSFET,さらにBi−M
OSであってもよい。 また第４図においてIGBT1と補助IGBT21とは、１チップ
上に構成されていても、また別チップであっても良い。
本発明によれば絶縁ゲート素子のゲート・エミッタ回路
と並列にツェナダイオードと補助トランジスタとの直列
回路を設け、絶縁ゲート素子の主端子間電圧を検出する
電圧検出手段を介して、該主端子間電圧が所定値を越え
たとき前記補助トランジスタをオンし、絶縁ゲート素子
のゲート電圧を前記ツェナダイオードによって、より小
さい値に制限することとしたので、絶縁ゲート素子に過
大電流時に絶縁ゲート素子が破壊に至るまでの時間を
（絶縁ゲート素子自身が持つ電流制限機能を活用し、過
大電流を低い値に抑えて）長くすることができ、従って
周辺制御回路の応答速度を高める必要がなく、つまりは
ノイズに強いゲート電圧しゃ断回路を得ることができ
る。 また、絶縁ゲート素子の過大電流時のしゃ断に基づく大
きなdi/dtの発生がなく、他の絶縁ゲート素子に影響を
与えることがない。そして、過大電流を低い値とするこ
とで、異常検知が行いやすく駆動回路での保護動作が確
実容易となる。さらに、絶縁ゲート素子のオフ時にゲー
トとエミッタ間に逆バイアス電圧が加わるように逆バイ
アス電源を挿入したことにより、絶縁ゲート素子のオフ
時の誤ったターンオンを防ぎ、種々の状況でのノイズに
強く確実な保護が行える回路が得られる。
と並列にツェナダイオードと補助トランジスタとの直列
回路を設け、絶縁ゲート素子の主端子間電圧を検出する
電圧検出手段を介して、該主端子間電圧が所定値を越え
たとき前記補助トランジスタをオンし、絶縁ゲート素子
のゲート電圧を前記ツェナダイオードによって、より小
さい値に制限することとしたので、絶縁ゲート素子に過
大電流時に絶縁ゲート素子が破壊に至るまでの時間を
（絶縁ゲート素子自身が持つ電流制限機能を活用し、過
大電流を低い値に抑えて）長くすることができ、従って
周辺制御回路の応答速度を高める必要がなく、つまりは
ノイズに強いゲート電圧しゃ断回路を得ることができ
る。 また、絶縁ゲート素子の過大電流時のしゃ断に基づく大
きなdi/dtの発生がなく、他の絶縁ゲート素子に影響を
与えることがない。そして、過大電流を低い値とするこ
とで、異常検知が行いやすく駆動回路での保護動作が確
実容易となる。さらに、絶縁ゲート素子のオフ時にゲー
トとエミッタ間に逆バイアス電圧が加わるように逆バイ
アス電源を挿入したことにより、絶縁ゲート素子のオフ
時の誤ったターンオンを防ぎ、種々の状況でのノイズに
強く確実な保護が行える回路が得られる。
第１図ないし第４図はそれぞれ本発明の異なる実施例の
要部を示す駆動回路図、第５図は従来の駆動回路図であ
る。 1,21:節煙ゲート素子、（1:IGBT、21:補助IGBT）、2,3:
分圧抵抗、31:電流検出抵抗、4:回り込み防止ダイオー
ド、5,8,9:補助トランジスタ、6:ツェナダイオード、7:
抵抗、10:ゲート駆動電源、11:逆バイアス電源。
要部を示す駆動回路図、第５図は従来の駆動回路図であ
る。 1,21:節煙ゲート素子、（1:IGBT、21:補助IGBT）、2,3:
分圧抵抗、31:電流検出抵抗、4:回り込み防止ダイオー
ド、5,8,9:補助トランジスタ、6:ツェナダイオード、7:
抵抗、10:ゲート駆動電源、11:逆バイアス電源。
Claims (1)
- 【請求項１】制御用端子と第１および第２の主端子とを
備え、前記制御用端子と第１の主端子との間に駆動回路
からの駆動電圧を加えると、前記第１および第２の主端
子間が導通状態となり、前記駆動電圧を断つと前記主端
子間が阻止状態となる絶縁ゲート素子の駆動回路におい
て、 前記主端子間の順方向電圧に対応する電圧を検出する電
圧検出手段を前記主端子間を結ぶ電流路と並列の電流路
内に設け、 前記駆動回路からの駆動電圧を阻止する極性に設けら
れ、かつこの駆動電圧よりも低いツェナ電圧を持つツェ
ナダイオードと、前記駆動電圧を順方向とする補助トラ
ンジスタとの直列回路を含む回路を、前記制御用端子と
第１の主端子とに並列に接続し、さらに 前記電圧検出手段の検出電圧を前記補助トランジスタの
駆動用端子に加え、 前記第１および第２の主端子間の順方向電圧が所定値を
越えたとき前記補助トランジスタがオンし、前記駆動電
圧がツェナ電圧に制限されるように構成し、 さらに、前記絶縁ゲート素子のオフ時に前記制御用端子
と第１の主端子との間に逆バイアス電圧を加えるための
逆バイアス電源を前記第１の主端子と補助トランジスタ
との間に設けたことを特徴とする絶縁ゲート素子の駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129863A JPH0756937B2 (ja) | 1988-01-18 | 1988-05-27 | 絶縁ゲート素子の駆動回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP769188 | 1988-01-18 | ||
| JP63-7691 | 1988-01-18 | ||
| JP63129863A JPH0756937B2 (ja) | 1988-01-18 | 1988-05-27 | 絶縁ゲート素子の駆動回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253342A Division JPH0767073B2 (ja) | 1992-09-24 | 1992-09-24 | 絶縁ゲート素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295520A JPH01295520A (ja) | 1989-11-29 |
| JPH0756937B2 true JPH0756937B2 (ja) | 1995-06-14 |
Family
ID=26342025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129863A Expired - Lifetime JPH0756937B2 (ja) | 1988-01-18 | 1988-05-27 | 絶縁ゲート素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5158227B2 (ja) * | 2011-04-25 | 2013-03-06 | 富士電機株式会社 | 半導体回路、インバータ回路および半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685496B2 (ja) * | 1985-04-30 | 1994-10-26 | 株式会社東芝 | 静電誘導形自己消弧素子のゲート駆動回路 |
| JPS61261920A (ja) * | 1985-05-15 | 1986-11-20 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔの過電流保護回路 |
-
1988
- 1988-05-27 JP JP63129863A patent/JPH0756937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01295520A (ja) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| EP0369448A2 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP5201268B2 (ja) | 半導体駆動装置 | |
| JPH06351226A (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| JPH02266712A (ja) | 半導体装置 | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| US6538480B2 (en) | Load driving device | |
| JPH03145919A (ja) | 接地外れ保護回路を有する電子回路装置 | |
| JPH0767073B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH0531323B2 (ja) | ||
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| WO2022190680A1 (ja) | インテリジェントパワーモジュールおよびパワーモジュール | |
| JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH07183781A (ja) | 半導体装置とその駆動装置 | |
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0756937B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| US5859770A (en) | Output circuit for PWM inverter with no floating state | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |