JPH0756852A - 拡張インターフェース回路 - Google Patents
拡張インターフェース回路Info
- Publication number
- JPH0756852A JPH0756852A JP22833693A JP22833693A JPH0756852A JP H0756852 A JPH0756852 A JP H0756852A JP 22833693 A JP22833693 A JP 22833693A JP 22833693 A JP22833693 A JP 22833693A JP H0756852 A JPH0756852 A JP H0756852A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main body
- expansion
- data
- body device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、本体装置に拡張装置を接続するた
めに用いる拡張インターフェース回路において、汎用性
を有し、本体装置または拡張装置への実装における便利
性を向上した拡張インターフェース回路を提供する。 【構成】 所定の回路データを格納してなる回路情報保
持部12と本体装置5から所定のアウトプットイネーブ
ル信号を受信したことを条件に回路情報保持部12に格
納した回路データを本体装置5へ送信する出力部13を
拡張装置6に設け、回路データに基づいて電子回路を構
成する書換型電子回路10を本体装置5に設けてなる。
めに用いる拡張インターフェース回路において、汎用性
を有し、本体装置または拡張装置への実装における便利
性を向上した拡張インターフェース回路を提供する。 【構成】 所定の回路データを格納してなる回路情報保
持部12と本体装置5から所定のアウトプットイネーブ
ル信号を受信したことを条件に回路情報保持部12に格
納した回路データを本体装置5へ送信する出力部13を
拡張装置6に設け、回路データに基づいて電子回路を構
成する書換型電子回路10を本体装置5に設けてなる。
Description
【0001】
【産業上の利用分野】本発明は、本体装置の機能の補足
や追加を行なうべく、本体装置と本体装置以外の他の装
置(拡張装置)とを接続するインターフェース回路に関
する。
や追加を行なうべく、本体装置と本体装置以外の他の装
置(拡張装置)とを接続するインターフェース回路に関
する。
【0002】
【従来の技術】パーソナルコンピュータやワークステー
ションなどにおいて、かかる本体装置の機能を補足した
り追加する場合、所定の機能を有する拡張装置、例え
ば、磁気ディスク装置やビデオ機器などを、適当なイン
ターフェースを介して本体装置に接続することが必要と
なる。
ションなどにおいて、かかる本体装置の機能を補足した
り追加する場合、所定の機能を有する拡張装置、例え
ば、磁気ディスク装置やビデオ機器などを、適当なイン
ターフェースを介して本体装置に接続することが必要と
なる。
【0003】従来、本体装置と拡張装置との間に介在さ
せる上記インターフェースは、本体装置に接続される各
拡張装置ごとに最も適したインターフェースを構築して
対応するため、拡張装置側、あるいは、本体装置側にそ
れぞれ物理的デバイスを増加することによって設けてい
た。例えば、磁気ディスク装置(ハードディスクドライ
ブ装置やフロッピーディスクドライブ装置など)を接続
するには、所定の規格のインターフェース回路を設ける
一方、ビデオ機器等を接続するには、所定のビデオボー
ドを設ける必要があった。
せる上記インターフェースは、本体装置に接続される各
拡張装置ごとに最も適したインターフェースを構築して
対応するため、拡張装置側、あるいは、本体装置側にそ
れぞれ物理的デバイスを増加することによって設けてい
た。例えば、磁気ディスク装置(ハードディスクドライ
ブ装置やフロッピーディスクドライブ装置など)を接続
するには、所定の規格のインターフェース回路を設ける
一方、ビデオ機器等を接続するには、所定のビデオボー
ドを設ける必要があった。
【0004】また、上記のように、拡張装置によって要
求するインターフェース回路が異なる状態で、該インタ
ーフェース部分に汎用性を具備させるためには、従来
は、本体装置に接続が想定される幾つかの拡張装置に対
応する複数の電子回路をあらかじめ用意しておき、所定
の方法でインターフェースとして要求される電子回路を
検知し、自動的に切り換えることができるような制御装
置を設ける必要があった。
求するインターフェース回路が異なる状態で、該インタ
ーフェース部分に汎用性を具備させるためには、従来
は、本体装置に接続が想定される幾つかの拡張装置に対
応する複数の電子回路をあらかじめ用意しておき、所定
の方法でインターフェースとして要求される電子回路を
検知し、自動的に切り換えることができるような制御装
置を設ける必要があった。
【0005】このような制御装置として、例えば、特開
平2−219160号に開示されるバス制御装置が存在
する。このバス制御装置は、拡張バスにインターフェー
ス検知信号を送り拡張ボードから返送されたインターフ
ェース信号を解釈して当該拡張ボードの種類を検知し当
該拡張ボードの信号端子のインターフェースと一致する
ように拡張バス上のインターフェースを決定するインタ
ーフェース検知装置と、該インターフェース検知装置の
決定結果にしたがってシステムバスと拡張バスとの間の
情報の入出力を行なうバス転送装置とから構成されてい
る。
平2−219160号に開示されるバス制御装置が存在
する。このバス制御装置は、拡張バスにインターフェー
ス検知信号を送り拡張ボードから返送されたインターフ
ェース信号を解釈して当該拡張ボードの種類を検知し当
該拡張ボードの信号端子のインターフェースと一致する
ように拡張バス上のインターフェースを決定するインタ
ーフェース検知装置と、該インターフェース検知装置の
決定結果にしたがってシステムバスと拡張バスとの間の
情報の入出力を行なうバス転送装置とから構成されてい
る。
【0006】
【発明が解決しようとする課題】しかし、上述した従来
の技術では、本体装置と拡張装置との組合わせによって
インターフェースに要求される電子回路が異なるため、
本体装置と拡張装置との接続態様に応じて複数のインタ
ーフェース回路を、本体装置、あるいは拡張装置に設け
なければならず、汎用性および実装における便利性を欠
くという欠点があった。
の技術では、本体装置と拡張装置との組合わせによって
インターフェースに要求される電子回路が異なるため、
本体装置と拡張装置との接続態様に応じて複数のインタ
ーフェース回路を、本体装置、あるいは拡張装置に設け
なければならず、汎用性および実装における便利性を欠
くという欠点があった。
【0007】また、上述したように、インターフェース
の制御装置を設ける場合でも、複数のインターフェース
回路を、本体装置、あるいは拡張装置に設ける必要があ
ることは同様であり、実装における便利性を欠くという
欠点があった。
の制御装置を設ける場合でも、複数のインターフェース
回路を、本体装置、あるいは拡張装置に設ける必要があ
ることは同様であり、実装における便利性を欠くという
欠点があった。
【0008】本発明は、このような従来の課題を解決す
るためになされたものであり、汎用性を有し、本体装置
または拡張装置への実装における便利性を向上した拡張
インターフェース回路を提供することを目的とする。
るためになされたものであり、汎用性を有し、本体装置
または拡張装置への実装における便利性を向上した拡張
インターフェース回路を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、本体装置に拡張装置を接続するために用
いる拡張インターフェース回路において、上記拡張装置
に、所定の回路データを格納してなる回路情報保持部
と、前記本体装置から所定のアウトプットイネーブル信
号を受信したことを条件に前記回路情報保持部に格納し
た回路データを前記本体装置へ送信する出力部とを設
け、前記本体装置に、前記回路データに基づいて電子回
路を構成する書換型電子回路を設けた構成としている。
め、本発明は、本体装置に拡張装置を接続するために用
いる拡張インターフェース回路において、上記拡張装置
に、所定の回路データを格納してなる回路情報保持部
と、前記本体装置から所定のアウトプットイネーブル信
号を受信したことを条件に前記回路情報保持部に格納し
た回路データを前記本体装置へ送信する出力部とを設
け、前記本体装置に、前記回路データに基づいて電子回
路を構成する書換型電子回路を設けた構成としている。
【0010】また、請求項2に記載の発明は、前記回路
情報保持部と、出力部と、書換型電子回路とを、本体装
置のCPUを用いることなく、別個に設けた物理的デバ
イスにて構成してなる。
情報保持部と、出力部と、書換型電子回路とを、本体装
置のCPUを用いることなく、別個に設けた物理的デバ
イスにて構成してなる。
【0011】また、請求項3に記載の発明は、前記出力
部が回路データを本体装置へ送信するための回路データ
線を、既存のデータ線と共用する構成としている。
部が回路データを本体装置へ送信するための回路データ
線を、既存のデータ線と共用する構成としている。
【0012】また、請求項4に記載の発明は、前記アウ
トプットイネーブル信号として、回路データの転送時間
よりも長時間にわたって出力されるリセット信号を用い
る構成としている。
トプットイネーブル信号として、回路データの転送時間
よりも長時間にわたって出力されるリセット信号を用い
る構成としている。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。第1図は本発明の一実施例を示すブロック
図である。本実施例では、第1図に示すように、本体装
置5と拡張装置6とをコネクタ20、21により接続す
る場合について説明する。本実施例の本体装置5は、従
来の場合と同様に、パーソナルコンピュータやワークス
テーションなどが該当する。また、拡張装置6は、磁気
ディスク装置やビデオ機器などのように、本体装置5の
機能を補足し、または追加する装置が該当する。
て説明する。第1図は本発明の一実施例を示すブロック
図である。本実施例では、第1図に示すように、本体装
置5と拡張装置6とをコネクタ20、21により接続す
る場合について説明する。本実施例の本体装置5は、従
来の場合と同様に、パーソナルコンピュータやワークス
テーションなどが該当する。また、拡張装置6は、磁気
ディスク装置やビデオ機器などのように、本体装置5の
機能を補足し、または追加する装置が該当する。
【0014】本実施例の拡張インターフェース回路は、
図示のように、本体装置5に設けられた、拡張装置6か
ら受信した所定の回路データを保持する書換型電子回路
10と、拡張装置6に設けられた、回路データを格納し
ている回路情報保持部12、および所定のタイミングで
回路情報保持部12に格納された回路データを本体装置
5に送信する出力部13とで構成される。
図示のように、本体装置5に設けられた、拡張装置6か
ら受信した所定の回路データを保持する書換型電子回路
10と、拡張装置6に設けられた、回路データを格納し
ている回路情報保持部12、および所定のタイミングで
回路情報保持部12に格納された回路データを本体装置
5に送信する出力部13とで構成される。
【0015】上記書換型電子回路10は、拡張装置6の
回路情報保持部12に格納された回路データを受信する
と、当該回路データに基づいて電子回路を構成する。
回路情報保持部12に格納された回路データを受信する
と、当該回路データに基づいて電子回路を構成する。
【0016】上記回路情報保持部12は、ROMで構成
されており、当該拡張装置6と本体装置5との間の適切
なインターフェース回路がどのような内容かを示す回路
データを格納してある。
されており、当該拡張装置6と本体装置5との間の適切
なインターフェース回路がどのような内容かを示す回路
データを格納してある。
【0017】上記出力部13は、本体装置5から送られ
たアウトプットイネーブル信号(OE*信号)を受信し
たことを条件として、回路情報保持部12に格納された
回路データを本体装置5の書換型電子回路10へ送信す
る。OE*信号は、例えば、本体装置5の電源が投入さ
れた場合に、所定時間出力されるように本体装置5を構
成しておき、この信号が、例えば”0”の時に出力部1
3が回路情報保持部12から回路データを出力するよう
に設定することにより、本体装置5の電源投入時に自動
的に回路情報の転送を行なうことができる。また、OE
*信号は、必ずしも出力部13を動作させるために特別
に設定する必要はなく、適当な既存の信号(例えば、リ
セット信号)を利用することができる。
たアウトプットイネーブル信号(OE*信号)を受信し
たことを条件として、回路情報保持部12に格納された
回路データを本体装置5の書換型電子回路10へ送信す
る。OE*信号は、例えば、本体装置5の電源が投入さ
れた場合に、所定時間出力されるように本体装置5を構
成しておき、この信号が、例えば”0”の時に出力部1
3が回路情報保持部12から回路データを出力するよう
に設定することにより、本体装置5の電源投入時に自動
的に回路情報の転送を行なうことができる。また、OE
*信号は、必ずしも出力部13を動作させるために特別
に設定する必要はなく、適当な既存の信号(例えば、リ
セット信号)を利用することができる。
【0018】また、出力部13が拡張装置6から本体装
置5へ回路データを送信するための物理的な接続線(回
路データ線)は、アドレス線などの既存のデータ線と別
個に設ける必要はなく、かかる既存のデータ線を併用す
ることができる。出力部13がOE*信号の受信を条件
に、アドレスなどの一般データと回路データとを切り換
えて送信することにより、バスがぶつかることなくデー
タの送信を行なうことができるからである。例えば、上
述したようにOE*信号としてリセット信号を利用する
場合、リセット信号によって一般のデータの送信が停止
している間に、出力部13が回路データを転送すること
となる。この場合、本体装置5の内部CPUがリセット
状態にある間に回路データを転送するために、リセット
信号は回路データの転送時間よりも長い時間にわたって
出力されるよう設定されていなければならない。
置5へ回路データを送信するための物理的な接続線(回
路データ線)は、アドレス線などの既存のデータ線と別
個に設ける必要はなく、かかる既存のデータ線を併用す
ることができる。出力部13がOE*信号の受信を条件
に、アドレスなどの一般データと回路データとを切り換
えて送信することにより、バスがぶつかることなくデー
タの送信を行なうことができるからである。例えば、上
述したようにOE*信号としてリセット信号を利用する
場合、リセット信号によって一般のデータの送信が停止
している間に、出力部13が回路データを転送すること
となる。この場合、本体装置5の内部CPUがリセット
状態にある間に回路データを転送するために、リセット
信号は回路データの転送時間よりも長い時間にわたって
出力されるよう設定されていなければならない。
【0019】なお、本実施例に用いた本体装置5には、
第1図に示すように、電源制御部14と電源投入スイッ
チ18とを設けてある。また、拡張装置6は、本体装置
5から電源供給を受けることを前提として設計されてい
るものとする。電源投入スイッチ18は、使用者の操作
により電源許可信号の”1”、”2”を切り換える。電
源制御部14は、電源電力を入力し、電源投入スイッチ
18の電源許可信号が”1”になると、拡張装置6に電
力を供給する。なお、拡張装置6の動作電源電圧が本体
装置5の電源電圧と異なるときは、所定のラッチアップ
の対策を講じておく必要があるのはいうまでもない。
第1図に示すように、電源制御部14と電源投入スイッ
チ18とを設けてある。また、拡張装置6は、本体装置
5から電源供給を受けることを前提として設計されてい
るものとする。電源投入スイッチ18は、使用者の操作
により電源許可信号の”1”、”2”を切り換える。電
源制御部14は、電源電力を入力し、電源投入スイッチ
18の電源許可信号が”1”になると、拡張装置6に電
力を供給する。なお、拡張装置6の動作電源電圧が本体
装置5の電源電圧と異なるときは、所定のラッチアップ
の対策を講じておく必要があるのはいうまでもない。
【0020】次に、本実施例の動作について説明する。
まず、本体装置5の電源投入スイッチ18を操作して電
源許可信号を”1”とし、拡張装置6に対して電源の供
給を行なう。次に、本体装置5からOE*信号を送信
し、拡張装置6の回路情報保持部12から回路データを
出力させる。そして、本体装置5の書換型電子回路10
を受信した回路データに基づいて書換え、この後、本体
装置5と拡張装置6との間でアドレスなどの一般データ
の送受信を行なう。
まず、本体装置5の電源投入スイッチ18を操作して電
源許可信号を”1”とし、拡張装置6に対して電源の供
給を行なう。次に、本体装置5からOE*信号を送信
し、拡張装置6の回路情報保持部12から回路データを
出力させる。そして、本体装置5の書換型電子回路10
を受信した回路データに基づいて書換え、この後、本体
装置5と拡張装置6との間でアドレスなどの一般データ
の送受信を行なう。
【0021】なお、回路情報保持部12からの回路デー
タの出力にはクロックが必要となるが、このクロックに
ついては、図示のように、書換型電子回路10に供給す
るクロックと同じクロック数のもの用いる。この場合に
は、書換型電子回路10と回路情報保持部12の間の遅
延を十分に考慮してクロック供給を行なう必要がある。
この様にして、本体装置5と拡張装置6とを接続する拡
張インターフェース回路を、常に、最適な電子回路にて
構成することができる。以上好ましい実施例をあげて本
発明を説明したが、本発明は必ずしも上記実施例に限定
されるものではない。
タの出力にはクロックが必要となるが、このクロックに
ついては、図示のように、書換型電子回路10に供給す
るクロックと同じクロック数のもの用いる。この場合に
は、書換型電子回路10と回路情報保持部12の間の遅
延を十分に考慮してクロック供給を行なう必要がある。
この様にして、本体装置5と拡張装置6とを接続する拡
張インターフェース回路を、常に、最適な電子回路にて
構成することができる。以上好ましい実施例をあげて本
発明を説明したが、本発明は必ずしも上記実施例に限定
されるものではない。
【0022】
【発明の効果】以上説明したように本発明は、拡張イン
ターフェース回路において、拡張装置に、所定の回路デ
ータを格納してなる回路情報保持部と本体装置から所定
のアウトプットイネーブル信号を受信したことを条件に
回路情報保持部に格納した回路データを本体装置へ送信
する出力部を設け、本体装置に、回路データに基づいて
電子回路を構成する書換型電子回路を設けた構成とした
ことにより、本体装置と拡張装置との組合わせに応じて
最適なインターフェース回路を構築することができ、汎
用性をもたせることができるという効果がある。
ターフェース回路において、拡張装置に、所定の回路デ
ータを格納してなる回路情報保持部と本体装置から所定
のアウトプットイネーブル信号を受信したことを条件に
回路情報保持部に格納した回路データを本体装置へ送信
する出力部を設け、本体装置に、回路データに基づいて
電子回路を構成する書換型電子回路を設けた構成とした
ことにより、本体装置と拡張装置との組合わせに応じて
最適なインターフェース回路を構築することができ、汎
用性をもたせることができるという効果がある。
【0023】また、インターフェース回路を、書換型電
子回路を書換えることによって構成するため、本体装置
または拡張装置に複数のインターフェース回路を設ける
必要がなく、省スペースを実現でき、実装における便利
性の向上を図ることができるという効果がある。
子回路を書換えることによって構成するため、本体装置
または拡張装置に複数のインターフェース回路を設ける
必要がなく、省スペースを実現でき、実装における便利
性の向上を図ることができるという効果がある。
【0024】請求項3の発明によれば、出力部が回路デ
ータを本体装置へ送信するための回路データ線を、既存
のデータ線と共用する構成としたことにより、拡張イン
ターフェース回路を設けるために別個のデータ線を設け
ることなく本発明の拡張インターフェース回路を利用す
ることができるという効果がある。
ータを本体装置へ送信するための回路データ線を、既存
のデータ線と共用する構成としたことにより、拡張イン
ターフェース回路を設けるために別個のデータ線を設け
ることなく本発明の拡張インターフェース回路を利用す
ることができるという効果がある。
【0025】請求項4の発明によれば、アウトプットイ
ネーブル信号として、回路データの転送時間よりも長時
間にわたって出力されるリセット信号を用いる構成とし
たことにより、アウトプットイネーブル信号を発信する
ための構成を、本体装置ないに特に設けることなく本発
明の拡張インターフェース回路を利用することができる
という効果がある。
ネーブル信号として、回路データの転送時間よりも長時
間にわたって出力されるリセット信号を用いる構成とし
たことにより、アウトプットイネーブル信号を発信する
ための構成を、本体装置ないに特に設けることなく本発
明の拡張インターフェース回路を利用することができる
という効果がある。
【図1】本発明の一実施例を示すブロック図である。
5 本体装置 6 拡張装置 10 書換型電子回路 12 回路情報保持部 13 出力部 14 電源制御部 18 電源投入スイッチ 20,21 コネクタ
Claims (4)
- 【請求項1】 本体装置に拡張装置を接続するために用
いる拡張インターフェース回路において、 上記拡張装置に、所定の回路データを格納してなる回路
情報保持部と、前記本体装置から所定のアウトプットイ
ネーブル信号を受信したことを条件に前記回路情報保持
部に格納した回路データを前記本体装置へ送信する出力
部とを設け、 前記本体装置に、前記回路データに基づいて電子回路を
構成する書換型電子回路を設けたことを特徴とする拡張
インターフェース回路。 - 【請求項2】 前記回路情報保持部と前記出力部及び前
記書換型電子回路とを、前記本体装置のCPUを用いる
ことなく別個に設けた物理的デバイスにて構成したこと
を特徴とする請求項1に記載の拡張インターフェース回
路。 - 【請求項3】 前記出力部が回路データを前記本体装置
へ送信するための回路データ線を、既存のデータ線と共
用としたことを特徴とする請求項1に記載の拡張インタ
ーフェース回路。 - 【請求項4】 前記アウトプットイネーブル信号が、回
路データの転送時間よりも長時間にわたって出力される
リセット信号であることを特徴とする請求項1に記載の
拡張インターフェース回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22833693A JPH0756852A (ja) | 1993-08-21 | 1993-08-21 | 拡張インターフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22833693A JPH0756852A (ja) | 1993-08-21 | 1993-08-21 | 拡張インターフェース回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0756852A true JPH0756852A (ja) | 1995-03-03 |
Family
ID=16874867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22833693A Pending JPH0756852A (ja) | 1993-08-21 | 1993-08-21 | 拡張インターフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0756852A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106067A (ja) * | 2017-12-13 | 2019-06-27 | シャープ株式会社 | 情報処理装置 |
-
1993
- 1993-08-21 JP JP22833693A patent/JPH0756852A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106067A (ja) * | 2017-12-13 | 2019-06-27 | シャープ株式会社 | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5727168A (en) | I/O card, cable connected to the I/O card, and method for saving power of I/O card | |
US6922194B2 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
JPH06289955A (ja) | 着脱型情報処理装置 | |
KR20040054604A (ko) | 통신 디바이스 | |
JPH0756852A (ja) | 拡張インターフェース回路 | |
JP4111553B2 (ja) | 出力信号ドライバ及びその駆動方法 | |
US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
US6919878B2 (en) | Keyboard/mouse switching controller | |
US5587675A (en) | Multiclock controller | |
JPH09190238A (ja) | 節電クロッキング・システム | |
US6584570B2 (en) | Codec system with shadow buffers and method of performing a power down/suspend operation on this codec system | |
EP0633518A1 (en) | Circuit for generating modular clocking signals | |
JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
JPH11353062A (ja) | ネットワーク接続装置の電源切替回路 | |
JPH07200420A (ja) | リセット制御装置 | |
JP3575355B2 (ja) | Rgb信号入力切替装置および消費電力低減方法 | |
JP2001167047A (ja) | ブリッジ装置 | |
CN117609139A (zh) | 一种主机以及服务器 | |
JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ | |
US6167493A (en) | Semiconductor apparatus and read access method | |
JP3778312B2 (ja) | バス・コントローラ、電源供給方法、及び、バス・コントローラの電源供給システム | |
JPH1174466A (ja) | 半導体集積回路のためのクロック回路 | |
JP2647962B2 (ja) | 表示制御装置 | |
JPH05336002A (ja) | インターフェース回路 | |
JPH02277123A (ja) | コンピュータ |